JPS5939925B2 - ディジタル−アナログ変換器 - Google Patents
ディジタル−アナログ変換器Info
- Publication number
- JPS5939925B2 JPS5939925B2 JP5338579A JP5338579A JPS5939925B2 JP S5939925 B2 JPS5939925 B2 JP S5939925B2 JP 5338579 A JP5338579 A JP 5338579A JP 5338579 A JP5338579 A JP 5338579A JP S5939925 B2 JPS5939925 B2 JP S5939925B2
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- current switching
- current
- digital
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はディジタル−アナログ変換器に係り、特にバイ
ナリ入力とアナログ出力の間に非線形な関係をもたせる
ようにしたディジタル−アナログ変換器に関する。
ナリ入力とアナログ出力の間に非線形な関係をもたせる
ようにしたディジタル−アナログ変換器に関する。
通常のＤ−Ａ変換器はバイナリ入力に対しその値は比例
したアナログ出力が得られるが、用途によってはバイナ
リ入力とアナログ出力の間に非線形関係をもたせたＤ−
Ａ変換が望まれる。
したアナログ出力が得られるが、用途によってはバイナ
リ入力とアナログ出力の間に非線形関係をもたせたＤ−
Ａ変換が望まれる。
このような用途としては例えばオーディオ信号をＤ／Ａ
変換する場合があげられる。
変換する場合があげられる。
すなわち小信号時は量子化雑音を小さくするために大き
な分解能を必要とするが、大信号時は分解能は若干小さ
くてもよい。
な分解能を必要とするが、大信号時は分解能は若干小さ
くてもよい。
従って線形Ｄ−Ａ変換では信号の大きさに依存せず分解
能が一定なので小信号時の分解能に対応したビット数を
必要とするが、非線形Ｄ−Ａ変換を行うことによって少
ないビット数でも小信号時に大きな分解能が得られるこ
とになる。
能が一定なので小信号時の分解能に対応したビット数を
必要とするが、非線形Ｄ−Ａ変換を行うことによって少
ないビット数でも小信号時に大きな分解能が得られるこ
とになる。
ところで従来このようにバイナリ入力とアナログ出力と
の間に非線形関係を持たせる方法としてディジタル演算
器と線形Ｄ−Ａ変換器との組み合わせが知られていた。
の間に非線形関係を持たせる方法としてディジタル演算
器と線形Ｄ−Ａ変換器との組み合わせが知られていた。
すなわちこの方法はディジタル演算器によってバイナリ
入力を、これと所定の非線形関係を有するバイナリ信号
に一度変換しておき、次にこの信号を線形Ｄ−Ａ変換器
の入力としてＤ−Ａ変換するというものであった。
入力を、これと所定の非線形関係を有するバイナリ信号
に一度変換しておき、次にこの信号を線形Ｄ−Ａ変換器
の入力としてＤ−Ａ変換するというものであった。
しかるにこのような従来の方法によるとＤ−Ａ変換器の
他にディジタル演算器を設ける必要があるため回路構成
が複雑になるという欠点があるだけでなく、ディジタル
変換器によって入力ディジタル信号をこれと非線形関係
にあるディジタル信号に予め変換しなければならないた
めに動作速度が低下するという欠点がある。
他にディジタル演算器を設ける必要があるため回路構成
が複雑になるという欠点があるだけでなく、ディジタル
変換器によって入力ディジタル信号をこれと非線形関係
にあるディジタル信号に予め変換しなければならないた
めに動作速度が低下するという欠点がある。
さらにディジタル演算器による消費電力の問題も見逃せ
ない。
ない。
また回路のモノリシック化を実現しようとした場合、Ｄ
／Ａ変換回路はバイポーラ構造とし回路は電流スイッチ
を用いた方法をとり得るが、この場合ディジタル演算回
路もＥＣＬとなり、結果として回路規模、消費電力とも
Ｄ−Ａ変換器本体よりディジタル演算器の方が大きくな
ってしまい、ワンチップ化は困難となる。
／Ａ変換回路はバイポーラ構造とし回路は電流スイッチ
を用いた方法をとり得るが、この場合ディジタル演算回
路もＥＣＬとなり、結果として回路規模、消費電力とも
Ｄ−Ａ変換器本体よりディジタル演算器の方が大きくな
ってしまい、ワンチップ化は困難となる。
本発明は上記のような従来の方式の欠点を解消するため
になされたもので、バイナリ入力とアナログ出力が非線
形な関係を有するＤ−Ａ変換器を実現することによって
従来方式で用いられていたディジタル演算器を必要とし
ないＤ−Ａ変換器を提供することを目的とする。
になされたもので、バイナリ入力とアナログ出力が非線
形な関係を有するＤ−Ａ変換器を実現することによって
従来方式で用いられていたディジタル演算器を必要とし
ないＤ−Ａ変換器を提供することを目的とする。
本発明の非線形Ａ−Ｄ変換器は、抵抗ラダーと電流スイ
ッチと定電流源とから成る従来の線形Ｄ−Ａ変換器に所
定のスイッチ機構を付加し、このスイッチ機構によって
電流を注入するノードを切換えることによって非線形特
性を得るようにしたものである。
ッチと定電流源とから成る従来の線形Ｄ−Ａ変換器に所
定のスイッチ機構を付加し、このスイッチ機構によって
電流を注入するノードを切換えることによって非線形特
性を得るようにしたものである。
以下！面を参照しながら本発明の非線形Ｄ−Ａ変換器を
゛詳細に説明する。
゛詳細に説明する。
第１図は本発明のＤ−Ａ変換器の基本構成を示す図で、
１ａ〜１ｄは定電流源、２ａ〜２ｄは第１の電流スイッ
チ、３ａ〜３ｄは第２の電流スイッチ、４は抵抗ラダー
を示す。
１ａ〜１ｄは定電流源、２ａ〜２ｄは第１の電流スイッ
チ、３ａ〜３ｄは第２の電流スイッチ、４は抵抗ラダー
を示す。
このうち第１の電流スイッチ２ａ〜２ｄは抵抗ラダー４
のあるノードへの電流を断続するためのもので、ディジ
タル入力信号ＤＩに応じて選択的に開閉される。
のあるノードへの電流を断続するためのもので、ディジ
タル入力信号ＤＩに応じて選択的に開閉される。
一方第２の電流スイッチ３ａ〜３ｄは、電流を注入する
ノードを切換えるものであり、図示しない区間論理回路
からの区間弁別信号Ｋにより切換えられる。
ノードを切換えるものであり、図示しない区間論理回路
からの区間弁別信号Ｋにより切換えられる。
区間弁別回路はディジタル入力信号ＤＩの大きさに対応
して変換特性の切換区間を弁別し区間弁別信号Ｋを発生
するものである。
して変換特性の切換区間を弁別し区間弁別信号Ｋを発生
するものである。
そしてこれらのスイッチの切換えを行うことによって非
線形のＤ−Ａ変換が実現できる。
線形のＤ−Ａ変換が実現できる。
尚アナログ出力信号はラダー抵抗列の直列接続された抵
抗列の一端５より得られる。
抗列の一端５より得られる。
本図は２種のノード切換を行うときの例を示したもので
あるが、スイッチの端子数を適当に選ぶことによって２
Ｎの関係にある範囲で変換利得を変えることができる。
あるが、スイッチの端子数を適当に選ぶことによって２
Ｎの関係にある範囲で変換利得を変えることができる。
第２図ａ−ｃは第１図に示した本発明の基本構成による
変換特性を説明するための図であり、２区間の例で示さ
れている。
変換特性を説明するための図であり、２区間の例で示さ
れている。
第２図ａは、ノード切換により傾斜の異なる２つの変換
特性が得られることを示す。
特性が得られることを示す。
すなわち本発明では、バイナリ−人力のある値以下では
直線Ａの変換特性を得、ある値以上では直線Ｂの変換特
性が得られるようにされる。
直線Ａの変換特性を得、ある値以上では直線Ｂの変換特
性が得られるようにされる。
従って上記値を境にノード切換を行うことによって第２
図ａの折線（実線）Ｃで示す変換特性が得られることに
なる。
図ａの折線（実線）Ｃで示す変換特性が得られることに
なる。
しかるにこのままでは不連続が存在して不都合なので、
第２図すに示すような補正信号りが加えられる。
第２図すに示すような補正信号りが加えられる。
その結果変換特性は第２図Ｃの折線Ｅで示すように連続
となる。
となる。
このようにして非線形の変換特性を得る訳であるが、ノ
ード切換は通常上位ビットに対応して行ない、また補正
信号は上位ビットの調整によって得ることができる。
ード切換は通常上位ビットに対応して行ない、また補正
信号は上位ビットの調整によって得ることができる。
例えば第２図に示すような２区間の場合はＭＳＢの切換
に対応してノード切換が行なわれ、また補正信号は特別
に用意しなくてもＭＳＢの大きさを調整することによっ
て得ることができる。
に対応してノード切換が行なわれ、また補正信号は特別
に用意しなくてもＭＳＢの大きさを調整することによっ
て得ることができる。
第３図はスイッチ部の一具体例を示す図であり、ディジ
タルデータによってオン・オフする電流スイッチＳＷ１
．ＳＷ２と、ディジタルデータを入力とする区間論理回
路の出力によって制御されるノード切換電流スイッチＳ
Ｗ３．ＳＷ、とから成る。
タルデータによってオン・オフする電流スイッチＳＷ１
．ＳＷ２と、ディジタルデータを入力とする区間論理回
路の出力によって制御されるノード切換電流スイッチＳ
Ｗ３．ＳＷ、とから成る。
これらのスイッチはいずれもエミッタ共通接続トランジ
スタによって構成されている。
スタによって構成されている。
ここで区間論理回路はディジタルデータ入力の上位ビッ
トによって区間決定を行なう公知の構成をそのまま利用
することができる。
トによって区間決定を行なう公知の構成をそのまま利用
することができる。
すなわち区間の最小単位が全体の２−にとすると、ディ
ジタルデータの上位にビットを用いて区間決定を行なう
ことができる。
ジタルデータの上位にビットを用いて区間決定を行なう
ことができる。
例えば切換点が中心にある場合（すなわち区間を２分す
る場合）はＭＳＢを用い、また第４図ａに示すようにＩ
〜■の３つの区間に分ける場合は、ＭＳＢとＭＳＢの１
ビツト下位のビットとを用いて、第４図すに示すような
区間論理出力を得、これら出力によってノード切換電流
スイッチＳＷ３〜ＳＷ５を制御する。
る場合）はＭＳＢを用い、また第４図ａに示すようにＩ
〜■の３つの区間に分ける場合は、ＭＳＢとＭＳＢの１
ビツト下位のビットとを用いて、第４図すに示すような
区間論理出力を得、これら出力によってノード切換電流
スイッチＳＷ３〜ＳＷ５を制御する。
以上述べたように本発明はノード切換を行なうための複
数の第１の電流スイッチとラダー抵抗例とから成るディ
ジタル−アナログ変換手段において、上記各第１の電流
スイッチの出力端子とラダー抵抗列との間に区間の切換
えを行なうための少なくとも１つの電流スイッチを接続
し、かつこの電流スイッチの各出力端子をラダー抵抗列
のそれぞれ異なる節に接続し、ディジタル入力の大きさ
に対応した区間を弁別する手段の出力信号によって上記
第２の電流スイッチの切換制御を行なうようにしたもの
である。
数の第１の電流スイッチとラダー抵抗例とから成るディ
ジタル−アナログ変換手段において、上記各第１の電流
スイッチの出力端子とラダー抵抗列との間に区間の切換
えを行なうための少なくとも１つの電流スイッチを接続
し、かつこの電流スイッチの各出力端子をラダー抵抗列
のそれぞれ異なる節に接続し、ディジタル入力の大きさ
に対応した区間を弁別する手段の出力信号によって上記
第２の電流スイッチの切換制御を行なうようにしたもの
である。
従って本発明によれば従来のようにディジタル演算器に
よってバイナリ入力を一度非線形バイナリ信号に変換す
る必要がなく、簡単なスイッチ手段を設けるだけでよい
ため、回路構成が簡単で、動作速度の低下の問題がなく
、さらに低消費電力の非線形ディジタル−アナログ変換
器を提供することができ、特に回路のモノリシック化が
容易となりワンチップ化の達成が可能となる。
よってバイナリ入力を一度非線形バイナリ信号に変換す
る必要がなく、簡単なスイッチ手段を設けるだけでよい
ため、回路構成が簡単で、動作速度の低下の問題がなく
、さらに低消費電力の非線形ディジタル−アナログ変換
器を提供することができ、特に回路のモノリシック化が
容易となりワンチップ化の達成が可能となる。
以上の説明では、ディジタルデータの各ビットによりオ
ン・オフする電流スイッチとノード切換用の電流スイッ
チの２種の電流スイッチから成るものを示したが、ディ
ジタルデータの各ビットの論理レベルと区間論理レベル
とを所定の関係に保つことによって回路の簡素化を図る
ことができる。
ン・オフする電流スイッチとノード切換用の電流スイッ
チの２種の電流スイッチから成るものを示したが、ディ
ジタルデータの各ビットの論理レベルと区間論理レベル
とを所定の関係に保つことによって回路の簡素化を図る
ことができる。
この回路構成の一例を第５図に示す。
本図で明らかなようにこの場合は電流スイッチＳＷ１の
出力端子であるエミッタと電流スイッチＳＷ３゜ｓｗ、
、ｓｗ５の各エミッタが共通に接続され、ディジタルデ
ータは電流スイッチＳＷ１に供給され、また区間入力信
号が電流スイッチＳＷ３〜ＳＷ５に供給される。
出力端子であるエミッタと電流スイッチＳＷ３゜ｓｗ、
、ｓｗ５の各エミッタが共通に接続され、ディジタルデ
ータは電流スイッチＳＷ１に供給され、また区間入力信
号が電流スイッチＳＷ３〜ＳＷ５に供給される。
そしてこの場合の条件としては各ビットのディジタルデ
ータ（ビット入力）Ｈｂｉｔ、Ｌｂｉｔと区間論理回路
の出力（区間入力）の論理レベルＨｓｅｃｔｉｏｎ 、
Ｌｓｅｃｔｉｏｎとの関係が、 Ｈｂｉ ｔ＞Ｈｓｅｃｔｉｏｎ＞Ｌｂｉｔであることが
必要である。
ータ（ビット入力）Ｈｂｉｔ、Ｌｂｉｔと区間論理回路
の出力（区間入力）の論理レベルＨｓｅｃｔｉｏｎ 、
Ｌｓｅｃｔｉｏｎとの関係が、 Ｈｂｉ ｔ＞Ｈｓｅｃｔｉｏｎ＞Ｌｂｉｔであることが
必要である。
また一般的なディジタル−アナログ変換のラダー抵抗は
単位区間（単位セクション）につき６ｄＢの重み付けを
持つが、６ｄＢの単位セクションを分割することによっ
て２Ｎの関係以外の非線形変換も容易に実現することが
できる。
単位区間（単位セクション）につき６ｄＢの重み付けを
持つが、６ｄＢの単位セクションを分割することによっ
て２Ｎの関係以外の非線形変換も容易に実現することが
できる。
第１図は本発明のディジタル−アナログ変換器の基本構
成を示す図、第２図ａ−ｃは本発明によるディジタル−
アナログ変換器の変換特性を説明するための図、第３図
は本発明の一部であるスイッチ部の一具体例を示す図、
第４図ａ、ｂはその変換特性と区間論理回路の出力信号
を示す図、第５図は本発明の一部であるスイッチ部の他
の例を示す図である。 １ ａ 〜１ ｄ−”定電流源、２ａ〜２ｂ、ＳＷｌ。 ｓｗ２・・・・・・スイッチング手段、３ａ〜３ｂ。 ＳＷ３〜ＳＷ５・・・・・・スイッチング手段、４・・
・・・・抵抗ラダー。
成を示す図、第２図ａ−ｃは本発明によるディジタル−
アナログ変換器の変換特性を説明するための図、第３図
は本発明の一部であるスイッチ部の一具体例を示す図、
第４図ａ、ｂはその変換特性と区間論理回路の出力信号
を示す図、第５図は本発明の一部であるスイッチ部の他
の例を示す図である。 １ ａ 〜１ ｄ−”定電流源、２ａ〜２ｂ、ＳＷｌ。 ｓｗ２・・・・・・スイッチング手段、３ａ〜３ｂ。 ＳＷ３〜ＳＷ５・・・・・・スイッチング手段、４・・
・・・・抵抗ラダー。
Claims (1)
- 【特許請求の範囲】 １ 複数の電流源と、この電流源にそれぞれ接続される
とともにディジタル入力信号に応じて開閉し前記電流源
の電流をその出力端に選択的に得る複数の第１の電流ス
イッチング手段と、一端が共通接続されて定電位に導か
れる複数の抵抗およびこれら抵抗の各他端を橋絡するよ
う互いに直列接続された複数の抵抗からなるラダー抵抗
列と、このラダー抵抗列の前記直列接続された抵抗の接
続点および前記第１の電流スイッチング手段の出力端を
選択的に接続する複数の第２の電流スイッチング手段と
、前記ディジタル入力信号の大きさに対応して変換特性
の切換区間を弁別し前記第１の電流スイッチング手段の
出力端を前記ラダー抵抗列の直列接続された抵抗の他の
接続点に切り換えて非線形の変換特性を得るよう前記第
２の電流スイッチング手段を制御する手段とを備え、前
記第１の電流スイッチング手段に供給されるディジタル
入力信号に対応したアナログ信号を前記ラダー抵抗列の
直列接続された抵抗列の一端より取り出すことを特徴と
するディジタル−アナログ変換器。 ２ 前記第１の電流スイッチング手段は、エミッタ共通
トランジスタ対から成りそのベース電極にビットに対応
した前記ディジタル入力信号が入力され、かつ前記第２
の電流スイッチング手段は２個以上のエミッタ共通トラ
ンジスタから成りそのベース電極に区間弁別信号が入力
されることを特徴とする特許請求の範囲第１項記載のデ
ィジタル−アナログ変換器。 ３ 前記第１の電流スイッチング手段は１個のトランジ
スタ、かつ前記第２の電流スイッチング手段は２個以上
のトランジスタから成り、これら第１及び第２の電流ス
イッチング手段の各トランジスタのエミッタは共通接続
され、前記第１の電流スイッチング手段のトランジスタ
のベース電極にはビットに対応した前記ディジタル入力
信号が入力され、かつ前記の電流スイッチング手段のト
ランジスタの各ベース電極には区間弁別信号が入力され
ることを特徴とする特許請求の範囲第１項記載のディジ
タル−アナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338579A JPS5939925B2 (ja) | 1979-05-02 | 1979-05-02 | ディジタル−アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338579A JPS5939925B2 (ja) | 1979-05-02 | 1979-05-02 | ディジタル−アナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55145429A JPS55145429A (en) | 1980-11-13 |
| JPS5939925B2 true JPS5939925B2 (ja) | 1984-09-27 |
Family
ID=12941348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5338579A Expired JPS5939925B2 (ja) | 1979-05-02 | 1979-05-02 | ディジタル−アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939925B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192433U (ja) * | 1984-05-31 | 1985-12-20 | 日通工株式会社 | 電解コンデンサ |
| JPH0334230U (ja) * | 1989-08-10 | 1991-04-04 |
-
1979
- 1979-05-02 JP JP5338579A patent/JPS5939925B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192433U (ja) * | 1984-05-31 | 1985-12-20 | 日通工株式会社 | 電解コンデンサ |
| JPH0334230U (ja) * | 1989-08-10 | 1991-04-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55145429A (en) | 1980-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4491825A (en) | High resolution digital-to-analog converter | |
| US6246351B1 (en) | LSB interpolation circuit and method for segmented digital-to-analog converter | |
| EP0102609B1 (en) | Digital-analog converter | |
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| US5619203A (en) | Current source driven converter | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPH0738585B2 (ja) | デジタル／アナログ変換装置 | |
| KR20050074656A (ko) | 기준신호를 갖는 디지털 아날로그 변환기 및 그 변환방법 | |
| EP0378840A2 (en) | Digital to analog converter having single resistive string with shiftable voltage thereacross | |
| JPS5939925B2 (ja) | ディジタル−アナログ変換器 | |
| JP2004336772A (ja) | デジタル・アナログ・コンバータ用の素子単位のリサンプリング | |
| US4591826A (en) | Gray code DAC ladder | |
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| JP3803900B2 (ja) | ディジタル・アナログ変換器 | |
| JPS636170B2 (ja) | ||
| US4306225A (en) | Digital-to-analog converting apparatus | |
| JPH0436609B2 (ja) | ||
| JPH01133424A (ja) | Ｄａ変換回路 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| US5684483A (en) | Floating point digital to analog converter | |
| JP2805636B2 (ja) | 並列比較型ａ／ｄ変換器 | |
| JP2985185B2 (ja) | Ｄａ変換回路 | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 |