JPH0621814A

JPH0621814A - 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器

Info

Publication number: JPH0621814A
Application number: JP5038962A
Authority: JP
Inventors: Francesco Carobolante; カロボランテフランセスコ
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1992-02-28
Filing date: 1993-02-26
Publication date: 1994-01-28
Also published as: US5296857A; EP0558243A2; EP0558243A3

Abstract

(57)【要約】（修正有）【目的】正及び負のアナログ出力信号の両方を正確に且
つ精密に発生させることが可能な状態でデジタル数値を
アナログ出力信号へ変換する。また、比例電圧レベルへ
変換させるために正の二進数値を表わす重み付け電流を
第一オペアンプへスイッチングさせ且つ負の二進数値を
表わす重み付け電流を第二オペアンプへスイッチングさ
せる回路及び方法提供する。【構成】入力線ｂ_７上のデジタル数値の最大桁ビット即
ち「符号」ビットが、スイッチ２７を活性化し、入力線
ｂ_０〜ｂ_６に印加された他のデータビットの蓄積した電
流を、入力デジタル数値に対応する大きさ及び符号の出
力電圧へ変換するためにフィードッバク抵抗を使用する
オペアンプ１３，２１からなるチェーンへスイッチング
させるために使用される。またデコード回路及び方法
は、本回路が、入力デジタル数値の２の補数に対応する
出力電圧を供給することを可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル数値をアナロ
グ出力信号へ変換する方法及び回路における改良に関す
るものであって、更に詳細には、正及び負の両方のデジ
タル入力値に対し精密な直線的出力を発生させるため
に、出力オフセット電圧を典型的に只一つのオペアンプ
の入力オフセット電圧に等しく維持しながら、符号付き
デジタル数をアナログ出力信号へ変換する方法及び回路
における改良に関するものである。

【０００２】

【従来の技術】本発明は、デジタル・アナログ（Ｄ／
Ａ）変換技術に関するものであって、その場合に、入力
数（数値）が二進コード化又は２の補数デジタル数
（「双極性」と考えられる）であり、デジタルワードの
最大桁ビット（ＭＳＢ）が「符号」ビットである正又は
負の何れかの数を表わす。アナログ接地即ちゼロ電圧基
準信号は、通常、デジタル・アナログ変換器外部のユー
ザにより与えられ、且つＤ／Ａ装置内の内部変換は、異
なった基準電圧レベルに基づいて発生することが可能で
ある。従って、Ｄ／Ａ変換器の出力をユーザにより与え
られる基準へ変換することが必要とされることがしばし
ばある。このことは、レベルシフト及び増幅により発生
されるオフセット電圧を必然的に発生させ、それらを最
小とすることは困難であり、従って与えられた入力数
（数値）に対し出力電圧において不所望のエラーを発生
する。Ｄ／Ａ変換技術においては通常精密性が重要であ
るのでこのことは望ましいことではない。

【０００３】従来、電圧変換器への電流として供給され
る単一のオペアンプへ供給される正及び負の電流の発生
を使用する技術が開発されている。しかしながら、正の
電流を正確に負の電流へ鏡像関係を持って変換させるこ
との困難性のために精度（同じ大きさの与えられた正及
び負の入力コードに対する基準電圧レベルに関しての対
称性）は満足のいくものではなかった。この様な技術
は、通常、トリミングを必要とし、それは複雑であると
共に高価なプロセスであって、特に集積化した半導体装
置の場合には一層問題である。

【０００４】電流が負の電流へ鏡像関係で発生されるこ
とがなく元の状態で電流・電圧変換器へ送給される「単
極性」変換は従来使用されている別の技術である。その
場合に利得及びレベルシフト段を使用してレベルを変換
させて「双極性」出力を形成し、その場合に正及び負の
両方の出力電圧（基準に関して）を発生させることが可
能である。しかしながら、この技術はレベルシフト段の
共通モード拒否及び利得段により発生される不所望のオ
フセットを発生する。

【０００５】従って、デジタル数値の正及び負の増幅を
正確にマッチさせながら、オペアンプの出力オフセット
電圧を最小とする技術を提供することが望まれている。

【０００６】

【発明が解決しようとする課題】本発明は、正及び負の
デジタル数値に対応する正及び負のアナログ出力信号の
両方を正確に且つ精密に発生させることが可能な状態で
デジタル数値をアナログ出力信号へ変換する改良した装
置及び方法を提供することである。

【０００７】本発明の別の目的とするところは、比例電
圧レベルへ変換させるために正の二進数値を表わす重み
付け電流を第一オペアンプへスイッチングさせ且つ負の
二進数値を表わす重み付け電流を第二オペアンプへスイ
ッチングさせる回路及び方法を使用する改良した装置及
び方法を提供することである。

【０００８】本発明の別の目的とするところは、レベル
シフト及び増幅により発生される出力オフセットを最小
とし従って与えられた入力コード当りの出力電圧エラー
を最小とする改良した装置及び方法を提供することであ
る。

【０００９】本発明の更に別の目的とするところは、利
得（出力電圧範囲）とは独立的にオペアンプのうちの一
つのみの均等な入力オフセット電圧に等しい出力オフセ
ット電圧を維持する改良した装置及び方法を提供するこ
とである。

【００１０】本発明の更に別の目的とするところは、何
れかの極性のアナログ信号を正確に発生させるためにト
リミング手順又は回路を必要とすることのない改良した
装置及び方法を提供することである。

【００１１】本発明の更に別の目的とするところは、単
一の集積回路装置に集積化するのに適した改良した装置
及び方法を提供することである。

【００１２】本発明の更に別の目的とするところは、最
小桁ビットより小さな大きさの非線形性を達成する上述
したタイプの改良した装置及び方法を提供することであ
る。

【００１３】

【課題を解決するための手段】本発明の広義の側面によ
れば、本発明は、正又は負の符号を有するデジタル数値
をアナログ出力信号へ変換する回路を提供している。こ
の回路は、和電流へ結合させるために所定の状態を有す
るビットを表わす重み付け電流を発生するスイッチング
回路と、前記和電流を基準電圧に関して前記デジタル数
値の符号に対応する極性を有する電圧へ変換する変換回
路と、アナログ出力信号の前記基準電圧に関する極性を
決定するために前記デジタル数値の符号に依存して前記
変換回路の選択した入力へ前記和電流を選択的に供給す
るスイッチング回路とを有している。

【００１４】本発明の別の広義の側面によれば、符号付
きデジタル数値をアナログ出力信号へ変換する方法が提
供される。この方法によれば、和電流へ結合するために
デジタル数値のビットを表わす重み付けビット電流が発
生され、且つ前記和電流を前記デジタル数値の符号によ
り決定される基準電圧に関しての極性を有する出力電圧
へ変換するための回路が設けられる。この和電流は、ア
ナログ出力信号の前記基準電圧に関しての極性を決定す
るために、前記デジタル数値の符号に依存して、前記和
電流を電圧へ変換させるための回路の選択した入力へ選
択的に送給される。

【００１５】

【実施例】本発明の好適実施例に基づく装置及び方法を
組込んだデジタル・アナログ変換器１０の概略図を図１
に示してある。このデジタル・アナログ変換器１０は、
スタンダードな二進入力数（数値）を受取るための入力
線ｂ₀ ．．．ｂ₇ を有している。デジタル・アナログ変
換器１０はディスクリート即ち個別的な部品から構成す
ることが可能であるが、好適には、それは単一の集積回
路内に集積化して構成する。

【００１６】並列入力線ｂ₀ ．．．ｂ₇ 上で受取られる
二進入力数値は、正又は負の何れかのデジタル数値を表
わすことが可能である。この数値の符号は「符号ビッ
ト」で表わされ、それは、典型的には、最大桁ビット
（ＭＳＢ）であり、且つそれは入力線ｂ₇ 上に表われ
る。データ線３０，３１，３２，．．．３５は、「二進
重み付け」電流、即ち重み付けビット電流を担持し、そ
の各線上の電流の大きさは、それぞれの入力線ｂ
₀ ．．．ｂ₆ へ印加された二進ビットの値即ちパワーに
対応している。重み付けを行なうために、電流源３６，
３７，３８，．．．４１が、最小桁ビット（ＬＳＢ）
（２⁰ ）、次に桁の高いビット（２¹ ）上の値の２倍、
次の桁位置（２² ）上の値の４倍、などを表わすそれぞ
れの入力線上の電流の特定の値を発生する。

【００１７】電流源３６−４１により与えられる電流は
スイッチ４５，４６，４７，．．．５０により制御さ
れ、それらのスイッチは、典型的には、トランジスタス
イッチであるが、その他の適宜のタイプのスイッチによ
り実現することも可能である。図示した実施例において
は、入力線の一つの上の論理「１」はスイッチ４５，４
６，４７，．．．５０のうちの一つを閉成させ、入力線
の一つの上の論理「０」はスイッチ４５，４６，４
７，．．．５０のうちのそれの対応する一つを開成させ
る。従って、ノード５１に表われる電流は、スイッチ４
５−５０の選択されたものの動作によりそれに選択的に
接続された即ち供給された電流の和である。理解される
如く、別々のスイッチ４５，４６，４７，．．．５０及
び電流発生器３６，３７，３８，．．．４１が示されて
いるが、各経路内のスイッチ及び電流発生器の両方は、
一組の適宜の寸法とされたトランジスタ又はそれと等価
な装置により実現することが可能である。

【００１８】符号ビット、即ちラインｂ₆ 上の最大桁ビ
ットは、スイッチ２７を活性化させ、それは、ノード５
１において加算された電流を、符号ビットが負である場
合には、第一オペアンプ１５の反転入力１６へ、又符号
ビットが正である場合にはオペアンプ２１の反転入力へ
選択的に指向即ち送給する。

【００１９】オペアンプ１５及び２１は電流・電圧変換
器として相互抵抗形態で接続されており、その場合、第
二オペアンプ２１もバッファとして作用し、低インピー
ダンス出力を与える。基準電圧１２がオペアンプ１５及
び２１の非反転入力１３及び１４上に印加され、前述し
た如く、この電圧はユーザが供給するアナログ接地（ゼ
ロ基準信号）とは異なる場合があるので、レベルシフト
が必要な場合がある。動作について説明すると、入力端
子ｂ₆ 上の符号ビットが論理「０」（負の二進入力数値
を表わす）である場合には、スイッチ２７の左側のポー
ル２８が選択され、且つ本回路のアナログ出力２５はノ
ード５１上の和電流に比例した負の電圧へ移行する。こ
の符号ビットが論理「１」である場合には、右側のポー
ル２９が選択され且つ出力２５はノード５１上の和電流
に比例した正の電圧へ移行する。符号ビットを除いた二
進入力が全て「１」である場合に最も負の出力電圧が発
生し、二進入力が全て「１」である場合に最も正の出力
電圧が発生する。ゼロ出力（基準電圧）は、符号ビット
以外の全てのビットが「０」である場合に、符号ビット
の値とは関係なく発生する（従って、入力コードの振幅
＋符号表示が得られる）。

【００２０】これら二つのオペアンプ１５及び２１は、
出力エラー電圧を最小とするためのフィードバック抵抗
１７及び２３と共に構成されている。抵抗１７及び２３
が実質的に同じ値のもので本回路を実現することが可能
であるが、それらをできるだけ同じに構成すればするほ
ど、本回路の動作において実現可能な精度はそれだけ向
上される。更に、第一オペアンプ１５からの信号は抵抗
１９により第二オペアンプ２１の非反転入力１８へ結合
即ち送給される。その形態は、入力なし条件の場合、出
力オフセット電圧は二つのオペアンプのうちの一つのみ
の単位利得形態の等価入力オフセット電圧と異なるもの
ではないようなものである。実際に、これら二つのオペ
アンプが同一であり且つ同一の入力オフセット電圧を有
する場合には、出力オフセットは利得（デジタル・アナ
ログ変換器の出力範囲）に関係なく、入力オフセット電
圧に正確に等しい。又、電流のスイッチングがロスがな
い場合には（例えば、スイッチ２７に対しＣＭＯＳ装置
を使用する場合）、正及び負のデジタル数値に対応する
正及び負の出力電圧の正確なマッチングは、オペアンプ
１５及び２１の開ループ利得が十分に高いものである場
合には、オペアンプフィードバック抵抗１７及び２３の
精度によってのみ制限される。

【００２１】本発明の別の好適実施例に基づく装置及び
方法が組込まれているデジタル・アナログ変換器６０の
概略図を図２に示してある。図１に関して上述した実施
例の場合の如く、デジタル・アナログ変換器６０はディ
スクリートな即ち個別的な部品から構成することが可能
である。しかしながら、好適には、より大型なシステム
内において接続すべく適合させた単一の集積回路装置上
に集積化させる。回路６０への入力は並列データ線ｄ₀
−ｄ₇ 上に供給される二進数（数値）である。図１にお
ける如く、電流はそれらのそれぞれの二進値に従って重
み付けされており、最大桁ビットｄ₇ の状態がスイッチ
６２を制御し、該スイッチは加算された電流即ち和電流
を、出力電圧６７へ変換するために、それぞれのオペア
ンプ６５又は６６の反転入力６３又は６４の何れかへ経
路付けを行なう。

【００２２】図１における如く、増幅器６５及び６６は
チェーン形態に直列接続されており、基準電圧７１がそ
れぞれのオペアンプ６５及び６６の非反転入力７２及び
７３へ印加される。フィードバック抵抗７４及び７５
が、増幅器６５及び６６の各々の出力と反転入力との間
に接続されている。本回路は、抵抗７４及び７５を実質
的な等しい値のもので実現することが可能であるが、そ
れらがより同一性を持って製造することが可能であれば
あるほど、本回路の動作において実現することが可能な
精度は向上される。別の抵抗７６が、第一オペアンプ６
５の出力を第二オペアンプ６６へ結合している。しかし
ながら、このＤ／Ａ変換器回路６０は、アナログ電圧出
力が入力二進数値を表わす２の補数に対応するアナログ
信号であるという点において、図１に関して上述した実
施例と異なっている。この特定の実施例は最近のエレク
トロニクス及びコンピュータ適用において特に有用であ
る。なぜならば、現在のところ、ほとんどのコンピュー
タは計算のために２の補数系を使用しているからであ
る。

【００２３】スタンダードな二進数から２の補数への変
換を実施するためには、全ての二進数値を反転させ且つ
最小桁ビットに「１」を加算することが必要である。負
の二進入力数値に対しこの変換及び電流重み付け機能を
実施するため、及び正の二進入力数値に対し電流重み付
け機能を実施するためにデコード回路８０が設けられて
いる。デコード回路８０はスイッチ８１−８７を有して
おり、それらはトランジスタ又はその他のスイッチング
装置を使用して実現することが可能なスイッチ８１−８
７を有しており、それらは、入力ｄ₀ −ｄ₆ 上のそれぞ
れの二進ビットの状態が論理「０」である場合には左側
のポール９０−９６へスイッチし且つ入力ｄ₀ −ｄ₆ 上
のそれぞれの二進ビットの状態が論理「１」である場合
には右側のポール１００−１０６へスイッチすべく動作
される。これらのスイッチの各々はそれと直列接続され
ており、スイッチ８１−８７に対応するビット位置に従
って重み付けされた電流を有する電流源を有している。
例えば、重み付けを実施するために、電流源１２０−１
２６は、最小桁ビット（ＬＳＢ）、次の高い桁位置のビ
ット上にその値の２倍、更に次に高い桁位置のビット上
にその値の４倍、などを表わすそれぞれの入力線上の電
流の特定の値を発生する。

【００２４】スイッチ６２は、入力端子ｄ₇ 上の最大桁
ビット（符号ビット）により制御されて、ノード１１０
及び１１１上の加算されたビット電流の経路付けを行な
うべく動作する。従って、例えば、入力端子ｄ₇ 上の符
号ビットが「１」である場合、即ち負の数値を表わす場
合には、スイッチ６２はノード１１１をオペアンプ６５
の反転入力６３へ接続し、且つノード１１０をＶccへ接
続する。一方、入力端子ｄ₇ 上の符号ビットが「０」で
ある場合、即ち正の数値を表わす場合には、スイッチ６
２は、ノード１１０をオペアンプ６６の反転入力６４へ
接続し、且つノード１１１をＶ_ccへ接続する。注意すべ
きことであるが、２の補数に対する符号ビット変換は、
直接的な二進数値に対する変換の逆である。不使用の電
流は、発生回路の動作が直線性を維持することを必要と
する場合には、固定電圧へ経路付けを行なうことが可能
である。しかしながら、このことは全ての実施例におい
て行なうことが必要なものではない。例えば、ＣＭＯＳ
実施例ではその様にして電流を廃棄することを必要とす
るものではなく、図１はこの様な状態を示している。し
かしながら、例えば、電流源に対してリンクしたバイポ
ーラトランジスタが使用される場合には、トランジスタ
の飽和を防止するために、その様にして電流を捨てるこ
とを必要とする。従って、この様な電流に関する取扱い
の必要性は本回路を構成するために使用される特定の技
術に完全に依存し、且つ図１及び２は両方とも状態に応
じてＶ_cc５５へ電流をシャントさせるか又はさせること
なしに実現することが可能なものである。

【００２５】動作について説明すると、負の入力二進数
値が受取られると、「１」の値を有する全てのビットが
それらのそれぞれの関連する重み付け電流を右側のポー
ル１００−１０６を介して接続させ且つＶ_cc端子５５へ
接続するためにノード１１０上で加算される。「０」の
値を有する全てのビットは、それらのそれぞれの関連す
る重み付け電流を左側のポール９０−９６を介して接続
させ且つオペアンプ６５の反転入力６３へ供給するため
にノード１１１上で加算する。この様に、反転が実現さ
れ、且つ負の加算（和）線１３０上の最小桁ビットに等
しい大きさの電流源１３５からの電流を加算することに
より２の補数への変換が完了する。従って、アナログ出
力６７はこの２の補数の値に対応する。

【００２６】符号ビットが「０」である場合、即ち正の
数値であることを表わす場合には、論理「０」の値を有
するビットを表わす重み付け電流が左側のポール９０−
９６を介し且つ負の加算線１３０を介して経路付けされ
てノード１１１上で加算され且つＶ_cc端子５５へ指向さ
れる。論理「１」の値を有するビットを表わす重み付け
電流は、右側のポール１００−１０６により正の加算線
１３１へ供給されノード１１０上で加算され且つスイッ
チ６２を介して右側オペアンプ６６の反転入力６４へ指
向され、入力線ｄ₀ −ｄ₇ 上の正の二進数値に対応する
アナログ出力電圧６７へ変換される。

【００２７】当業者にとって明らかな如く、上述した重
み付け構成の代わりにその他の電流重み付けデコード回
路を使用することも可能である。

【００２８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】振幅＋符号コーディングを使用した本発明の
一実施例に基づく装置を組込んだデジタル・アナログ変
換システムを示した概略図。

【図２】本発明の別の実施例に基づく装置を組込んだ
２の補数形態用のデジタル・アナログ変換システムを示
した概略図。

【符号の説明】

１０デジタル・アナログ変換器１５，２１オペアンプ３０−３５データ線３６−４１電流源４５−５０スイッチ

Claims

【特許請求の範囲】

【請求項１】正及び負の符号を有するデジタル数値を
アナログ出力信号へ変換する回路において、和電流への結合に対し所定の状態を有するビットを表わ
す重み付け電流を発生する回路、前記デジタル数値の符号に対応する基準電圧に関する極
性を有する電圧に前記和電流を変換する変換回路、アナログ出力信号の基準電圧に関して極性を決定する目
的のために前記デジタル数値の符号に依存して前記変換
回路の選択した入力へ前記和電流を選択的に供給するス
イッチング回路、を有することを特徴とする回路。
【請求項２】請求項１において、前記重み付けビット
電流を発生する回路がトランジスタスイッチを有するこ
とを特徴とする回路。
【請求項３】請求項１において、前記変換回路がオペ
アンプを有することを特徴とする回路。
【請求項４】請求項１において、前記変換回路が相互
抵抗形態に直列接続された複数個のオペアンプを有して
おり、各オペアンプは精密な出力電圧を得るためのフィ
ードバック抵抗を有していることを特徴とする回路。
【請求項５】請求項４において、前記フィードバック
抵抗が実質的に等しい抵抗値を有することを特徴とする
回路。
【請求項６】請求項５において、前記フィードバック
抵抗が精密に同一の抵抗値を有することを特徴とする回
路。
【請求項７】請求項１において、前記重み付けビット
電流を発生する回路が、前記スイッチング回路に対し負
の入力デジタル値に対し２の補数デコード値を供給する
デコーダ回路を有することを特徴とする回路。
【請求項８】請求項７において、更に、不使用ビット
電流に対し成端を有することを特徴とする回路。
【請求項９】符号ビットを有する複数個のビットを持
ったデジタル数を基準電圧に関し正及び負の電圧値を有
するアナログ出力信号へ変換する回路において、重み付け電流を所定状態を有するデジタルのビットへ帰
させ且つ前記重み付け電流の和を有する和電流を発生さ
せる重み付け回路、反転入力と非反転入力と出力とを有しており且つ前記非
反転入力へ印加される基準電圧を有する第一オペアン
プ、前記反転入力と前記出力との間に接続されており前記第
一オペアンプに対しフィードバックを与える第一抵抗、反転入力と非反転入力と出力とを有しており前記反転入
力が前記第一オペアンプの前記出力から信号を受取るべ
く接続されており且つ前記非反転入力へ前記基準電圧が
印加される第二オペアンプ、前記第一オペアンプの出力を前記第二オペアンプの反転
入力へ結合させる第二抵抗、フィードバックを与えるために前記第二オペアンプの出
力と前記第二オペアンプの反転入力との間に接続されて
いる前記第一抵抗の抵抗値に実質的に等しい抵抗値を有
する第三抵抗、前記符号ビットにより制御され、前記基準電圧に関し正
の電圧を前記第二オペアンプの出力において発生させる
ために前記符号ビットが第一論理状態にある場合に前記
和電流を前記第二オペアンプの反転入力へスイッチング
し且つ前記符号ビットが第二論理状態にある場合に、前
記基準電圧に関し負の電圧を前記第二オペアンプの出力
において発生させるために前記第一オペアンプの反転入
力へ前記和電流をスイッチングさせるスイッチ、を有することを特徴とする回路。
【請求項１０】請求項９において、前記符号ビットが
前記デジタル数値における最大桁ビットであることを特
徴とする回路。
【請求項１１】請求項９において、前記第一論理状態
が論理「１」であり且つ前記第二論理状態が論理「０」
であることを特徴とする回路。
【請求項１２】請求項９において、前記重み付け回路
が、和電流をスイッチングさせるために前記スイッチへ
入力デジタル値に対する２の補数のデコード値を供給す
るデコーダ回路を有することを特徴とする回路。
【請求項１３】請求項９において、更に、不使用のビ
ット電流に対し成端を有することを特徴とする回路。
【請求項１４】請求項９において、前記第一、第二及
び第三抵抗が精密に等しい抵抗値を有することを特徴と
する回路。
【請求項１５】符号付きデジタル数値をアナログ出力
信号へ変換する方法において、和電流へ結合するためのデジタル数値のビットを表わす
重み付けビット電流を発生し、前記デジタル数値の符号により決定される基準電圧に関
し極性を持った出力電圧へ前記和電流を変換する回路を
設け、アナログ出力信号の前記基準電圧に関し前記極性を決定
するために、前記デジタル数値の符号に依存して前記和
電流を電圧へ変換する回路の選択した入力へ前記和電流
を選択的に供給する、上記各ステップを有することを特徴とする方法。
【請求項１６】請求項１５において、前記重み付けビ
ット電流を発生するためにトランジスタスイッチを使用
することを特徴とする方法。
【請求項１７】請求項１５において、前記和電流を変
換する回路を設けるステップがオペアンプを使用するこ
とを特徴とする方法。
【請求項１８】請求項１５において、前記和電流を変
換する回路を設けるステップが、相互抵抗形態で直列接
続しており精密な出力電圧を得るためにフィードバック
抵抗を有するオペアンプを使用することを特徴とする方
法。
【請求項１９】請求項１８において、前記和電流を変
換する回路を設けるステップが、実質的に等しい抵抗値
のフィードバック抵抗を使用することを特徴とする方
法。
【請求項２０】請求項１８において、前記和電流を変
換する回路を設けるステップが、精密に等しい値の抵抗
を使用することを特徴とする方法。
【請求項２１】請求項１５において、前記重み付けビ
ット電流を発生するステップが、負の入力デジタル値に
対し２の補数のデコード値を発生するステップを有する
ことを特徴とする方法。
【請求項２２】請求項１５において、更に、不使用の
ビット電流に対し成端を設けることを特徴とする方法。
【請求項２３】符号ビットを包含する複数個のビット
を有するデジタル数値を基準に関し正及び負の電圧値を
有するアナログ出力信号へ変換する方法において、重み付け電流を所定状態を有するデジタル数値のビット
へ帰させ且つ前記重み付け電流の和を有する和電流を発
生する重み付け回路を設け、反転入力及び非反転入力及び出力を有しており且つ前記
非反転入力へ基準電圧が印加された第一オペアンプを設
け、前記反転入力と前記出力との間に接続されており前記第
一オペアンプへフィードバックを与える第一抵抗を設
け、反転入力と非反転入力と出力とを具備しており前記反転
入力が前記第一オペアンプの出力からの信号を受取るべ
く接続されており且つ前記非反転入力へ前記基準電圧が
印加されている第二オペアンプを設け、前記第一オペアンプの出力を前記第二オペアンプの反転
入力へ結合させる第二抵抗を設け、フィードバックを与えるために前記第二オペアンプの反
転入力と前記第二オペアンプの出力との間に接続されて
おり前記第一抵抗の抵抗値に実質的に等しい抵抗値を有
する第三抵抗を設け、前記符号ビットにより制御され、前記符号ビットが第一
論理状態にある場合に、前記基準電圧に関して正である
電圧を前記第二オペアンプの出力に発生させるために前
記和電流を前記第二オペアンプの反転入力へスイッチさ
せ且つ、前記符号ビットが第二論理状態にある場合に、
前記基準電圧に関して負の電圧を前記第二オペアンプの
出力に発生させるために前記和電流を前記第一オペアン
プの反転入力へスイッチさせるスイッチを設ける、上記各ステップを有することを特徴とする方法。
【請求項２４】請求項２３において、前記符号ビット
が前記デジタル数値における最大桁ビットであることを
特徴とする方法。
【請求項２５】請求項２３において、前記第一論理状
態が論理「１」であり且つ前記第二論理状態が論理
「０」であることを特徴とする方法。
【請求項２６】請求項２３において、前記重み付け回
路が、入力デジタル値に対し２の補数のデコード値を与
えるデコーダ回路を有することを特徴とする方法。
【請求項２７】請求項２３において、更に、不使用ビ
ット電流に対し成端を設けることを特徴とする方法。
【請求項２８】請求項２３において、前記第一抵抗及
び前記第三抵抗が精密に等しい抵抗値を有することを特
徴とする方法。