JPH0734542B2 - Ｄ−ａ変換回路 - Google Patents
Ｄ−ａ変換回路Info
- Publication number
- JPH0734542B2 JPH0734542B2 JP63164013A JP16401388A JPH0734542B2 JP H0734542 B2 JPH0734542 B2 JP H0734542B2 JP 63164013 A JP63164013 A JP 63164013A JP 16401388 A JP16401388 A JP 16401388A JP H0734542 B2 JPH0734542 B2 JP H0734542B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- switch
- connection point
- circuit
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 21
- 230000009977 dual effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005094 computer simulation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、抵抗とスイッチを用いたＤ−Ａ変換回路に関
し、特に、スイッチのオン抵抗によって生ずるＤ−Ａ変
換器の非直線性誤差を小さく抑えるための回路構成に関
するものである。
し、特に、スイッチのオン抵抗によって生ずるＤ−Ａ変
換器の非直線性誤差を小さく抑えるための回路構成に関
するものである。
従来、抵抗とスイッチを用いたこの種のＤ−Ａ変換回路
は、第４図に示すように、参照電圧VR1とVR2をｎ個の抵
抗Ｒで分割し、各々の分割点に接続された（ｎ＋１）個
のスイッチSWのうちの１つを入力ディジタル信号をスイ
ッチ駆動信号に変換するデコーダ51によってオンさせる
ことにより、演算増幅器52より入力ディジタル信号に応
じた電圧を出力VOUTとしてとり出す構成となっていた。
は、第４図に示すように、参照電圧VR1とVR2をｎ個の抵
抗Ｒで分割し、各々の分割点に接続された（ｎ＋１）個
のスイッチSWのうちの１つを入力ディジタル信号をスイ
ッチ駆動信号に変換するデコーダ51によってオンさせる
ことにより、演算増幅器52より入力ディジタル信号に応
じた電圧を出力VOUTとしてとり出す構成となっていた。
また、他の回路構成として、第５図に示すものがあげら
れる。抵抗値Ｒの抵抗Ｒと抵抗値2Rの抵抗2Rよりなる抵
抗ラダーと、デュアルスイッチ よりなり、デュアルスイッチの出力は一方は、演算増幅
器62の負入力（−）に接続され、他方は参照電圧VR2に
接続されるとともに演算増幅器62の正入力（＋）に接続
されている。一方、演算増幅器62は帰還抵抗Rfによって
抵抗帰還が施され、電流IOUTを電圧に変換する回路構成
となっている。演算増幅器62の各入力端子に接続される
信号線B1B2は仮想、接地によりいずれも参照電圧VR2と
等しい電位となる。デュアルスイッチのオン抵抗が無視
できる場合にはデュアルスイッチがどちらかに倒れてい
る場合でも、接続点Anから右を見た場合も下を見た場合
も抵抗値は2Rとなり、In1＝In2となる。接続点Anから右
と下を同時に見た合成抵抗は抵抗値Ｒとなり、また、接
続点An−１から見た抵抗も、いずれも抵抗値2Rとなるの
でIn-1,1＝In-2,2となる。
れる。抵抗値Ｒの抵抗Ｒと抵抗値2Rの抵抗2Rよりなる抵
抗ラダーと、デュアルスイッチ よりなり、デュアルスイッチの出力は一方は、演算増幅
器62の負入力（−）に接続され、他方は参照電圧VR2に
接続されるとともに演算増幅器62の正入力（＋）に接続
されている。一方、演算増幅器62は帰還抵抗Rfによって
抵抗帰還が施され、電流IOUTを電圧に変換する回路構成
となっている。演算増幅器62の各入力端子に接続される
信号線B1B2は仮想、接地によりいずれも参照電圧VR2と
等しい電位となる。デュアルスイッチのオン抵抗が無視
できる場合にはデュアルスイッチがどちらかに倒れてい
る場合でも、接続点Anから右を見た場合も下を見た場合
も抵抗値は2Rとなり、In1＝In2となる。接続点Anから右
と下を同時に見た合成抵抗は抵抗値Ｒとなり、また、接
続点An−１から見た抵抗も、いずれも抵抗値2Rとなるの
でIn-1,1＝In-2,2となる。
同様に接続点A1，A2…Anの全てにおいてこのことが成立
する。したがって、接続点A1から順に、電流は1/2に重
みづけられ、出力電流IOUTとしては２n個の組み合わせ
が得られる。
する。したがって、接続点A1から順に、電流は1/2に重
みづけられ、出力電流IOUTとしては２n個の組み合わせ
が得られる。
上述した第４図の従来回路は、スイッチSWに電流は流れ
ないのでスイッチのオン抵抗は問題にならないが、（ｎ
＋１）段階のＤ−Ａ変換を行なうためにｎ個の抵抗と
（ｎ＋１）個のスイッチが必要となり、構成素子数が多
くなるという欠点がある。また、第５図の従来の回路
は、ｎ個のデュアルスイッチで２n段階のＤ−Ａ変換が
可能であるが、デュアルスイッチをMOSトランジスタで
実現する場合、その抵抗によってアンバランスを生じ、
Ｄ−Ａ変換特性の非直線性をまねくことになる。
ないのでスイッチのオン抵抗は問題にならないが、（ｎ
＋１）段階のＤ−Ａ変換を行なうためにｎ個の抵抗と
（ｎ＋１）個のスイッチが必要となり、構成素子数が多
くなるという欠点がある。また、第５図の従来の回路
は、ｎ個のデュアルスイッチで２n段階のＤ−Ａ変換が
可能であるが、デュアルスイッチをMOSトランジスタで
実現する場合、その抵抗によってアンバランスを生じ、
Ｄ−Ａ変換特性の非直線性をまねくことになる。
簡単のために、第６図に示すような３ビットＤ−Ａ変換
回路を例にあげる。ここで３つのデュアルスイッチ1,2,
3のオン抵抗の影響を小さくするために考えられる事
は、３つのデュアルスイッチ1,2,3と同じオン抵抗をも
つ常にオン状態のスイッチ４をダミーとして接続点A3の
右側の抵抗Ｒの下及び演算増幅器62の帰還抵抗Rfに直列
に挿入する事である。今、デュアルスイッチのオン抵抗
をｒとすると、接続点A3から右を見た抵抗及びこの接続
点A3から下を見た抵抗はいずれも（2R＋ｒ）となり、I
31＝I32が成り立つ。
回路を例にあげる。ここで３つのデュアルスイッチ1,2,
3のオン抵抗の影響を小さくするために考えられる事
は、３つのデュアルスイッチ1,2,3と同じオン抵抗をも
つ常にオン状態のスイッチ４をダミーとして接続点A3の
右側の抵抗Ｒの下及び演算増幅器62の帰還抵抗Rfに直列
に挿入する事である。今、デュアルスイッチのオン抵抗
をｒとすると、接続点A3から右を見た抵抗及びこの接続
点A3から下を見た抵抗はいずれも（2R＋ｒ）となり、I
31＝I32が成り立つ。
一方、接続点A3から右と下を同時に見た合成抵抗は、 なる。すなわち、接続点A2から右を見た抵抗は で同接続点A2から下を見た抵抗は2R＋ｒとなる。このこ
とより、アンバランスが生じI21≠I22となる。
とより、アンバランスが生じI21≠I22となる。
同様に、接続点A1から右を見た抵抗は で、この接続点A1から下を見た抵抗は2R＋ｒとなり、I
11≠I12となる。しかもアンバランスの割合は電流I21と
電流I22の関係より悪くなることがわかる。電流I11とI
12とのアンバランスは、スイッチ1,2,3の制御データが
（1,0,0）のとき（0,1,1）のときの出力の非直線性とな
って表われる。
11≠I12となる。しかもアンバランスの割合は電流I21と
電流I22の関係より悪くなることがわかる。電流I11とI
12とのアンバランスは、スイッチ1,2,3の制御データが
（1,0,0）のとき（0,1,1）のときの出力の非直線性とな
って表われる。
第７図はこのＤ−Ａ変換回路の出力特性の計算機シミュ
レーション結果である。EOUTは誤差電圧を表わしている
が、制御データが（0,1,1）の場合と（1,0,0）の場合で
誤差の変化が大きい。３ビットの場合でこの程度の非直
線性誤差が生じている事により、よりビット数の大きい
Ｄ−Ａ変換回路の場合は、重大な問題となる。
レーション結果である。EOUTは誤差電圧を表わしている
が、制御データが（0,1,1）の場合と（1,0,0）の場合で
誤差の変化が大きい。３ビットの場合でこの程度の非直
線性誤差が生じている事により、よりビット数の大きい
Ｄ−Ａ変換回路の場合は、重大な問題となる。
本発明によれば、第１基準電圧点と第１回路接続点との
間に接続された抵抗Ｒと抵抗ｒとの和の抵抗をもつ第１
の抵抗の直列接続と、この直列接続の各接続点にそれぞ
れ一端が接続され、他端がオン抵抗ｒをもつ第１のスイ
ッチを介して第１回路接続点に接続され、更にオン抵抗
ｒをもつ第２のスイッチを介して第２回路接続点に接続
された抵抗2Rと抵抗ｒとの和の抵抗をもつ複数の第２の
抵抗と、第１の回路接続点と第２基準電圧点とに接続さ
れた正転入力端子と第２の回路接続点に接続された反転
入力端子と出力端子とをもつ増幅器と、増幅器の出力端
子と反転入力端子との間に接続された抵抗Ｒと抵抗ｒと
の和の抵抗をもつ第３の抵抗と、入力ディジタル信号に
応じて第１および第２のスイッチとを駆動するスイッチ
駆動回路とを有するＤ−Ａ変換回路を得る。
間に接続された抵抗Ｒと抵抗ｒとの和の抵抗をもつ第１
の抵抗の直列接続と、この直列接続の各接続点にそれぞ
れ一端が接続され、他端がオン抵抗ｒをもつ第１のスイ
ッチを介して第１回路接続点に接続され、更にオン抵抗
ｒをもつ第２のスイッチを介して第２回路接続点に接続
された抵抗2Rと抵抗ｒとの和の抵抗をもつ複数の第２の
抵抗と、第１の回路接続点と第２基準電圧点とに接続さ
れた正転入力端子と第２の回路接続点に接続された反転
入力端子と出力端子とをもつ増幅器と、増幅器の出力端
子と反転入力端子との間に接続された抵抗Ｒと抵抗ｒと
の和の抵抗をもつ第３の抵抗と、入力ディジタル信号に
応じて第１および第２のスイッチとを駆動するスイッチ
駆動回路とを有するＤ−Ａ変換回路を得る。
次に、本発明について図面を参照して説明する。
第１図は本発明のＤ−Ａ変換回路の回路図である。基本
構造は第５図のＲ−2R抵抗ラダー回路を用いたものと同
じであるが、MOSトランジスタで構成されるデュアルス
イッチ のオン抵抗の影響をなくすために、抵抗2Rを２つの抵抗
値Ｒをもつ抵抗に分割し、３つの抵抗Ｒのうち２つのそ
れぞれに直列に、常にオン状態となっており、かつ、そ
のオン抵抗がMOSトランジスタのデュアルスイッチ のオン抵抗に等しいMOSトランジスタによるスイッチVDD
を接続した構成となっている。尚、他の１つにはMOSデ
ュアルスイッチ のオン抵抗が加わることとなる。
構造は第５図のＲ−2R抵抗ラダー回路を用いたものと同
じであるが、MOSトランジスタで構成されるデュアルス
イッチ のオン抵抗の影響をなくすために、抵抗2Rを２つの抵抗
値Ｒをもつ抵抗に分割し、３つの抵抗Ｒのうち２つのそ
れぞれに直列に、常にオン状態となっており、かつ、そ
のオン抵抗がMOSトランジスタのデュアルスイッチ のオン抵抗に等しいMOSトランジスタによるスイッチVDD
を接続した構成となっている。尚、他の１つにはMOSデ
ュアルスイッチ のオン抵抗が加わることとなる。
MOSトランジスタによるスイッチのオン抵抗をｒとする
と、接続点Anから右を見た抵抗及び下を見た抵抗は等し
く2R＋2rとなり、In1＝In2となる。また、接続点Anから
右と下を同時に見た合成抵抗はＲ＋ｒとなるので、接続
点An−１から右を見た抵抗及び下を見た抵抗は等しく2R
＋2rとなり、In-1,1＝In-1,2＝In1＋In2＝２In1が成り
立つ。
と、接続点Anから右を見た抵抗及び下を見た抵抗は等し
く2R＋2rとなり、In1＝In2となる。また、接続点Anから
右と下を同時に見た合成抵抗はＲ＋ｒとなるので、接続
点An−１から右を見た抵抗及び下を見た抵抗は等しく2R
＋2rとなり、In-1,1＝In-1,2＝In1＋In2＝２In1が成り
立つ。
同様にI11＝I12となり、電流値は“2"のべき乗で重みづ
けされる。
けされる。
すなわち、接続点Aiにおいて、 Ii+1,1＝Ii+1,2＝２Ii1＝２Ii2 という関係が成立する。かつ接続点A1より右を見た抵抗
及び下を見た抵抗も2R＋2rとなるので、これら合成抵抗
はＲ＋ｒとなる。したがって、たとえば演算増幅器62を
用いた逆相アンプの利得を“1"にするには、帰還抵抗Rf
は、抵抗Ｒと、常にオンしたMOSスイッチとの直列回路
により容易に構成される。このときの帰還抵抗はＲ＋ｒ
となる。
及び下を見た抵抗も2R＋2rとなるので、これら合成抵抗
はＲ＋ｒとなる。したがって、たとえば演算増幅器62を
用いた逆相アンプの利得を“1"にするには、帰還抵抗Rf
は、抵抗Ｒと、常にオンしたMOSスイッチとの直列回路
により容易に構成される。このときの帰還抵抗はＲ＋ｒ
となる。
次により具体的な例として、第２図に示す３ビットＤ−
Ａ変換回路を説明する。
Ａ変換回路を説明する。
３つのデュアルスイッチの制御入力に対しＤ−Ａ変換回
路の出力及び誤差電圧は第３図に示すような特性とな
る。
路の出力及び誤差電圧は第３図に示すような特性とな
る。
誤差電圧は、各スイッチ1,2,3のバイアス点の違いによ
るものである。つまり、演算増幅器62の負入力より高電
位側にＲ−2R抵抗ラダーのスイッチ があるのに対し、演算増幅器62の帰還抵抗Rfは電圧（ｒ
・IOUT）分低電位側にあり、各MOSスイッチのバイアス
が違うために生じたものである。
るものである。つまり、演算増幅器62の負入力より高電
位側にＲ−2R抵抗ラダーのスイッチ があるのに対し、演算増幅器62の帰還抵抗Rfは電圧（ｒ
・IOUT）分低電位側にあり、各MOSスイッチのバイアス
が違うために生じたものである。
第３図の特性は、第７図の従来のＤ−Ａ変換回路の特性
に比べて直線性が著しく改善されていることがわかる。
このスイッチRDは抵抗で形成することもできる。
に比べて直線性が著しく改善されていることがわかる。
このスイッチRDは抵抗で形成することもできる。
以上説明したように、本発明は、Ｒ−2R抵抗ラダー回路
の抵抗Ｒに直列に常にオン状態となっているMOSシング
ルスイッチを接続した構成をとる事により、MOSスイッ
チのオン抵抗による電流アンバランスによって生じるＤ
−Ａ変換特性の非直線性を改善できる効果がある。
の抵抗Ｒに直列に常にオン状態となっているMOSシング
ルスイッチを接続した構成をとる事により、MOSスイッ
チのオン抵抗による電流アンバランスによって生じるＤ
−Ａ変換特性の非直線性を改善できる効果がある。
またスイッチのオン抵抗の影響をうけにくい回路構成と
なっているので、従来回路に比べてMOSスイッチのサイ
ズを小さくできる事により、LSIのチップサイズを小さ
くする事ができるという効果もあわせ持っている。
なっているので、従来回路に比べてMOSスイッチのサイ
ズを小さくできる事により、LSIのチップサイズを小さ
くする事ができるという効果もあわせ持っている。
第１図は本発明の一実施例によりＤ−Ａ変換回路の回路
図、第２図は本発明による３ビットＤ−Ａ変換回路の具
体例を示す回路図、第３図は本発明の３ビットＤ−Ａ変
換回路の特性を示す図である。 第４図は従来のＤ−Ａ変換回路の回路図、第５図は他の
従来のＤ−Ａ変換回路の回路図、第６図は従来の３ビッ
トＤ−Ａ変換回路の具体例を示す回路図、第７図は従来
の３ビットＤ−Ａ変換回路の特性を示す図である。 1,2,3,…,n……MOSスイッチ、A1,A2,A3,…,An……接続
点、 VR1,VR2……参照電圧、I11，I12，I21，I22，In1，
In2，IOUT……電流、51……デコーダ、52,62……演算増
幅器。
図、第２図は本発明による３ビットＤ−Ａ変換回路の具
体例を示す回路図、第３図は本発明の３ビットＤ−Ａ変
換回路の特性を示す図である。 第４図は従来のＤ−Ａ変換回路の回路図、第５図は他の
従来のＤ−Ａ変換回路の回路図、第６図は従来の３ビッ
トＤ−Ａ変換回路の具体例を示す回路図、第７図は従来
の３ビットＤ−Ａ変換回路の特性を示す図である。 1,2,3,…,n……MOSスイッチ、A1,A2,A3,…,An……接続
点、 VR1,VR2……参照電圧、I11，I12，I21，I22，In1，
In2，IOUT……電流、51……デコーダ、52,62……演算増
幅器。
Claims (1)
- 【請求項１】抵抗値Ｒの抵抗と抵抗値ｒの常にオン状態
のMOSスイッチが直列接続してなる第１の抵抗手段が第
１の基準電圧点と第１の回路接続点間に複数直列接続さ
れ、抵抗値ｒの常にオン状態のMOSスイッチの両端にそ
れぞれ抵抗値Ｒの抵抗が直列接続してなる複数の第２の
抵抗手段の一端が前記第１の抵抗手段の各接続点に接続
され、前記第２の抵抗手段の他端が抵抗値ｒの第１のス
イッチを介して前記第１の回路接続点に接続されると共
に抵抗値ｒの第２のスイッチを介して第２の回路接続点
に接続され、前記第１の回路接続点と第２の基準電圧点
とに接続された正転入力端子と前記第２の回路接続点に
接続された反転入力端子とを持つ増幅器と、前記増幅器
の出力端と反転入力端子の間に接続された抵抗値Ｒと抵
抗値ｒとの和の抵抗値を持つ第３の抵抗手段と、入力デ
ジタル信号に応じて前記第１及び第２のスイッチを駆動
するスイッチ駆動回路とを有することを特徴とするＡ−
Ｄ変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164013A JPH0734542B2 (ja) | 1988-06-29 | 1988-06-29 | Ｄ−ａ変換回路 |
| EP89111713A EP0348918B1 (en) | 1988-06-29 | 1989-06-27 | D/A converter |
| DE68926184T DE68926184T2 (de) | 1988-06-29 | 1989-06-27 | DA-Wandler |
| US07/372,710 US5119095A (en) | 1988-06-29 | 1989-06-28 | D/a converter for minimizing nonlinear error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164013A JPH0734542B2 (ja) | 1988-06-29 | 1988-06-29 | Ｄ−ａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0213014A JPH0213014A (ja) | 1990-01-17 |
| JPH0734542B2 true JPH0734542B2 (ja) | 1995-04-12 |
Family
ID=15785119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63164013A Expired - Lifetime JPH0734542B2 (ja) | 1988-06-29 | 1988-06-29 | Ｄ−ａ変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5119095A (ja) |
| EP (1) | EP0348918B1 (ja) |
| JP (1) | JPH0734542B2 (ja) |
| DE (1) | DE68926184T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212484A (en) * | 1990-03-05 | 1993-05-18 | Thinking Machines Corporation | Digital to analog converter system employing plural digital to analog converters which is insensitive to resistance variations |
| US5402126A (en) * | 1993-04-30 | 1995-03-28 | Texas Instruments Incorporated | Method and apparatus for digital to analog conversion using gaas HI2 L |
| JP3551200B2 (ja) * | 1993-12-27 | 2004-08-04 | 株式会社ルネサステクノロジ | デジタル／アナログ変換回路 |
| US5684481A (en) * | 1994-03-18 | 1997-11-04 | Analog Devices | Rail-to-rail DAC drive circuit |
| USRE38083E1 (en) * | 1994-03-18 | 2003-04-22 | Analog Devices, Inc. | Rail-to-rail DAC drive circuit |
| US5781140A (en) * | 1996-04-18 | 1998-07-14 | Industrial Technology Research Institute | Two-segment ladder circuit and digital-to-analog converter |
| JP3497708B2 (ja) * | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
| JP2003224477A (ja) | 2002-01-28 | 2003-08-08 | Sharp Corp | Ｄ／ａコンバータ回路およびそれを備えた携帯端末装置ならびにオーディオ装置 |
| CA2489506A1 (en) | 2002-06-19 | 2003-12-31 | Palomar Medical Technologies, Inc. | Method and apparatus for treatment of cutaneous and subcutaneous conditions |
| US6633246B1 (en) * | 2002-10-16 | 2003-10-14 | Analog Devices, Inc. | Converter circuit with reduced area switch compensation resistance |
| KR100553681B1 (ko) * | 2003-03-06 | 2006-02-24 | 삼성전자주식회사 | 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치 |
| US6937178B1 (en) | 2003-05-15 | 2005-08-30 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
| JP2008022301A (ja) * | 2006-07-13 | 2008-01-31 | Sony Corp | Ｄ／ａ変換器 |
| US7880531B2 (en) * | 2008-01-23 | 2011-02-01 | Micron Technology, Inc. | System, apparatus, and method for selectable voltage regulation |
| JP6767732B2 (ja) * | 2015-03-30 | 2020-10-14 | ラピスセミコンダクタ株式会社 | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 |
| US10128864B2 (en) * | 2016-01-15 | 2018-11-13 | Psemi Corporation | Non-linear converter to linearize the non-linear output of measurement devices |
| CN106464222B (zh) * | 2016-08-24 | 2019-07-16 | 香港应用科技研究院有限公司 | 可编程增益放大器pga和可编程电阻器网络电路 |
| US9966913B2 (en) * | 2016-08-24 | 2018-05-08 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division |
| KR102627248B1 (ko) | 2018-02-26 | 2024-01-19 | 싸이노슈어, 엘엘씨 | Q-스위치드 캐비티 덤핑 서브 나노초 레이저 |
| CN110557123A (zh) * | 2018-06-04 | 2019-12-10 | 恩智浦美国有限公司 | 分段式电阻型数模转换器 |
| CN110572159A (zh) * | 2019-08-28 | 2019-12-13 | 歌尔股份有限公司 | 一种r-2r梯形网络架构的数模转换器 |
| CN112583410A (zh) | 2019-09-27 | 2021-03-30 | 恩智浦美国有限公司 | 分段式数模转换器 |
| CN113541653A (zh) * | 2021-07-27 | 2021-10-22 | 温州大学 | 基于传输线反射原理的纳秒级陡边沿脉冲信号发生器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267550A (en) * | 1980-01-25 | 1981-05-12 | National Semiconductor Corporation | Digital to analog conversion circuit including compensation FET'S |
| EP0053193B1 (de) * | 1980-11-27 | 1985-04-17 | Deutsche ITT Industries GmbH | Monolithisch integrierbares R-2R-Netzwerk |
| DE3145889A1 (de) * | 1981-11-19 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer digital/analog-wandler |
| US4631522A (en) * | 1985-04-12 | 1986-12-23 | Audio Precision, Inc. | Method and circuit for compensation of a multiplying digital-to-analog converter |
| JPS6373718A (ja) * | 1986-09-16 | 1988-04-04 | Toshiba Corp | Ｒ−２ｒ型ｄ／ａコンバ−タ回路 |
| JPS6442924A (en) * | 1987-08-10 | 1989-02-15 | Fujitsu Ltd | Digital/analog converter |
| US4843394A (en) * | 1988-01-21 | 1989-06-27 | Advanced Micro Devices, Inc. | Digital-to-analog converter with no offset-induced errors |
-
1988
- 1988-06-29 JP JP63164013A patent/JPH0734542B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-27 DE DE68926184T patent/DE68926184T2/de not_active Expired - Fee Related
- 1989-06-27 EP EP89111713A patent/EP0348918B1/en not_active Expired - Lifetime
- 1989-06-28 US US07/372,710 patent/US5119095A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5119095A (en) | 1992-06-02 |
| JPH0213014A (ja) | 1990-01-17 |
| EP0348918B1 (en) | 1996-04-10 |
| DE68926184D1 (de) | 1996-05-15 |
| DE68926184T2 (de) | 1996-11-28 |
| EP0348918A3 (en) | 1992-10-21 |
| EP0348918A2 (en) | 1990-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0734542B2 (ja) | Ｄ−ａ変換回路 | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| EP1031186A1 (en) | R/2r ladder circuit and method for digital-to-analog converter | |
| EP0325378B1 (en) | Digital-to-analog converter | |
| JPH1028056A (ja) | Ｄ／ａコンバータ | |
| JP3528958B2 (ja) | 電流加算型ｄａ変換器 | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| US4034366A (en) | Analog-to-digital converter with controlled ladder network | |
| JPH06104761A (ja) | 符号−絶対値形ｄ／ａコンバータ及びその動作方法 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| JP3292070B2 (ja) | Ｄ／ａ変換器 | |
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JPH10215179A (ja) | Ｄ／ａコンバータ | |
| JPH11261420A (ja) | ディジタル／アナログ変換器 | |
| JP3125116B2 (ja) | Ａｄコンバータ | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JP2000151407A (ja) | Ｄａ変換回路 | |
| JPH0432575B2 (ja) | ||
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| JPH1188178A (ja) | ディジタル／アナログ変換器 |