CN110572159A - 一种r-2r梯形网络架构的数模转换器 - Google Patents
一种r-2r梯形网络架构的数模转换器 Download PDFInfo
- Publication number
- CN110572159A CN110572159A CN201910804372.2A CN201910804372A CN110572159A CN 110572159 A CN110572159 A CN 110572159A CN 201910804372 A CN201910804372 A CN 201910804372A CN 110572159 A CN110572159 A CN 110572159A
- Authority
- CN
- China
- Prior art keywords
- switch
- resistor
- bit
- resistance
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种R‑2R梯形网络架构的数模转换器，该数模转换器为由串联的第一开关和第一电阻、与串联的第二开关和第二电阻组成的R‑2R梯形网络结构，数模转换器的每一位串联的第一开关的导通阻抗与第一电阻的阻抗之和，为第二开关的导通阻抗与第二电阻的阻抗之和的一半，以使经过每一位支路的电流为经过相邻的高一位支路的电流的一半。
Description
技术领域
本发明涉及电路设计技术领域，更具体地，涉及一种R-2R梯形网络架构的数模转换器。
背景技术
在今日的通讯、计算机系统、电子产品及高画质电视的应用中，高速数字模拟转换器(Digital to Analog converter，DAC)有着非常重要的功能及地位，它的功能是将数字编码精准地转换为模拟讯号，其性能往往决定了终端商品的优劣。
DAC有很多不同种类的架构，其中R-2R阶梯网络架构的数字模拟转换器是很常见且简单的一种架构。但是，传统R-2R阶梯网络架构的数字模拟转换器存在一个很大的缺点，就是开关的导通阻抗要随着位数的增加而减少，每增加一位需减少原本一半阻抗，以维持R-2R阶梯网络架构的电阻比例。而在集成电路的制作上，开关通常使用NMOS管来制作，而如果使得开关的导通阻抗减半，就必须将并联的NMOS管的数量加倍。
图1a为现有的9位的R-2R阶梯网络架构的数模转换器的电路示意图，图1b为图1a中数模转换器的等效电路示意图，图1a中的M表示对应位并联的NMOS管的数量。图1a和图1b中所标识的R和2R为对应电阻的阻抗，b0～b8分别为9位数字信号的输入位，r为每个NMOS管的导通阻抗，VIN为数模转换器的电源端，VDD为数模转换器的参考电压输入端，IOUT为数模转换器的电流输出端。
根据图1a和图1b可以看出，在9位的R-2R阶梯网络架构的数模转换器中总共需要256颗NMOS管，来维持R-2R阶梯网络架构的电阻比例。
如果数字模拟转换器中的NMOS的数量太多，不仅会使得电路面积变大，还会导致其寄生电容非常大，对于开关切换时的瞬时响应会有非常大的RC时间常数，导致整个电路的操作速度将严重降低，并且会有大的噪声(glitch)产生，影响电路的动态效能。此外，随着R-2R阶梯网络架构位数的增加，NMOS管的数量也必须一直以2的次方倍增，使每位的NMOS管的开关匹配越来越难实现，让制程偏移造成的不匹配的问题越来越严重，使得DNL(Differential Nonlinearity，差分非线性)变差。
发明内容
本发明实施例的一个目的是提供一种R-2R梯形网络架构的数模转换器的新的技术方案。
根据本发明的第一方面，提供了一种R-2R梯形网络架构的数模转换器，所述数模转换器为由串联的第一开关和第一电阻、与串联的第二开关和第二电阻组成的R-2R梯形网络结构，所述数模转换器的每一位串联的第一开关的导通阻抗与第一电阻的阻抗之和，为第二开关的导通阻抗与第二电阻的阻抗之和的一半，以使经过每一位支路的电流为经过相邻的高一位支路的电流的一半。
可选的，所述R-2R梯形网络结构中，每一位的第二开关和第二电阻的串联支路与相邻的低一位的支路并联。
可选的，所述第一电阻的阻抗是所述第二电阻的阻抗的一半，且所述第一开关的导通阻抗为所述第二开关的导通阻抗的一半。
可选的，所述R-2R梯形网络结构中还包括由第三开关和第三电阻组成的串联支路，所述串联支路与最低位的第二开关和第二电阻并联连接，其中，所述第三开关的导通阻抗和所述第三电阻的阻抗之和，与最低位的第二开关的导通阻抗和第二电阻的阻抗之和相等。
可选的，所述第三电阻的阻抗和最低位的第二电阻的阻抗相等，所述第三开关的阻抗和最低位的第二开关的阻抗相等。
可选的，所述第一开关的控制端、及所述第三开关的控制端均与所述数模转换器的基准电压输入端连接。
可选的，每一位的第二开关均包括相同数量个并联连接的NMOS管。
可选的，每一位的第二开关中，并联连接的NMOS管的数量为2。
可选的，每一位的第一开关包括对应数量个并联连接的NMOS管。
可选的，所述数模转换器为9位，低5位的第一开关均包括4个并联连接的NMOS管；第6位的第一开关包括6个并联连接的NMOS管；第7位的第一开关包括8个并联连接的NMOS管；第8位的第一开关包括12个并联连接的NMOS管。
本发明的一个有益效果在于，在本发明的实施例中，使得每一位串联的第一开关的导通阻抗与第一电阻的阻抗之和，为第二开关的导通阻抗与第二电阻的阻抗之和的一半，以使经过每一位支路的电流为经过相邻的高一位支路的电流的一半，可以保证R-2R梯形网络架构的规则不被破坏，而且，可以在数模转换器的位数过多时，减小电路面积。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1a为现有的9位的R-2R阶梯网络架构的数模转换器的电路示意图；
图1b为图1a中数模转换器的等效电路示意图；
图2为根据本发明实施例的R-2R梯形网络架构的数模转换器的电路示意图；
图3为根据本发明实施例的9位R-2R梯形网络架构的数模转换器的电路示意图；
图4为图3中数模转换器的等效电路示意图；
图5为图1a中的数模转换器中电流输出的模拟波形图；
图6为图3中的数模转换器中电流输出的模拟波形图；
图7为图1a中的数模转换器的DNL计算结果示意图；
图8为图3中的数模转换器的DNL计算结果示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2为本发明一个实施例的R-2R梯形网络架构的数模转换器的电路原理图。
根据图2所示，该R-2R梯形网络架构的数模转换器可以是N位，其中，N为任意正整数。
该数模转换器为由串联的第一开关S1i和第一电阻R1i、与串联的第二开关S2i和第二电阻R2i组成的R-2R梯形网络结构，其中，i∈[1，N]。
在该R-2R梯形网络架构的数模转换器中，每一位串联的第一开关S1i的导通阻抗与第一电阻R1i的阻抗之和，为第二开关S2i的导通阻抗与第二电阻R2i的阻抗之和的一半，以使经过每一位支路的电流为经过相邻的高一位支路的电流的一半。
在一个实施例中，对于R-2R梯形网络架构的数模转换器的第i(i∈[1，N])位，第一开关S1i的导通阻抗的阻抗为r11，第一电阻R1i的阻抗为r12，第二开关S2i的导通阻抗为r21，第二电阻R2i的阻抗为r22，那么，第一开关S1i的导通阻抗与第一电阻R1i的阻抗之和为r11+r12，为第二开关S2i的导通阻抗与第二电阻R2i的阻抗之和为r21+r22，且2*(r11+r12)＝r21+r22。
例如，对于第3位，第一开关S13的导通阻抗的阻抗与第一电阻R13的阻抗之和r11+r12，为第二开关S23的导通阻抗与第二电阻R23的阻抗之和r21+r22的一半。
在本实施例中，经过第i位支路的电流Ii具体为经过第i位的第一开关S1i和第一电阻R1i的电流，经过与第i位相邻的高一位支路的电流，即经过第i+1位支路的电流Ii+1，具体为经过第i+1位第一开关S1i+1和第一电阻R1i+1的电流，其中，2*Ii＝Ii+1。
在本实施例中，经过第i位支路中第二开关S2i和第二电阻R2i的电流，与经过第i-1位支路中第一开关S1i-1和第一电阻R1i-1的电流相等。
最高位的支路，即第N位支路中，仅包含第二开关S2N和第二电阻R2N，因此，需调整第二开关S2N和第二电阻R2N的阻抗，使得经过第N位支路中第二开关S2N和第二电阻R2N的电流，与经过第N-1位支路中第一开关S1N-1和第一电阻R1N-1的电流相等。
在一个实施例中，第一开关和第二开关均可以是由单个或多个并联连接的NMOS管提供。
那么，在本发明的实施例中，使得每一位串联的第一开关的导通阻抗与第一电阻的阻抗之和，为第二开关的导通阻抗与第二电阻的阻抗之和的一半，以使经过每一位支路的电流为经过相邻的高一位支路的电流的一半，可以保证R-2R梯形网络架构的规则不被破坏，而且，可以在数模转换器的位数过多时，减小电路面积。此外，本发明至少一个实施例中的数模转换器还可以降低噪声，保证每一位的NMOS管的开关匹配更为容易。此外，由于电路中NMOS管的数量较少，可以减少其寄生电容，提高数模转换器的操作速度。
另外，由于每个开关(包括第一开关、第二开关和第三开关)中所包含的NMOS管数量较少，可以获得比较好的匹配，所以，本实施例的R-2R梯形网络架构的数模转换器的DNL(Differential Nonlinearity,差分非线性)也可以得到改善，进而能提供更好的分辨率。
在一个实施例中，R-2R梯形网络结构中，每一位的第二开关和第二电阻的串联支路与相邻的低一位的支路并联。
在本实施例中，第i位支路包括第一开关S1i、第一电阻R1i、第二开关S2i和第二电阻R2i，与第i位相邻的低一位的支路即为第i-1位支路，包括第一开关S1i-1、第一电阻R1i-1、第二开关S2i-1和第二电阻R2i-1，第i位支路中串联连接的第二开关S2i和第二电阻R2i，与第i-1位支路中的第一开关S1i-1、第一电阻R1i-1、第二开关S2i-1和第二电阻R2i-1并联连接，具体可以如图2所示。
在一个实施例中，对于每一位，第一电阻的阻抗是第二电阻的阻抗的一半，第一开关的导通阻抗是第二开关的导通阻抗的一半。
例如，对于R-2R梯形网络架构的数模转换器的第i(i∈[1，N])位，第一开关S1i的导通阻抗的阻抗为r11，第一电阻R1i的阻抗为r12，第二开关S2i的导通阻抗为r21，第二电阻R2i的阻抗为r22，那么，2*r11＝r21，2*r12＝r22。
在一个实施例中，R-2R梯形网络架构的数模转换器中每一位的第一开关S1i的导通阻抗的阻抗相等，第一电阻R1i的阻抗相等，第二开关S2i的导通阻抗相等，第二电阻R2i的阻抗也相等。
在一个实施例中，如图2所示，R-2R梯形网络结构中还包括由第三开关S3和第三电阻R3组成的串联支路，该串联支路与最低位(即第1位)的第二开关S21和第二电阻R21并联连接。其中，第三开关S3的导通阻抗r31与第三电阻R3的阻抗r32之和，与第1位的第二开关S21的导通阻抗r21和第二电阻R21的阻抗r22之和相等，即r31+r32＝r21+r22。
在本实施例中，在每一位的第一开关S1i的导通阻抗的阻抗相等，第一电阻R1i的阻抗相等，第二开关S2i的导通阻抗相等，第二电阻R2i的阻抗也相等的情况下，通过与第1位第二开关S21和第二电阻R21并联连接的第三开关S3和第三电阻R3，来使得经过第1位支路的电流I1为经过第2位支路的电流I2的一半，以保证R-2R梯形网络结构的规则不被破坏。
在一个实施例中，第三开关S3的导通阻抗r31与第1位的第二开关S21的导通阻抗r21相等，即r31＝r21。第三电阻R3的阻抗r32与第1位的第二电阻R21的阻抗r22相等，即r32＝r22。
在一个实施例中，R-2R梯形网络架构的数模转换器中每一位的第一开关的控制端、及第三开关S3的控制端均与数模转换器的基准电压输入端VDD连接。
该基准电压输入端可以为第一开关和第三开关提供用于控制其导通的控制电压，使得数模转换器在正常工作的情况下，所有的第一开关和第三开关均导通。
在一个实施例中，R-2R梯形网络架构的数模转换器中每一位的第二开关均包括相同数量个并联连接的NMOS管。
在一个实施例中，每一位的第二开关中，并联连接的NMOS管的数量可以但不限于为2。
在一个实施例中，每一位的第一开关包括对应数量个并联连接的NMOS管。
在本实施例中，不同位的第一开关所包含的NMOS管的数量可以相等，也可以不等。
例如，数模转换器为9位，其结构可以是如图3所示。该9位的数模转换器中，每一位的第二开关包括2个并联连接的NMOS管，第三开关S3包括2个并联连接的NMOS管，每个第二开关和第三开关的控制端均与基准电压输入端VDD连接。每一位的第二电阻的阻抗和第三电阻的阻抗相等，均为r22，每一位的第一电阻的阻抗为r11＝1/2*r22。
低5位的第一开关均包括4个并联连接的NMOS管；第6位的第一开关包括6个并联连接的NMOS管；第7位的第一开关包括8个并联连接的NMOS管；第8位的第一开关包括12个并联连接的NMOS管。
在本实施例中，低5位的第一开关中所包含的每个NMOS管与第二开关中所包含的每个NMOS管的导通阻抗相等。
在如图3所示的数模转换器中，由于第8位支路和第9位支路均连接在数模转换器的电源端VIN连接，使得第6位支路、第7位支路、第8位支路越来越靠近输入电源端VIN，因此，NMOS管的本体效应越来越严重，最严重的是第8位支路的第一开关中的NMOS管，其次是第7位支路的第一开关中的NMOS管，再其次是第6位支路的第一开关中的NMOS管。本体效应会影响NMOS管的等效阻抗值，本体效应越严重者其等效阻抗会比较大。因此第8位支路的第一开关中可以为12颗并联连接的NMOS管、第7位支路的第一开关中可以为8颗并联连接的NMOS管、第6位支路的第一开关中可以为6颗并联连接的NMOS管，才能均使第一开关的导通阻抗为r11。而低5位支路的第一开关中NMOS管的本体效应的影响很小，可以忽略不计，因此，低5位支路的第一开关中可以均包含4个并联连接的NMOS管。
图4为图3中数模转换器的等效电路图。如图4所示，在该9位的数模转换器中，每一位的第一开关的导通阻抗为r11，第二开关的导通阻抗为r21，第三开关的导通阻抗为r21。
图5为图1a中的数模转换器中电流输出的模拟波形图，从图中可以看出，数模转换器在255bit与256bit的切换过程发生最差的噪声(glitch)状况，原因是从011111111切换到100000000之过程涉及最多NMOS管同时动作。
图6为图3中的数模转换器中电流输出的模拟波形图，从图中可以看出，噪声(glitch)问题可以得到明显改善。
综上，在本发明的至少一个实施例中，该数模转换器可以降低噪声振幅及持续时间。
图7为图1a中的数模转换器的DNL计算结果示意图，从图中可以看出，数模转换器在255bit与256bit的切换过程发生最差的DNL＝0.1LSB。
图8为图3中的数模转换器的DNL计算结果示意图，从图中可以看出，最差的DNL也可以获得改善至0.08LSB。
综上，在本发明的至少一个实施例中，由于每个开关(包括第一开关、第二开关和第三开关)中所包含的NMOS管数量较少，可以获得比较好的匹配，所以，本实施例的R-2R梯形网络架构的数模转换器的DNL(Differential Nonlinearity,差分非线性)也可以得到改善，进而能提供更好的分辨率。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。
Claims (10)
1.一种R-2R梯形网络架构的数模转换器，其特征在于，所述数模转换器为由串联的第一开关和第一电阻、与串联的第二开关和第二电阻组成的R-2R梯形网络结构，所述数模转换器的每一位串联的第一开关的导通阻抗与第一电阻的阻抗之和，为第二开关的导通阻抗与第二电阻的阻抗之和的一半，以使经过每一位支路的电流为经过相邻的高一位支路的电流的一半。
2.根据权利要求1所述的数模转换器，其特征在于，所述R-2R梯形网络结构中，每一位的第二开关和第二电阻的串联支路与相邻的低一位的支路并联。
3.根据权利要求1所述的数模转换器，其特征在于，所述第一电阻的阻抗是所述第二电阻的阻抗的一半，且所述第一开关的导通阻抗为所述第二开关的导通阻抗的一半。
4.根据权利要求3所述的数模转换器，其特征在于，所述R-2R梯形网络结构中还包括由第三开关和第三电阻组成的串联支路，所述串联支路与最低位的第二开关和第二电阻并联连接，其中，所述第三开关的导通阻抗和所述第三电阻的阻抗之和，与最低位的第二开关的导通阻抗和第二电阻的阻抗之和相等。
5.根据权利要求4所述的数模转换器，其特征在于，所述第三电阻的阻抗和最低位的第二电阻的阻抗相等，所述第三开关的阻抗和最低位的第二开关的阻抗相等。
6.根据权利要求4所述的数模转换器，其特征在于，所述第一开关的控制端、及所述第三开关的控制端均与所述数模转换器的基准电压输入端连接。
7.根据权利要求3所述的数模转换器，其特征在于，每一位的第二开关均包括相同数量个并联连接的NMOS管。
8.根据权利要求7所述的数模转换器，其特征在于，每一位的第二开关中，并联连接的NMOS管的数量为2。
9.根据权利要求3所述的数模转换器，其特征在于，每一位的第一开关包括对应数量个并联连接的NMOS管。
10.根据权利要求9所述的数模转换器，其特征在于，所述数模转换器为9位，低5位的第一开关均包括4个并联连接的NMOS管；第6位的第一开关包括6个并联连接的NMOS管；第7位的第一开关包括8个并联连接的NMOS管；第8位的第一开关包括12个并联连接的NMOS管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910804372.2A CN110572159A (zh) | 2019-08-28 | 2019-08-28 | 一种r-2r梯形网络架构的数模转换器 |
| PCT/CN2020/103912 WO2021036610A1 (zh) | 2019-08-28 | 2020-07-24 | 一种r-2r梯形网络架构的数模转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910804372.2A CN110572159A (zh) | 2019-08-28 | 2019-08-28 | 一种r-2r梯形网络架构的数模转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110572159A true CN110572159A (zh) | 2019-12-13 |
Family
ID=68776642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910804372.2A Pending CN110572159A (zh) | 2019-08-28 | 2019-08-28 | 一种r-2r梯形网络架构的数模转换器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110572159A (zh) |
| WO (1) | WO2021036610A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021036610A1 (zh) * | 2019-08-28 | 2021-03-04 | 潍坊歌尔微电子有限公司 | 一种r-2r梯形网络架构的数模转换器 |
| CN114337676A (zh) * | 2021-12-14 | 2022-04-12 | 山东芯慧微电子科技有限公司 | 一种精简结构的iDAC电路 |
| CN115694483A (zh) * | 2022-10-17 | 2023-02-03 | 电子科技大学 | 电阻网络、低温数模转换器电路、芯片及相关装置 |
| WO2024060781A1 (zh) * | 2022-09-23 | 2024-03-28 | 圣邦微电子（北京）股份有限公司 | R-2r梯形电阻网络架构的数模转换电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138725A (ja) * | 1990-09-28 | 1992-05-13 | Fujitsu Ltd | デジタル―アナログ変換装置 |
| US5119095A (en) * | 1988-06-29 | 1992-06-02 | Nec Corporation | D/a converter for minimizing nonlinear error |
| US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
| CN101102113A (zh) * | 2007-08-15 | 2008-01-09 | 西安龙腾微电子科技发展有限公司 | 薄膜晶体管型液晶显示屏源驱动芯片的多阈值数模转换器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267550A (en) * | 1980-01-25 | 1981-05-12 | National Semiconductor Corporation | Digital to analog conversion circuit including compensation FET'S |
| US7129878B1 (en) * | 2005-06-16 | 2006-10-31 | Beyond Innovation Technology Co., Ltd | Digital to analog converter |
| CN109672445B (zh) * | 2018-12-22 | 2023-06-27 | 成都华微科技有限公司 | R-2r电阻网络低面积高线性度开关阵列 |
| CN110572159A (zh) * | 2019-08-28 | 2019-12-13 | 歌尔股份有限公司 | 一种r-2r梯形网络架构的数模转换器 |
-
2019
- 2019-08-28 CN CN201910804372.2A patent/CN110572159A/zh active Pending
-
2020
- 2020-07-24 WO PCT/CN2020/103912 patent/WO2021036610A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5119095A (en) * | 1988-06-29 | 1992-06-02 | Nec Corporation | D/a converter for minimizing nonlinear error |
| JPH04138725A (ja) * | 1990-09-28 | 1992-05-13 | Fujitsu Ltd | デジタル―アナログ変換装置 |
| US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
| CN101102113A (zh) * | 2007-08-15 | 2008-01-09 | 西安龙腾微电子科技发展有限公司 | 薄膜晶体管型液晶显示屏源驱动芯片的多阈值数模转换器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021036610A1 (zh) * | 2019-08-28 | 2021-03-04 | 潍坊歌尔微电子有限公司 | 一种r-2r梯形网络架构的数模转换器 |
| CN114337676A (zh) * | 2021-12-14 | 2022-04-12 | 山东芯慧微电子科技有限公司 | 一种精简结构的iDAC电路 |
| CN114337676B (zh) * | 2021-12-14 | 2024-05-17 | 山东芯慧微电子科技有限公司 | 一种精简结构的iDAC电路 |
| WO2024060781A1 (zh) * | 2022-09-23 | 2024-03-28 | 圣邦微电子（北京）股份有限公司 | R-2r梯形电阻网络架构的数模转换电路 |
| CN115694483A (zh) * | 2022-10-17 | 2023-02-03 | 电子科技大学 | 电阻网络、低温数模转换器电路、芯片及相关装置 |
| CN115694483B (zh) * | 2022-10-17 | 2024-03-29 | 电子科技大学 | 电阻网络、低温数模转换器电路、芯片及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021036610A1 (zh) | 2021-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110572159A (zh) | 一种r-2r梯形网络架构的数模转换器 | |
| US7042381B1 (en) | Delay equalized Z/2Z ladder for digital to analog conversion | |
| US6914547B1 (en) | Triple resistor string DAC architecture | |
| US7375670B1 (en) | Digital-to-analog converter | |
| US5808576A (en) | Resistor string digital-to-analog converter | |
| US7372387B2 (en) | Digital-to-analog converter with triode region transistors in resistor/switch network | |
| WO2013165976A2 (en) | Segmented digital-to-analog converter having weighted current sources | |
| US11303294B2 (en) | Digital to analog converters | |
| US8937568B2 (en) | D/A converter | |
| US7129878B1 (en) | Digital to analog converter | |
| US5933107A (en) | Method and device to provide a high-performance digital-to-analog conversion architecture | |
| US10938401B1 (en) | Analog-to-digital converter, resistive digital-to-analog converter circuit, and method of operating an analog-to-digital converter | |
| US11025266B2 (en) | Digital-to-analog converter, conversion circuit and display device | |
| US9866236B1 (en) | Appapatus and method for fast conversion, compact, ultra low power, wide supply range auxiliary digital to analog converters | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US7132970B2 (en) | Delay equalized Z/2Z ladder for digital to analog conversion | |
| Wang et al. | An 8 GSps 14 bit RF DAC with IM3<− 62 dBc up to 3.6 GHz | |
| CN115514364A (zh) | R-2r梯形电阻网络架构的数模转换电路 | |
| US8223054B2 (en) | Digital-analog converter | |
| US20200259499A1 (en) | Circuit technique to improve spur-free dynamic range of a digital to analog converter | |
| CN115514365A (zh) | R-2r梯形电阻网络架构的数模转换电路 | |
| US20230317323A1 (en) | Digital resistor having low area and improved linearity | |
| JP2000138586A (ja) | 抵抗ストリング型ｄ／ａ変換器 | |
| US10630303B1 (en) | Digital-to-analog conversion device and compensation circuit | |
| Lasrado | Performance Comparison of DAC’s using 45 nm Technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200605 Address after: 261061 building 10, Geer phase II Industrial Park, No. 102, Ronghua Road, Ronghua community, Xincheng street, high tech Zone, Weifang City, Shandong Province Applicant after: Weifang goer Microelectronics Co.,Ltd. Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Applicant before: GOERTEK Inc. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191213 |
|
| RJ01 | Rejection of invention patent application after publication |