JP3551200B2 - デジタル／アナログ変換回路 - Google Patents
デジタル／アナログ変換回路 Download PDFInfo
- Publication number
- JP3551200B2 JP3551200B2 JP33070593A JP33070593A JP3551200B2 JP 3551200 B2 JP3551200 B2 JP 3551200B2 JP 33070593 A JP33070593 A JP 33070593A JP 33070593 A JP33070593 A JP 33070593A JP 3551200 B2 JP3551200 B2 JP 3551200B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- output
- resistor
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/72—Sequential conversion in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はＲ−２Ｒ型のデジタル／アナログ変換回路に関し、更に詳述すればデジタル信号を変換して得られるアナログ信号の出力，非出力を可能にし、デジタル／アナログ変換特性に、非出力機能を備えたことに起因する非直線範囲が生じることがないデジタル／アナログ変換回路を提案するものである。
【０００２】
【従来の技術】
図６は従来のＲ−２Ｒ型のデジタル／アナログ変換回路を内蔵し、アナログ信号を外部へ出力、非出力にできるようにしているワンチップマイクロコンピュータの構成を示すブロック図である。ワンチップマイクロコンピュータ１には信号入出力兼用端子２を設けている。そしてワンチップマイクロコンピュータ１内には、ＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ（デジタル／アナログ） 変換器選択レジスタ７、デジタル／アナログ変換回路８、スイッチ回路９、デジタル信号入出力ポート１０及びバス１１を内蔵している。
【０００３】
ＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ 変換器選択レジスタ７及びデジタル信号入出力ポート１０はバス１１により接続されている。Ｄ／Ａ 変換器選択レジスタ７のデータはスイッチ回路９及びデジタル信号入出力ポート１０へ与えられる。データレジスタ６のデジタルデータはデジタル／アナログ変換回路８へ入力され、デジタル／アナログ変換したアナログ信号はスイッチ回路９を介して信号入出力兼用端子２へ出力される。信号入出力兼用端子２へ外部から入力されたデジタル信号はデジタル信号入出力ポート１０へ入力されるようになっている。
【０００４】
このワンチップマイクロコンピュータ１は、Ｄ／Ａ 変換器選択レジスタ７のデータによりスイッチ回路９を導通させると、デジタル／アナログ変換回路８でデジタル／アナログ変換したアナログ信号を信号入出力兼用端子２へ出力でき、スイッチ回路９を非導通にすると、外部から信号入出力兼用端子２へデジタル信号を入力した場合に、そのデジタル信号をデジタル信号入出力ポート１０へ入力できる。またデジタル信号入出力ポート１０から信号入出力兼用端子２へデジタル信号を出力できる。
【０００５】
図７はデジタル／アナログ変換回路８及びスイッチ回路９の構成を示すブロック図である。なお、図中のカッコ内は抵抗値を示している。デジタル信号ＤＴ（ＭＳＢ〜ＬＳＢ）が入力される出力抵抗ｒの非反転バッファＢ１ ，Ｂ２ …Ｂｎ の出力側は、夫々の抵抗値が２Ｒ−ｒの抵抗Ｄ１ ，Ｄ２ …Ｄｎ の一端子と接続される。抵抗Ｄ１ の他端子は、夫々の抵抗値がＲの抵抗Ｅ１ ，Ｅ２ …及び抵抗値が２Ｒの抵抗Ｅｎ の直列回路を介して接地される。抵抗Ｄ２ の他端子は抵抗Ｅ１ とＥ２ との接続部と接続され、抵抗Ｄｎ の他端子は抵抗Ｅｎ の接地していない側の一端子と接続される。
【０００６】
また抵抗Ｄ１ と抵抗Ｅ１ との接続部は、ＰチャネルＭＯＳ トランジスタＱＰ とＮチャネルＭＯＳ トランジスタＱＮ との並列回路の一側端子と接続される。ＭＯＳ トランジスタＱＰ とＭＯＳ トランジスタＱＮ との並列回路の他側端子からアナログ信号ＡＮが出力される。ＭＯＳ トランジスタＱＰ ，ＱＮ をオン， オフ制御するオン， オフ制御信号ＳＣ は、ＭＯＳ トランジスタＱＮ のゲートへ入力され、インバータＩＶを介してＭＯＳ トランジスタＱＰ のゲートへ入力される。
【０００７】
図８は非反転バッファＢ１ ，Ｂ２ …Ｂｎ 夫々の構成を示すブロック図である。デジタル信号ＤＴが入力されるインバータＩＶＢ の出力側は、ＰチャネルＭＯＳ トランジスタＱＰＢ及びＮチャネルＭＯＳ トランジスタＱＮＢの各ゲートと接続される。ＭＯＳ トランジスタＱＰＢとＮチャネルＭＯＳ トランジスタＱＮＢとが直列接続された、その直列回路の一端側には電源電圧ＶＤ が与えられ、他端側には接地電位ＶＳ が与えられる。ＭＯＳ トランジスタＱＰＢとＱＮＢとの接続部からデジタル信号が出力される。
【０００８】
次にこのデジタル／アナログ変換回路８及びスイッチ回路９の動作を説明する。デジタル信号ＤＴが非反転バッファＢ１ ，Ｂ２ …Ｂｎ へ入力されると、デジタル信号ＤＴが例えばＨレベル （Ｌレベル） であると図８に示すインバータＩＶＢ の出力がＬレベル（Ｈレベル）になり、ＭＯＳ トランジスタＱＰＢ（ＱＮＢ）がオンして電源電圧ＶＤ （接地電位ＶＳ ）、つまりＨレベル（Ｌレベル）のデジタル信号を出力する。そしてデジタル信号ＤＴに応じて非反転バッファＢ１ ，Ｂ２ …Ｂｎ から出力されるデジタル信号を抵抗Ｄ１ ，Ｄ２ …Ｄｎ 及び抵抗Ｅ１ ，Ｅ２ …Ｅｎ からなる抵抗群へ与えて、デジタル信号をアナログ信号に変換する。ｎビットのデジタル／アナログ変換回路では、０，ＶＤ ／２ｎ ，…｛（２ｎ −１）ＶＤ ｝／２ｎ の２ｎ 種類の電圧レベルのアナログ信号が得られる。
【０００９】
そして、デジタル／アナログ変換回路をデジタル／アナログ変換動作させているときはオン，オフ制御信号ＳＣ をＨレベルにする。反対にデジタル／アナログ変換動作をさせていないときはオン，オフ制御信号ＳＣ をＬレベルにするとともに非反転バッファＢ１ ，Ｂ２ …Ｂｎ の入力を全てＬレベルにする。これにより、オン，オフ制御信号ＳＣ がＨレベルのときに、デジタル信号をアナログ変換して得たアナログ信号ＡＮをスイッチ回路９から出力し、オン，オフ制御信号ＳＣ がＬレベルのときには、アナログ信号ＡＮをスイッチ回路９から出力しない。
【００１０】
【発明が解決しようとする課題】
ところで、デジタル／アナログ変換回路８でデジタル／アナログ変換されて、スイッチ回路９から出力されたアナログ信号ＡＮを図７に示すように負荷抵抗Ｌへ与える場合、負荷抵抗Ｌの抵抗値が極めて高い場合には負荷抵抗Ｌを通って電流が殆ど流れず、スイッチ回路９における電圧降下が殆ど生じないから負荷抵抗Ｌに与えられるアナログ信号の電圧レベルは殆ど低下しない。そのため図９に示す破線Ｘのようにデジタル信号の変化に対し、デジタル／アナログ変換したアナログ信号の電圧レベルは直線的に変化する。
【００１１】
しかし、負荷抵抗Ｌの抵抗値が低いときには、スイッチ回路９のＭＯＳ トランジスタＱＰ ，ＱＮ のオン抵抗による電圧降下が生じる。このオン抵抗は、その入力電圧の所定範囲ではひときわ高くなる領域が存在する。そのため負荷抵抗Ｌの電流が大きい場合は図９に実線Ｙで示すように、デジタル信号の所定範囲Ｈではデジタル信号に対しアナログ信号の電圧レベルが直線的に変化しなくなる。これにより負荷抵抗Ｌの抵抗値が小さい場合はデジタル信号をアナログ信号に変換する変換精度が低下するという問題がある。
【００１２】
そこでこのようなデジタル信号の変化に対し、アナログ信号の電圧レベルを直線的に変化させるためには、スイッチ回路９のトランジスタＱＰ ，ＱＮ のチャネル幅Ｗを広くして、オン抵抗を低くする必要がある。
本発明は斯かる問題に鑑み、デジタル信号をアナログ変換して得られるアナログ信号を出力，非出力にでき、デジタル信号の変化に対し、アナログ信号の電圧レベルが直線的に変化するデジタル／アナログ変換回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明に係るデジタル／アナログ変換回路は、デジタル信号入力側及びアナログ信号出力側の間に抵抗を介装しているＲ−２Ｒ型デジタル／アナログ変換回路において、前記デジタル信号入力側と、前記抵抗のデジタル信号入力側との間に各々介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するスリーステートバッファにより構成した第１のトランジスタスイッチ、及び前記抵抗の最下位ビットの正又は負の基準電位側の２Ｒ抵抗に替えて、２Ｒ抵抗と、この２Ｒ抵抗と正又は負の基準電位側との間に介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するＭＯＳトランジスタにより構成した第２のトランジスタスイッチとからなる回路を備え、前記非出力状態において前記抵抗が前記第２のトランジスタスイッチの正又は負の基準電位から切離される構成としたことを特徴とする。
第２の発明に係るデジタル／アナログ変換回路は、デジタル信号入力側及びアナログ信号出力側の間に抵抗を介装しているＲ−２Ｒ型デジタル／アナログ変換回路において、前記デジタル信号入力側と、前記抵抗のデジタル信号入力側との間に各々介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するスリーステートバッファにより構成した第１のトランジスタスイッチ、及び前記抵抗の最下位ビットの正又は負の基準電位側の２Ｒ抵抗に替えて、２Ｒ抵抗と、この２Ｒ抵抗と正又は負の基準電位側との間に介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するＭＯＳトランジスタにより構成した第２のトランジスタスイッチとからなる回路を備え、前記非出力状態において前記抵抗が前記第２のトランジスタスイッチの正又は負の基準電位から切離される構成とし、前記第１のトランジスタスイッチ及び前記第２のトランジスタスイッチは、オン抵抗を等しくすることを特徴とする。
【００１４】
【作用】
信号入力側から第１のトランジスタスイッチにデジタル信号を入力する。第１のトランジスタスイッチを出力状態にすると、第１のトランジスタスイッチは入力されたデジタル信号に応じて正又は負の基準電位を選択し、選択した基準電位が抵抗に与えられる。第２のトランジスタスイッチを出力状態にすると、抵抗が基準電位に接続され、第１のトランジスタスイッチが選択した正又は負の基準電位に基づくデジタル信号をアナログ信号に変換して信号出力側へ出力する。第１のトランジスタスイッチを非出力状態にすると、第１のトランジスタスイッチは正又は負の基準電位を選択せず、正又は負の基準電位を抵抗に与えない。第２のトランジスタスイッチを非出力状態にすると抵抗が基準電位から切離され、正又は負の基準電位に基づくデジタル信号をアナログ信号に変換しない。
これにより、デジタル信号をアナログ変換して得られるアナログ信号を出力、非出力の状態にできる。またアナログ信号の非出力状態では、抵抗を通って電流が流れない。
【００１５】
【実施例】
以下本発明をその実施例を示す図面により詳述する。図１は本発明に係るデジタル／アナログ変換回路の構成を示すブロック図である。図１においてカッコ内は抵抗値を示している。デジタル信号ＤＴ（ＭＳＢ〜ＬＳＢ）が入力される出力抵抗ｒのスリーステートバッファたる非反転バッファＢ１ ，Ｂ２ …Ｂｎ の出力側は、抵抗値が２Ｒ−ｒの抵抗Ｄ１ ，Ｄ２ …Ｄｎ の一端子と接続される。
【００１６】
抵抗Ｄ１ の他端子は、抵抗値がＲの抵抗Ｅ１ ，抵抗Ｅ２ …と抵抗値が２Ｒ−ｒの抵抗Ｄｎ＋１ との直列回路と、ＭＯＳ トランジスタ２０との直列回路を介して接地される。抵抗Ｄ２ の他端子は抵抗Ｅ１ と抵抗Ｅ２ との接続部と接続される。抵抗Ｄｎ の他端子は、ＭＯＳ トランジスタ２０を接続していない側の抵抗Ｄｎ＋１ の一端子と接続される。
【００１７】
抵抗Ｄ１ と抵抗Ｅ１ との接続部からアナログ信号ＡＮが出力される。非反転バッファＢ１ ，Ｂ２ …Ｂｎ の制御端子及びＭＯＳ トランジスタ２０のゲートには、オン， オフ制御信号ＳＢ が与えられる。抵抗Ｄ１ ，Ｄ２ …Ｄｎ ，Ｄｎ＋１ の抵抗値は、非反転バッファＢ１ ， Ｂ２ …Ｂｎ 、ＭＯＳ トランジスタ２０のオン抵抗を考慮して選定している。即ち、非反転バッファＢ１ ，Ｂ２ …Ｂｎ のオン抵抗とＭＯＳ トランジスタ２０のオン抵抗とを等しくしている。
【００１８】
そして、非反転バッファＢ１ ， Ｂ２ …Ｂｎ と、抵抗Ｄ１ ， Ｄ２ …Ｄｎ ， Ｄｎ＋１ と、抵抗Ｅ１ ， Ｅ２ …とＭＯＳ トランジスタ２０とによりデジタル／アナログ変換回路１２を構成している。
【００１９】
図２は非反転バッファＢ１ ，Ｂ２ …Ｂｎ 夫々の構成を示すブロック図である。デジタル信号ＤＴはＣＭＯＳＮＡＮＤ回路ＮＤの一入力端子及びＣＭＯＳＮＯＲ 回路ＮＲの一入力端子へ入力される。オン， オフ制御信号ＳＢ はＮＡＮＤ回路ＮＤの他入力端子及びインバータＩへ入力される。インバータＩの出力はＮＯＲ 回路ＮＲの他入力端子へ入力される。ＮＡＮＤ回路ＮＤの出力はＰチャネルトランジスタＱＰＢのゲートへ、ＮＯＲ 回路ＮＲの出力はＮチャネルトランジスタＱＮＢのゲートへ入力される。ＰチャネルトランジスタＱＰＢ及びＮチャネルトランジスタＱＮＢの直列回路の一側端子には正の基準電位たる電圧ＶＤ が与えられ、他側端子には負の基準電位たる電位ＶＳ が与えられる。トランジスタＱＰＢとトランジスタＱＮＢとの接続部から電圧ＶＤ 又は電位ＶＳ が出力される。
【００２０】
次にこのように構成したデジタル／アナログ変換回路の動作を説明する。デジタル信号ＤＴを非反転バッファＢ１ ，Ｂ２ …Ｂｎ へ入力し、オン， オフ制御信号ＳＢ をＨレベルにすると、非反転バッファＢ１ ，Ｂ２ …Ｂｎ が出力状態 （イネーブル） になり、ＭＯＳ トランジスタ２０が出力状態 （イネーブル） になって、抵抗Ｄｎ＋１ が電位ＶＳ と接続される。そして、非反転バッファＢ１ ，Ｂ２ …Ｂｎ から出力される電圧ＶＤ 又は電位ＶＳ が抵抗Ｄ１ ，Ｄ２ …Ｄｎ ， Ｄｎ＋１ 及び抵抗Ｅ１ ，Ｅ２ …からなる抵抗群へ与えられて、デジタル信号がアナログ信号に変換される。ｎビットのデジタル／アナログ変換回路では０，ＶＤ ／２ｎ ，…｛（２ｎ −１）ＶＤ ｝／２ｎ の２ｎ 種類の電圧レベルのアナログ信号が得られる。
【００２１】
ここで、デジタル／アナログ変換回路がデジタル／アナログ変換動作しているときの電気的特性について考察する。いまデジタル／アナログ変換回路１２によりデジタル信号をアナログ信号に変換して得られたアナログ信号を図１に示すように負荷抵抗Ｌへ与えると、負荷抵抗Ｌの抵抗値が無限大（無負荷）である場合は、デジタル／アナログ変換回路１２内で電圧降下が生じず、デジタル／アナログ変換したアナログ電圧はそのまま負荷抵抗Ｌに与えられる。
【００２２】
そしてデジタル／アナログ変換特性は図３に示す破線Ｘのように直線的な特性となる。一方、負荷抵抗Ｌの抵抗値が低い場合、デジタル／アナログ変換回路１２の出力電圧はデジタル／アナログ変換回路１２の出力抵抗がＲであるため、無負荷時の出力電圧のＲＬ ／（Ｒ＋ＲＬ ）＜但しＲＬ は負荷抵抗Ｌの抵抗値＞となる。これにより、デジタル／アナログ変換特性は図３に実線Ｗで示すようになって、負荷抵抗Ｌの抵抗値が無限大であるときのデジタル／アナログ変換特性を示す破線Ｘの場合のフルスケールより若干低下し、フルスケール誤差が生じる。
【００２３】
しかし、デジタル信号を変換して得られたアナログ信号を出力、非出力にするスイッチ回路が介在しないので、従来のようなスイッチ回路によるオン抵抗の電圧降下の影響が生じないから、そのオン抵抗による非直線誤差が生じることがなく、デジタル信号が変化する全範囲にわたってデジタル／アナログ変換精度を高めることができる。
【００２４】
一方、オン，オフ制御信号ＳＢ をＬレベルにすると、非反転バッファＢ１ ，Ｂ２ …Ｂｎ 及びＭＯＳ トランジスタ２０が非出力状態になり、非反転バッファＢ１ ，Ｂ２ …Ｂｎ からのデジタル信号が非出力になり、また抵抗Ｄｎ＋１ が接地電位側と切離される。それによりアナログ信号が非出力になるとともに、抵抗Ｄｎ＋１ を通って流れる電流を遮断することになる。そのためアナログ信号を出力しない場合には、無用の電流を消費することがない。
【００２５】
図４は本発明に係るデジタル／アナログ変換回路の他の実施例の構成を示すブロック図である。抵抗Ｄｎ＋１ の他端子を非反転バッファＢｎ＋１ の出力側と接続し、その入力側にはデジタル信号ＤＴの如きＨレベル又はＬレベルの信号を出力する信号出力手段ＶＨＬが接続される。この非反転バッファＢｎ＋１ の制御端子にはオン，オフ制御信号ＳＢ が入力される。この非反転バッファＢｎ＋１ は他の非反転バッファＢ１ ，Ｂ２ …Ｂｎ と同様、図２に示す如く構成される。図４におけるそれ以外の構成は図１に示す構成と同様となっており、同一構成部分には同一符号を付している。
【００２６】
次にこのデジタル／アナログ変換回路の動作を説明する。信号出力手段ＶＨＬから例えばＬレベルの信号を出力するようにして、オン，オフ制御信号ＳＢ をＨレベルにし、非反転バッファＢ１ ，Ｂ２ …Ｂｎ を出力状態にし、非反転バッファＢｎ＋１ を出力状態にすると、ＭＳＢ からＬＳＢ までのデジタル信号ＤＴの入力値に応じて、０，ＶＤ ／２ｎ ，…｛（２ｎ −１）ＶＤ ｝／２ｎ の２ｎ 種類の電圧レベルのアナログ信号ＡＮが出力される。また、信号出力手段ＶＨＬからＨレベルの信号を出力し、デジタル信号ＤＴを全てＨレベルにすると、電圧ＶＤ の電圧レベルのアナログ信号ＡＮが出力される。これら２ｎ ＋１種類の全ての抵抗値はいずれの場合もデジタル／アナログ変換回路の出力抵抗Ｒの定抵抗特性が得られる。
【００２７】
一方、オン，オフ制御信号ＳＢ をＬレベルにすると、非反転バッファＢ１ ，Ｂ２ …Ｂｎ ，Ｂｎ＋１ がともに非出力状態になり、非反転バッファＢ１ ，Ｂ２ …Ｂｎ からデジタル信号に応じた信号を出力せず、非反転バッファＢｎ＋１ からはＨレベル又はＬレベルのいずれの信号をも出力しない。即ちデジタル／アナログ変換が行われずアナログ信号が非出力になるとともに、抵抗Ｄｎ＋１ には無用の電流が流れない。
【００２８】
図５は本発明のデジタル／アナログ変換回路を内蔵したＣＭＯＳワンチップマイクロコンピュータの構成を示すブロック図である。ワンチップマイクロコンピュータ１内にはＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ 変換器選択レジスタ７、デジタル／アナログ変換回路１２、デジタル信号入出力ポート１０及びバス１１を内蔵している。ＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ 変換器選択レジスタ７及びデジタル信号入出力ポート１０はバス１１により接続されている。Ｄ／Ａ 変換器選択レジスタ７のデータはデジタル／アナログ変換回路１２及びデジタル信号入出力ポート１０へ与えられる。
【００２９】
データレジスタ６のデジタルデータは、デジタル／アナログ変換回路１２へ入力され、デジタル／アナログ変換したアナログ信号は信号入出力兼用端子２へ出力される。信号入出力兼用端子２へ外部から入力されたデジタル信号はデジタル信号入出力ポート１０へ入力される。
【００３０】
次にこのワンチップマイクロコンピュータ１の動作を説明する。ＲＯＭ ４のプログラム内容によって、ＣＰＵ ３がデジタル／アナログ変換器選択レジスタ７にデジタル信号入出力ポート１０を選択するデータを設定すると、デジタル信号入出力ポート１０がイネーブル状態となり、一方、デジタル／アナログ変換回路１２が非出力状態になって、信号入出力兼用端子２はデジタル信号入出力ポート１０を介して入出力されるデジタル信号の入出力機能になる。
【００３１】
またデータレジスタ６にＣＰＵ ３によりデータを設定し、更にデジタル／アナログ変換器選択レジスタ７にデジタル／アナログ変換回路１２を選択するデータを設定すると、デジタル信号入出力ポート１０が非出力状態に、即ちプルアップもポート出力も行わない状態となり、一方、デジタル／アナログ変換回路１２が出力状態となって信号入出力兼用端子２は、デジタル／アナログ変換回路１２からのアナログ信号の出力機能になる。
【００３２】
そして、デジタル／アナログ変換回路１２が非出力状態の場合は、前述したようにデジタル／アナログ変換回路１２内のＭＯＳ トランジスタ２０又は非反転バッファＢｎ＋１ が非出力状態になるから、ＭＯＳ トランジスタ２０及び非反転バッファＢｎ＋１ には電流が流れることがない。したがって、アナログ信号を出力しないときに、信号入出力兼用端子２に外部からデジタル信号を入力しても、そのデジタル信号の電圧レベルを変化させる虞れはない。
【００３３】
本実施例では、デジタル／アナログ変換回路とデジタル信号入出力ポートの端子を兼用にしたが、デジタル／アナログ変換回路とデジタル信号入力ポートあるいはデジタル信号出力ポートの端子を兼用にしてもよい。
また本実施例では、デジタル／アナログ変換回路をワンチップマイクロコンピュータに内蔵したが、これは単なる例示であり、ワンチップマイクロコンピュータ以外に適用して、同様の効果が得られるのは言うまでもない。更に、デジタル信号を非反転バッファへ入力したが、非反転バッファの代わりに反転バッファを用いることもできる。
【００３４】
【発明の効果】
以上詳述したように本発明のデジタル／アナログ変換回路は、デジタル信号をアナログ変換して得られたアナログ信号をトランジスタを用いたスイッチ回路で出力、非出力にするようにしていないから、そのトランジスタのオン抵抗によりデジタル／アナログ変換特性の直線性が損なわれることがなく、デジタル信号が変化する全範囲にわたって高精度にデジタル信号をアナログ信号に変換できる。
【００３５】
また、デジタル／アナログ変換したアナログ信号を出力しない場合は、アナログ信号に変換するための抵抗を正又は負の基準電位から切離すから、抵抗を通って無用の電流が流れず、そのため信号入出力兼用端子へ外部からデジタル信号が入力された場合に、その電圧レベルを変化させる虞もないデジタル／アナログ変換回路を提供できる優れた効果を奏する。
また、本発明のデジタル／アナログ変換回路は、デジタル信号をアナログ変換する際に、正の基準電位から負の基準電位までのフルレンジで変換する優れた効果を奏する。
また、本発明のデジタル／アナログ変換回路は、第１のトランジスタスイッチと第２のトランジスタスイッチのオン抵抗を等しくするので、デジタル信号をアナログ変換して得られるアナログ信号は直線的な特性となる優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るデジタル／アナログ変換回路の構成を示すブロック図である。
【図２】非反転バッファの構成を示すブロック図である。
【図３】デジタル／アナログ変換特性を示すグラフである。
【図４】本発明に係るデジタル／アナログ変換回路の他の実施例の構成を示すブロック図である。
【図５】デジタル／アナログ変換回路を内蔵したワンチップマイクロコンピュータ内の構成を示すブロック図である。
【図６】従来のデジタル／アナログ変換回路を内蔵したワンチップマイクロコンピュータ内の構成を示すブロック図である。
【図７】従来のデジタル／アナログ変換回路及びスイッチ回路の構成を示すブロック図である。
【図８】図７に示す非反転バッファの構成を示すブロック図である。
【図９】デジタル／アナログ変換回路とスイッチ回路とを用いた場合のデジタル／アナログ変換特性を示すグラフである。
【符号の説明】
Ｂ１ ，Ｂ２ …Ｂｎ ，Ｂｎ＋１ 非反転バッファ
Ｄ１ ，Ｄ２ …Ｄｎ ，Ｄｎ＋１ 抵抗
Ｅ１ ，Ｅ２ … 抵抗
Ｌ 負荷抵抗
１２ デジタル／アナログ変換回路
２０ ＭＯＳ トランジスタ
【産業上の利用分野】
本発明はＲ−２Ｒ型のデジタル／アナログ変換回路に関し、更に詳述すればデジタル信号を変換して得られるアナログ信号の出力，非出力を可能にし、デジタル／アナログ変換特性に、非出力機能を備えたことに起因する非直線範囲が生じることがないデジタル／アナログ変換回路を提案するものである。
【０００２】
【従来の技術】
図６は従来のＲ−２Ｒ型のデジタル／アナログ変換回路を内蔵し、アナログ信号を外部へ出力、非出力にできるようにしているワンチップマイクロコンピュータの構成を示すブロック図である。ワンチップマイクロコンピュータ１には信号入出力兼用端子２を設けている。そしてワンチップマイクロコンピュータ１内には、ＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ（デジタル／アナログ） 変換器選択レジスタ７、デジタル／アナログ変換回路８、スイッチ回路９、デジタル信号入出力ポート１０及びバス１１を内蔵している。
【０００３】
ＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ 変換器選択レジスタ７及びデジタル信号入出力ポート１０はバス１１により接続されている。Ｄ／Ａ 変換器選択レジスタ７のデータはスイッチ回路９及びデジタル信号入出力ポート１０へ与えられる。データレジスタ６のデジタルデータはデジタル／アナログ変換回路８へ入力され、デジタル／アナログ変換したアナログ信号はスイッチ回路９を介して信号入出力兼用端子２へ出力される。信号入出力兼用端子２へ外部から入力されたデジタル信号はデジタル信号入出力ポート１０へ入力されるようになっている。
【０００４】
このワンチップマイクロコンピュータ１は、Ｄ／Ａ 変換器選択レジスタ７のデータによりスイッチ回路９を導通させると、デジタル／アナログ変換回路８でデジタル／アナログ変換したアナログ信号を信号入出力兼用端子２へ出力でき、スイッチ回路９を非導通にすると、外部から信号入出力兼用端子２へデジタル信号を入力した場合に、そのデジタル信号をデジタル信号入出力ポート１０へ入力できる。またデジタル信号入出力ポート１０から信号入出力兼用端子２へデジタル信号を出力できる。
【０００５】
図７はデジタル／アナログ変換回路８及びスイッチ回路９の構成を示すブロック図である。なお、図中のカッコ内は抵抗値を示している。デジタル信号ＤＴ（ＭＳＢ〜ＬＳＢ）が入力される出力抵抗ｒの非反転バッファＢ１ ，Ｂ２ …Ｂｎ の出力側は、夫々の抵抗値が２Ｒ−ｒの抵抗Ｄ１ ，Ｄ２ …Ｄｎ の一端子と接続される。抵抗Ｄ１ の他端子は、夫々の抵抗値がＲの抵抗Ｅ１ ，Ｅ２ …及び抵抗値が２Ｒの抵抗Ｅｎ の直列回路を介して接地される。抵抗Ｄ２ の他端子は抵抗Ｅ１ とＥ２ との接続部と接続され、抵抗Ｄｎ の他端子は抵抗Ｅｎ の接地していない側の一端子と接続される。
【０００６】
また抵抗Ｄ１ と抵抗Ｅ１ との接続部は、ＰチャネルＭＯＳ トランジスタＱＰ とＮチャネルＭＯＳ トランジスタＱＮ との並列回路の一側端子と接続される。ＭＯＳ トランジスタＱＰ とＭＯＳ トランジスタＱＮ との並列回路の他側端子からアナログ信号ＡＮが出力される。ＭＯＳ トランジスタＱＰ ，ＱＮ をオン， オフ制御するオン， オフ制御信号ＳＣ は、ＭＯＳ トランジスタＱＮ のゲートへ入力され、インバータＩＶを介してＭＯＳ トランジスタＱＰ のゲートへ入力される。
【０００７】
図８は非反転バッファＢ１ ，Ｂ２ …Ｂｎ 夫々の構成を示すブロック図である。デジタル信号ＤＴが入力されるインバータＩＶＢ の出力側は、ＰチャネルＭＯＳ トランジスタＱＰＢ及びＮチャネルＭＯＳ トランジスタＱＮＢの各ゲートと接続される。ＭＯＳ トランジスタＱＰＢとＮチャネルＭＯＳ トランジスタＱＮＢとが直列接続された、その直列回路の一端側には電源電圧ＶＤ が与えられ、他端側には接地電位ＶＳ が与えられる。ＭＯＳ トランジスタＱＰＢとＱＮＢとの接続部からデジタル信号が出力される。
【０００８】
次にこのデジタル／アナログ変換回路８及びスイッチ回路９の動作を説明する。デジタル信号ＤＴが非反転バッファＢ１ ，Ｂ２ …Ｂｎ へ入力されると、デジタル信号ＤＴが例えばＨレベル （Ｌレベル） であると図８に示すインバータＩＶＢ の出力がＬレベル（Ｈレベル）になり、ＭＯＳ トランジスタＱＰＢ（ＱＮＢ）がオンして電源電圧ＶＤ （接地電位ＶＳ ）、つまりＨレベル（Ｌレベル）のデジタル信号を出力する。そしてデジタル信号ＤＴに応じて非反転バッファＢ１ ，Ｂ２ …Ｂｎ から出力されるデジタル信号を抵抗Ｄ１ ，Ｄ２ …Ｄｎ 及び抵抗Ｅ１ ，Ｅ２ …Ｅｎ からなる抵抗群へ与えて、デジタル信号をアナログ信号に変換する。ｎビットのデジタル／アナログ変換回路では、０，ＶＤ ／２ｎ ，…｛（２ｎ −１）ＶＤ ｝／２ｎ の２ｎ 種類の電圧レベルのアナログ信号が得られる。
【０００９】
そして、デジタル／アナログ変換回路をデジタル／アナログ変換動作させているときはオン，オフ制御信号ＳＣ をＨレベルにする。反対にデジタル／アナログ変換動作をさせていないときはオン，オフ制御信号ＳＣ をＬレベルにするとともに非反転バッファＢ１ ，Ｂ２ …Ｂｎ の入力を全てＬレベルにする。これにより、オン，オフ制御信号ＳＣ がＨレベルのときに、デジタル信号をアナログ変換して得たアナログ信号ＡＮをスイッチ回路９から出力し、オン，オフ制御信号ＳＣ がＬレベルのときには、アナログ信号ＡＮをスイッチ回路９から出力しない。
【００１０】
【発明が解決しようとする課題】
ところで、デジタル／アナログ変換回路８でデジタル／アナログ変換されて、スイッチ回路９から出力されたアナログ信号ＡＮを図７に示すように負荷抵抗Ｌへ与える場合、負荷抵抗Ｌの抵抗値が極めて高い場合には負荷抵抗Ｌを通って電流が殆ど流れず、スイッチ回路９における電圧降下が殆ど生じないから負荷抵抗Ｌに与えられるアナログ信号の電圧レベルは殆ど低下しない。そのため図９に示す破線Ｘのようにデジタル信号の変化に対し、デジタル／アナログ変換したアナログ信号の電圧レベルは直線的に変化する。
【００１１】
しかし、負荷抵抗Ｌの抵抗値が低いときには、スイッチ回路９のＭＯＳ トランジスタＱＰ ，ＱＮ のオン抵抗による電圧降下が生じる。このオン抵抗は、その入力電圧の所定範囲ではひときわ高くなる領域が存在する。そのため負荷抵抗Ｌの電流が大きい場合は図９に実線Ｙで示すように、デジタル信号の所定範囲Ｈではデジタル信号に対しアナログ信号の電圧レベルが直線的に変化しなくなる。これにより負荷抵抗Ｌの抵抗値が小さい場合はデジタル信号をアナログ信号に変換する変換精度が低下するという問題がある。
【００１２】
そこでこのようなデジタル信号の変化に対し、アナログ信号の電圧レベルを直線的に変化させるためには、スイッチ回路９のトランジスタＱＰ ，ＱＮ のチャネル幅Ｗを広くして、オン抵抗を低くする必要がある。
本発明は斯かる問題に鑑み、デジタル信号をアナログ変換して得られるアナログ信号を出力，非出力にでき、デジタル信号の変化に対し、アナログ信号の電圧レベルが直線的に変化するデジタル／アナログ変換回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明に係るデジタル／アナログ変換回路は、デジタル信号入力側及びアナログ信号出力側の間に抵抗を介装しているＲ−２Ｒ型デジタル／アナログ変換回路において、前記デジタル信号入力側と、前記抵抗のデジタル信号入力側との間に各々介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するスリーステートバッファにより構成した第１のトランジスタスイッチ、及び前記抵抗の最下位ビットの正又は負の基準電位側の２Ｒ抵抗に替えて、２Ｒ抵抗と、この２Ｒ抵抗と正又は負の基準電位側との間に介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するＭＯＳトランジスタにより構成した第２のトランジスタスイッチとからなる回路を備え、前記非出力状態において前記抵抗が前記第２のトランジスタスイッチの正又は負の基準電位から切離される構成としたことを特徴とする。
第２の発明に係るデジタル／アナログ変換回路は、デジタル信号入力側及びアナログ信号出力側の間に抵抗を介装しているＲ−２Ｒ型デジタル／アナログ変換回路において、前記デジタル信号入力側と、前記抵抗のデジタル信号入力側との間に各々介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するスリーステートバッファにより構成した第１のトランジスタスイッチ、及び前記抵抗の最下位ビットの正又は負の基準電位側の２Ｒ抵抗に替えて、２Ｒ抵抗と、この２Ｒ抵抗と正又は負の基準電位側との間に介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するＭＯＳトランジスタにより構成した第２のトランジスタスイッチとからなる回路を備え、前記非出力状態において前記抵抗が前記第２のトランジスタスイッチの正又は負の基準電位から切離される構成とし、前記第１のトランジスタスイッチ及び前記第２のトランジスタスイッチは、オン抵抗を等しくすることを特徴とする。
【００１４】
【作用】
信号入力側から第１のトランジスタスイッチにデジタル信号を入力する。第１のトランジスタスイッチを出力状態にすると、第１のトランジスタスイッチは入力されたデジタル信号に応じて正又は負の基準電位を選択し、選択した基準電位が抵抗に与えられる。第２のトランジスタスイッチを出力状態にすると、抵抗が基準電位に接続され、第１のトランジスタスイッチが選択した正又は負の基準電位に基づくデジタル信号をアナログ信号に変換して信号出力側へ出力する。第１のトランジスタスイッチを非出力状態にすると、第１のトランジスタスイッチは正又は負の基準電位を選択せず、正又は負の基準電位を抵抗に与えない。第２のトランジスタスイッチを非出力状態にすると抵抗が基準電位から切離され、正又は負の基準電位に基づくデジタル信号をアナログ信号に変換しない。
これにより、デジタル信号をアナログ変換して得られるアナログ信号を出力、非出力の状態にできる。またアナログ信号の非出力状態では、抵抗を通って電流が流れない。
【００１５】
【実施例】
以下本発明をその実施例を示す図面により詳述する。図１は本発明に係るデジタル／アナログ変換回路の構成を示すブロック図である。図１においてカッコ内は抵抗値を示している。デジタル信号ＤＴ（ＭＳＢ〜ＬＳＢ）が入力される出力抵抗ｒのスリーステートバッファたる非反転バッファＢ１ ，Ｂ２ …Ｂｎ の出力側は、抵抗値が２Ｒ−ｒの抵抗Ｄ１ ，Ｄ２ …Ｄｎ の一端子と接続される。
【００１６】
抵抗Ｄ１ の他端子は、抵抗値がＲの抵抗Ｅ１ ，抵抗Ｅ２ …と抵抗値が２Ｒ−ｒの抵抗Ｄｎ＋１ との直列回路と、ＭＯＳ トランジスタ２０との直列回路を介して接地される。抵抗Ｄ２ の他端子は抵抗Ｅ１ と抵抗Ｅ２ との接続部と接続される。抵抗Ｄｎ の他端子は、ＭＯＳ トランジスタ２０を接続していない側の抵抗Ｄｎ＋１ の一端子と接続される。
【００１７】
抵抗Ｄ１ と抵抗Ｅ１ との接続部からアナログ信号ＡＮが出力される。非反転バッファＢ１ ，Ｂ２ …Ｂｎ の制御端子及びＭＯＳ トランジスタ２０のゲートには、オン， オフ制御信号ＳＢ が与えられる。抵抗Ｄ１ ，Ｄ２ …Ｄｎ ，Ｄｎ＋１ の抵抗値は、非反転バッファＢ１ ， Ｂ２ …Ｂｎ 、ＭＯＳ トランジスタ２０のオン抵抗を考慮して選定している。即ち、非反転バッファＢ１ ，Ｂ２ …Ｂｎ のオン抵抗とＭＯＳ トランジスタ２０のオン抵抗とを等しくしている。
【００１８】
そして、非反転バッファＢ１ ， Ｂ２ …Ｂｎ と、抵抗Ｄ１ ， Ｄ２ …Ｄｎ ， Ｄｎ＋１ と、抵抗Ｅ１ ， Ｅ２ …とＭＯＳ トランジスタ２０とによりデジタル／アナログ変換回路１２を構成している。
【００１９】
図２は非反転バッファＢ１ ，Ｂ２ …Ｂｎ 夫々の構成を示すブロック図である。デジタル信号ＤＴはＣＭＯＳＮＡＮＤ回路ＮＤの一入力端子及びＣＭＯＳＮＯＲ 回路ＮＲの一入力端子へ入力される。オン， オフ制御信号ＳＢ はＮＡＮＤ回路ＮＤの他入力端子及びインバータＩへ入力される。インバータＩの出力はＮＯＲ 回路ＮＲの他入力端子へ入力される。ＮＡＮＤ回路ＮＤの出力はＰチャネルトランジスタＱＰＢのゲートへ、ＮＯＲ 回路ＮＲの出力はＮチャネルトランジスタＱＮＢのゲートへ入力される。ＰチャネルトランジスタＱＰＢ及びＮチャネルトランジスタＱＮＢの直列回路の一側端子には正の基準電位たる電圧ＶＤ が与えられ、他側端子には負の基準電位たる電位ＶＳ が与えられる。トランジスタＱＰＢとトランジスタＱＮＢとの接続部から電圧ＶＤ 又は電位ＶＳ が出力される。
【００２０】
次にこのように構成したデジタル／アナログ変換回路の動作を説明する。デジタル信号ＤＴを非反転バッファＢ１ ，Ｂ２ …Ｂｎ へ入力し、オン， オフ制御信号ＳＢ をＨレベルにすると、非反転バッファＢ１ ，Ｂ２ …Ｂｎ が出力状態 （イネーブル） になり、ＭＯＳ トランジスタ２０が出力状態 （イネーブル） になって、抵抗Ｄｎ＋１ が電位ＶＳ と接続される。そして、非反転バッファＢ１ ，Ｂ２ …Ｂｎ から出力される電圧ＶＤ 又は電位ＶＳ が抵抗Ｄ１ ，Ｄ２ …Ｄｎ ， Ｄｎ＋１ 及び抵抗Ｅ１ ，Ｅ２ …からなる抵抗群へ与えられて、デジタル信号がアナログ信号に変換される。ｎビットのデジタル／アナログ変換回路では０，ＶＤ ／２ｎ ，…｛（２ｎ −１）ＶＤ ｝／２ｎ の２ｎ 種類の電圧レベルのアナログ信号が得られる。
【００２１】
ここで、デジタル／アナログ変換回路がデジタル／アナログ変換動作しているときの電気的特性について考察する。いまデジタル／アナログ変換回路１２によりデジタル信号をアナログ信号に変換して得られたアナログ信号を図１に示すように負荷抵抗Ｌへ与えると、負荷抵抗Ｌの抵抗値が無限大（無負荷）である場合は、デジタル／アナログ変換回路１２内で電圧降下が生じず、デジタル／アナログ変換したアナログ電圧はそのまま負荷抵抗Ｌに与えられる。
【００２２】
そしてデジタル／アナログ変換特性は図３に示す破線Ｘのように直線的な特性となる。一方、負荷抵抗Ｌの抵抗値が低い場合、デジタル／アナログ変換回路１２の出力電圧はデジタル／アナログ変換回路１２の出力抵抗がＲであるため、無負荷時の出力電圧のＲＬ ／（Ｒ＋ＲＬ ）＜但しＲＬ は負荷抵抗Ｌの抵抗値＞となる。これにより、デジタル／アナログ変換特性は図３に実線Ｗで示すようになって、負荷抵抗Ｌの抵抗値が無限大であるときのデジタル／アナログ変換特性を示す破線Ｘの場合のフルスケールより若干低下し、フルスケール誤差が生じる。
【００２３】
しかし、デジタル信号を変換して得られたアナログ信号を出力、非出力にするスイッチ回路が介在しないので、従来のようなスイッチ回路によるオン抵抗の電圧降下の影響が生じないから、そのオン抵抗による非直線誤差が生じることがなく、デジタル信号が変化する全範囲にわたってデジタル／アナログ変換精度を高めることができる。
【００２４】
一方、オン，オフ制御信号ＳＢ をＬレベルにすると、非反転バッファＢ１ ，Ｂ２ …Ｂｎ 及びＭＯＳ トランジスタ２０が非出力状態になり、非反転バッファＢ１ ，Ｂ２ …Ｂｎ からのデジタル信号が非出力になり、また抵抗Ｄｎ＋１ が接地電位側と切離される。それによりアナログ信号が非出力になるとともに、抵抗Ｄｎ＋１ を通って流れる電流を遮断することになる。そのためアナログ信号を出力しない場合には、無用の電流を消費することがない。
【００２５】
図４は本発明に係るデジタル／アナログ変換回路の他の実施例の構成を示すブロック図である。抵抗Ｄｎ＋１ の他端子を非反転バッファＢｎ＋１ の出力側と接続し、その入力側にはデジタル信号ＤＴの如きＨレベル又はＬレベルの信号を出力する信号出力手段ＶＨＬが接続される。この非反転バッファＢｎ＋１ の制御端子にはオン，オフ制御信号ＳＢ が入力される。この非反転バッファＢｎ＋１ は他の非反転バッファＢ１ ，Ｂ２ …Ｂｎ と同様、図２に示す如く構成される。図４におけるそれ以外の構成は図１に示す構成と同様となっており、同一構成部分には同一符号を付している。
【００２６】
次にこのデジタル／アナログ変換回路の動作を説明する。信号出力手段ＶＨＬから例えばＬレベルの信号を出力するようにして、オン，オフ制御信号ＳＢ をＨレベルにし、非反転バッファＢ１ ，Ｂ２ …Ｂｎ を出力状態にし、非反転バッファＢｎ＋１ を出力状態にすると、ＭＳＢ からＬＳＢ までのデジタル信号ＤＴの入力値に応じて、０，ＶＤ ／２ｎ ，…｛（２ｎ −１）ＶＤ ｝／２ｎ の２ｎ 種類の電圧レベルのアナログ信号ＡＮが出力される。また、信号出力手段ＶＨＬからＨレベルの信号を出力し、デジタル信号ＤＴを全てＨレベルにすると、電圧ＶＤ の電圧レベルのアナログ信号ＡＮが出力される。これら２ｎ ＋１種類の全ての抵抗値はいずれの場合もデジタル／アナログ変換回路の出力抵抗Ｒの定抵抗特性が得られる。
【００２７】
一方、オン，オフ制御信号ＳＢ をＬレベルにすると、非反転バッファＢ１ ，Ｂ２ …Ｂｎ ，Ｂｎ＋１ がともに非出力状態になり、非反転バッファＢ１ ，Ｂ２ …Ｂｎ からデジタル信号に応じた信号を出力せず、非反転バッファＢｎ＋１ からはＨレベル又はＬレベルのいずれの信号をも出力しない。即ちデジタル／アナログ変換が行われずアナログ信号が非出力になるとともに、抵抗Ｄｎ＋１ には無用の電流が流れない。
【００２８】
図５は本発明のデジタル／アナログ変換回路を内蔵したＣＭＯＳワンチップマイクロコンピュータの構成を示すブロック図である。ワンチップマイクロコンピュータ１内にはＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ 変換器選択レジスタ７、デジタル／アナログ変換回路１２、デジタル信号入出力ポート１０及びバス１１を内蔵している。ＣＰＵ ３、ＲＯＭ ４、ＲＡＭ ５、データレジスタ６、Ｄ／Ａ 変換器選択レジスタ７及びデジタル信号入出力ポート１０はバス１１により接続されている。Ｄ／Ａ 変換器選択レジスタ７のデータはデジタル／アナログ変換回路１２及びデジタル信号入出力ポート１０へ与えられる。
【００２９】
データレジスタ６のデジタルデータは、デジタル／アナログ変換回路１２へ入力され、デジタル／アナログ変換したアナログ信号は信号入出力兼用端子２へ出力される。信号入出力兼用端子２へ外部から入力されたデジタル信号はデジタル信号入出力ポート１０へ入力される。
【００３０】
次にこのワンチップマイクロコンピュータ１の動作を説明する。ＲＯＭ ４のプログラム内容によって、ＣＰＵ ３がデジタル／アナログ変換器選択レジスタ７にデジタル信号入出力ポート１０を選択するデータを設定すると、デジタル信号入出力ポート１０がイネーブル状態となり、一方、デジタル／アナログ変換回路１２が非出力状態になって、信号入出力兼用端子２はデジタル信号入出力ポート１０を介して入出力されるデジタル信号の入出力機能になる。
【００３１】
またデータレジスタ６にＣＰＵ ３によりデータを設定し、更にデジタル／アナログ変換器選択レジスタ７にデジタル／アナログ変換回路１２を選択するデータを設定すると、デジタル信号入出力ポート１０が非出力状態に、即ちプルアップもポート出力も行わない状態となり、一方、デジタル／アナログ変換回路１２が出力状態となって信号入出力兼用端子２は、デジタル／アナログ変換回路１２からのアナログ信号の出力機能になる。
【００３２】
そして、デジタル／アナログ変換回路１２が非出力状態の場合は、前述したようにデジタル／アナログ変換回路１２内のＭＯＳ トランジスタ２０又は非反転バッファＢｎ＋１ が非出力状態になるから、ＭＯＳ トランジスタ２０及び非反転バッファＢｎ＋１ には電流が流れることがない。したがって、アナログ信号を出力しないときに、信号入出力兼用端子２に外部からデジタル信号を入力しても、そのデジタル信号の電圧レベルを変化させる虞れはない。
【００３３】
本実施例では、デジタル／アナログ変換回路とデジタル信号入出力ポートの端子を兼用にしたが、デジタル／アナログ変換回路とデジタル信号入力ポートあるいはデジタル信号出力ポートの端子を兼用にしてもよい。
また本実施例では、デジタル／アナログ変換回路をワンチップマイクロコンピュータに内蔵したが、これは単なる例示であり、ワンチップマイクロコンピュータ以外に適用して、同様の効果が得られるのは言うまでもない。更に、デジタル信号を非反転バッファへ入力したが、非反転バッファの代わりに反転バッファを用いることもできる。
【００３４】
【発明の効果】
以上詳述したように本発明のデジタル／アナログ変換回路は、デジタル信号をアナログ変換して得られたアナログ信号をトランジスタを用いたスイッチ回路で出力、非出力にするようにしていないから、そのトランジスタのオン抵抗によりデジタル／アナログ変換特性の直線性が損なわれることがなく、デジタル信号が変化する全範囲にわたって高精度にデジタル信号をアナログ信号に変換できる。
【００３５】
また、デジタル／アナログ変換したアナログ信号を出力しない場合は、アナログ信号に変換するための抵抗を正又は負の基準電位から切離すから、抵抗を通って無用の電流が流れず、そのため信号入出力兼用端子へ外部からデジタル信号が入力された場合に、その電圧レベルを変化させる虞もないデジタル／アナログ変換回路を提供できる優れた効果を奏する。
また、本発明のデジタル／アナログ変換回路は、デジタル信号をアナログ変換する際に、正の基準電位から負の基準電位までのフルレンジで変換する優れた効果を奏する。
また、本発明のデジタル／アナログ変換回路は、第１のトランジスタスイッチと第２のトランジスタスイッチのオン抵抗を等しくするので、デジタル信号をアナログ変換して得られるアナログ信号は直線的な特性となる優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るデジタル／アナログ変換回路の構成を示すブロック図である。
【図２】非反転バッファの構成を示すブロック図である。
【図３】デジタル／アナログ変換特性を示すグラフである。
【図４】本発明に係るデジタル／アナログ変換回路の他の実施例の構成を示すブロック図である。
【図５】デジタル／アナログ変換回路を内蔵したワンチップマイクロコンピュータ内の構成を示すブロック図である。
【図６】従来のデジタル／アナログ変換回路を内蔵したワンチップマイクロコンピュータ内の構成を示すブロック図である。
【図７】従来のデジタル／アナログ変換回路及びスイッチ回路の構成を示すブロック図である。
【図８】図７に示す非反転バッファの構成を示すブロック図である。
【図９】デジタル／アナログ変換回路とスイッチ回路とを用いた場合のデジタル／アナログ変換特性を示すグラフである。
【符号の説明】
Ｂ１ ，Ｂ２ …Ｂｎ ，Ｂｎ＋１ 非反転バッファ
Ｄ１ ，Ｄ２ …Ｄｎ ，Ｄｎ＋１ 抵抗
Ｅ１ ，Ｅ２ … 抵抗
Ｌ 負荷抵抗
１２ デジタル／アナログ変換回路
２０ ＭＯＳ トランジスタ
Claims (2)
- デジタル信号入力側及びアナログ信号出力側の間に抵抗を介装しているＲ−２Ｒ型デジタル／アナログ変換回路において、前記デジタル信号入力側と、前記抵抗のデジタル信号入力側との間に各々介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するスリーステートバッファにより構成した第１のトランジスタスイッチ、及び前記抵抗の最下位ビットの正又は負の基準電位側の２Ｒ抵抗に替えて、２Ｒ抵抗と、この２Ｒ抵抗と正又は負の基準電位側との間に介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するＭＯＳトランジスタにより構成した第２のトランジスタスイッチとからなる回路を備え、前記非出力状態において前記抵抗が前記第２のトランジスタスイッチの正又は負の基準電位から切離される構成としたことを特徴とするデジタル／アナログ変換回路。
- デジタル信号入力側及びアナログ信号出力側の間に抵抗を介装しているＲ−２Ｒ型デジタル／アナログ変換回路において、前記デジタル信号入力側と、前記抵抗のデジタル信号入力側との間に各々介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するスリーステートバッファにより構成した第１のトランジスタスイッチ、及び前記抵抗の最下位ビットの正又は負の基準電位側の２Ｒ抵抗に替えて、２Ｒ抵抗と、この２Ｒ抵抗と正又は負の基準電位側との間に介装されており、非出力状態を得ることができ、正又は負の基準電位を選択するＭＯＳトランジスタにより構成した第２のトランジスタスイッチとからなる回路を備え、前記非出力状態において前記抵抗が前記第２のトランジスタスイッチの正又は負の基準電位から切離される構成とし、前記第１のトランジスタスイッチ及び前記第２のトランジスタスイッチは、オン抵抗を等しくすることを特徴とするデジタル／アナログ変換回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33070593A JP3551200B2 (ja) | 1993-12-27 | 1993-12-27 | デジタル／アナログ変換回路 |
| US08/345,754 US5602552A (en) | 1993-12-27 | 1994-11-22 | D/A converter capable of disabling the output |
| EP94118890A EP0660529B1 (en) | 1993-12-27 | 1994-11-30 | Digital/analog converting circuit |
| DE69414538T DE69414538T2 (de) | 1993-12-27 | 1994-11-30 | Digital/Analogwandlerschaltung |
| KR1019940036806A KR0149707B1 (ko) | 1993-12-27 | 1994-12-26 | 디지탈/아날로그 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33070593A JP3551200B2 (ja) | 1993-12-27 | 1993-12-27 | デジタル／アナログ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193504A JPH07193504A (ja) | 1995-07-28 |
| JP3551200B2 true JP3551200B2 (ja) | 2004-08-04 |
Family
ID=18235643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33070593A Expired - Fee Related JP3551200B2 (ja) | 1993-12-27 | 1993-12-27 | デジタル／アナログ変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5602552A (ja) |
| EP (1) | EP0660529B1 (ja) |
| JP (1) | JP3551200B2 (ja) |
| KR (1) | KR0149707B1 (ja) |
| DE (1) | DE69414538T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815104A (en) * | 1997-03-20 | 1998-09-29 | Sigmatel, Inc. | Method and apparatus for digital to analog conversion |
| JP4116190B2 (ja) * | 1999-05-06 | 2008-07-09 | 日本テキサス・インスツルメンツ株式会社 | Ｄａ変換器及びａｄ変換器 |
| US8487800B2 (en) * | 2011-11-14 | 2013-07-16 | Semtech Corporation | Resistive digital-to-analog conversion |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3145889A1 (de) * | 1981-11-19 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer digital/analog-wandler |
| JPS6190521A (ja) * | 1984-10-09 | 1986-05-08 | Nippon Gakki Seizo Kk | デジタル・アナログ変換器 |
| US4779029A (en) * | 1985-03-11 | 1988-10-18 | Ncr Corporation | Digitally compensated multiplying digital to analog converter |
| JPS6333014A (ja) * | 1986-07-26 | 1988-02-12 | Canon Inc | デジタルアナログ変換回路 |
| US4833473A (en) * | 1987-10-05 | 1989-05-23 | Harris Semiconductor Patents, Inc. | Digital to analog converter with switch function compensation |
| JPH0734542B2 (ja) * | 1988-06-29 | 1995-04-12 | 日本電気株式会社 | Ｄ−ａ変換回路 |
| JPH0377430A (ja) * | 1989-08-19 | 1991-04-03 | Fujitsu Ltd | Ｄ／ａコンバータ |
-
1993
- 1993-12-27 JP JP33070593A patent/JP3551200B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-22 US US08/345,754 patent/US5602552A/en not_active Expired - Fee Related
- 1994-11-30 EP EP94118890A patent/EP0660529B1/en not_active Expired - Lifetime
- 1994-11-30 DE DE69414538T patent/DE69414538T2/de not_active Expired - Fee Related
- 1994-12-26 KR KR1019940036806A patent/KR0149707B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0660529A1 (en) | 1995-06-28 |
| JPH07193504A (ja) | 1995-07-28 |
| KR0149707B1 (ko) | 1998-12-15 |
| DE69414538T2 (de) | 1999-05-06 |
| DE69414538D1 (de) | 1998-12-17 |
| EP0660529B1 (en) | 1998-11-11 |
| KR950022163A (ko) | 1995-07-28 |
| US5602552A (en) | 1997-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914547B1 (en) | Triple resistor string DAC architecture | |
| JP2001077694A (ja) | 可変抵抗回路及びｄ／ａ変換器 | |
| US7157941B2 (en) | Differential switching circuit and digital-to-analog converter | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| US7304596B2 (en) | Folded multi-LSB decided resistor string digital to analog converter | |
| US20060192705A1 (en) | Current source cell and D/A converter using the same | |
| EP0466145B1 (en) | D/A converter | |
| US6181265B1 (en) | Non-linear digital-to-analog converter | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JP4140528B2 (ja) | Ａ／ｄ変換装置 | |
| JPH1028056A (ja) | Ｄ／ａコンバータ | |
| EP0472372A2 (en) | Digital-to-analog converter having variable circuit parameters | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JPH0629850A (ja) | Ａ／ｄコンバータ | |
| KR100514320B1 (ko) | 디지털/아날로그 변환기 | |
| JP3067903B2 (ja) | アナログ／ディジタル変換器 | |
| JP4004390B2 (ja) | 逐次比較型ａｄコンバータおよびマイクロコンピュータ | |
| US20050168367A1 (en) | D/A converter and semiconductor device | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| US5220306A (en) | Digital signal comparator for comparing n-bit binary signals | |
| EP2782256B1 (en) | A digital to analogue converter | |
| JPH09232961A (ja) | Ｄ／ａ変換器 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| US7358886B2 (en) | Voltage output digital-to-analog converter circuit | |
| JPH10283090A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |