JPS6333014A - デジタルアナログ変換回路 - Google Patents
デジタルアナログ変換回路Info
- Publication number
- JPS6333014A JPS6333014A JP17616386A JP17616386A JPS6333014A JP S6333014 A JPS6333014 A JP S6333014A JP 17616386 A JP17616386 A JP 17616386A JP 17616386 A JP17616386 A JP 17616386A JP S6333014 A JPS6333014 A JP S6333014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- output
- digital
- comes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はデジタルアナログ変換回路に関する。
〈従来の技術〉
デジタルＩＣとアナログＩＣを接続して使用する場合、
デジタルＩＣ側から出力する信号は通常の“Ｈ”“Ｌ”
の２値化された信号であるが、時にはアナログ信号とし
て出力したい場合がある。例えば５段階の制御信号を送
るためにはデジタルでは３本の信号線が必要となるが、
アナログ信号として出力すれば１本の信号線でよいため
ＩＣのピン数を少なく出来、またＩＣを実装するときの
配線スペースを小さくできる。
デジタルＩＣ側から出力する信号は通常の“Ｈ”“Ｌ”
の２値化された信号であるが、時にはアナログ信号とし
て出力したい場合がある。例えば５段階の制御信号を送
るためにはデジタルでは３本の信号線が必要となるが、
アナログ信号として出力すれば１本の信号線でよいため
ＩＣのピン数を少なく出来、またＩＣを実装するときの
配線スペースを小さくできる。
〈発明の解決しようとする問題点〉
この様な場合に用いられるデジタルアナログ変換回路に
ついては種々の方式のものが用いられるが、−船釣にア
ナログ信号を出力しない場合であっても、前記変換回路
には電力供給が行われ、消費電力の面からみても無駄が
多く、効率が悪いという問題点があった。
ついては種々の方式のものが用いられるが、−船釣にア
ナログ信号を出力しない場合であっても、前記変換回路
には電力供給が行われ、消費電力の面からみても無駄が
多く、効率が悪いという問題点があった。
本発明はかかる問題点を解消することを目的とする。
く問題点を解決するための手段〉
本発明は上述の問題点を解消するために供給された電力
を利用してデジタル信号をアナログ信号に変換して出力
する手段と、該手段の出力を停止する際には前記変換す
る手段への電力供給の少なくとも一部を停止する制御手
段とを具備する。
を利用してデジタル信号をアナログ信号に変換して出力
する手段と、該手段の出力を停止する際には前記変換す
る手段への電力供給の少なくとも一部を停止する制御手
段とを具備する。
く作 用〉
上記構成に於いて、デジタル信号をアナログ信号に変換
して出力しない際には電力供給が停止される。
して出力しない際には電力供給が停止される。
〈実施例〉
以下、本発明の実施例について図面を用いて詳細に述べ
るが、本発明はデジタル−アナログ変換回路の種類に限
定されるものではないことは勿論である。
るが、本発明はデジタル−アナログ変換回路の種類に限
定されるものではないことは勿論である。
第１図は本発明の一実施例の構成を示す回路図である。
第１図において、１〜３は出力電圧を選択するための信
号線でデジタル信号が入力する。４〜７は分圧抵抗、８
〜１０はトランスファーゲート、１４は直流電流を制御
するためのトランジスタ、即ち電源からＡ／Ｄ変換部へ
の電力供給を制御するトランジスタである。１５は出力
電圧が選択されていない場合の出力電圧を一定電圧に固
定するためのトランジスタ、１３はトランジスタ１４．
１５をＯＮ。
号線でデジタル信号が入力する。４〜７は分圧抵抗、８
〜１０はトランスファーゲート、１４は直流電流を制御
するためのトランジスタ、即ち電源からＡ／Ｄ変換部へ
の電力供給を制御するトランジスタである。１５は出力
電圧が選択されていない場合の出力電圧を一定電圧に固
定するためのトランジスタ、１３はトランジスタ１４．
１５をＯＮ。
ＯＦＦするための回路（ＮＯＲゲート）である。
また前述の１〜１０はデジタル信号をアナログ信号に変
換するデジタル−アナログ信号変換回路を有するデジタ
ルＩＣＩＩを構成している。また１２は前記デジタルＩ
ＣＩ １に接続されるアナログＩＣである。１６はデジ
タルＩＣＩＩの出力端子である。
換するデジタル−アナログ信号変換回路を有するデジタ
ルＩＣＩＩを構成している。また１２は前記デジタルＩ
ＣＩ １に接続されるアナログＩＣである。１６はデジ
タルＩＣＩＩの出力端子である。
以上の様に構成される実施例の動作について説明する。
１〜３に示す信号線の１本に“Ｈ”の信号が印加される
とトランスファーゲート８〜ＩＯの１つが導通状態とな
り抵抗４〜７により分圧された電圧ｖｌ＋ｖ２．ｖ３の
１つが端子１６から出力される。このときＮＯＲゲート
１３の出力、即ちトランジスタ１４゜１５のゲート電圧
は“Ｌ”となりトランジスタ１４はＯＮとなり抵抗には
電流■１が流れる。１〜３に示す信号線に印加される信
号が全て“Ｌ”の場合、即ち出力すべき電圧が選択され
ていない場合は、トランジスタ１４．１５のゲート電圧
はＨ′となりトランジスタ１４はＯＦＦとなり直流電流
はカットされる。また本実施例では、出力電圧が選択さ
れていない場合、トランジスタ１５がＯＮして出力電圧
をＧＮＤに固定している。したがってノイズ等が発生し
ても出力電圧はグランドに固定され、出力が安定すると
いう効果も生じる。端子１６に出力される電圧の精度は
抵抗４〜７の相対精度、トランジスタ１４、トランファ
ーゲート８〜１０のオン抵抗のバラツキ及び分圧抵抗に
流れる電流１１と出力電流■２の比により決定される。
とトランスファーゲート８〜ＩＯの１つが導通状態とな
り抵抗４〜７により分圧された電圧ｖｌ＋ｖ２．ｖ３の
１つが端子１６から出力される。このときＮＯＲゲート
１３の出力、即ちトランジスタ１４゜１５のゲート電圧
は“Ｌ”となりトランジスタ１４はＯＮとなり抵抗には
電流■１が流れる。１〜３に示す信号線に印加される信
号が全て“Ｌ”の場合、即ち出力すべき電圧が選択され
ていない場合は、トランジスタ１４．１５のゲート電圧
はＨ′となりトランジスタ１４はＯＦＦとなり直流電流
はカットされる。また本実施例では、出力電圧が選択さ
れていない場合、トランジスタ１５がＯＮして出力電圧
をＧＮＤに固定している。したがってノイズ等が発生し
ても出力電圧はグランドに固定され、出力が安定すると
いう効果も生じる。端子１６に出力される電圧の精度は
抵抗４〜７の相対精度、トランジスタ１４、トランファ
ーゲート８〜１０のオン抵抗のバラツキ及び分圧抵抗に
流れる電流１１と出力電流■２の比により決定される。
電源電圧をｖ１抵抗４〜７の抵抗値をｒ、〜ｒ４とし、
トランジスタ１４のオン抵抗をＲＴＲトランスファーゲ
ートのオン抵抗をＲＸＦとすれば、各分電圧Ｖ、、Ｖ２
．Ｖ３は以下の式で計算できる。
トランジスタ１４のオン抵抗をＲＴＲトランスファーゲ
ートのオン抵抗をＲＸＦとすれば、各分電圧Ｖ、、Ｖ２
．Ｖ３は以下の式で計算できる。
一方、直流電流スイッチ用のトランジスタ１４がない場
合、即ち第２図のような回路の場合の各分電圧ｖ１′、
■２′、■３′は以下の式で計算できる。
合、即ち第２図のような回路の場合の各分電圧ｖ１′、
■２′、■３′は以下の式で計算できる。
ここでＲＴＲ＜＜ｒｌ、 ｒ２＋ｒ３．ｒ４Ｖ＞＞（ｒ
、＋ｒ２＋ｒ３＋ｒ４）Ｉ２と仮定し、トランジスタ１
４のオン抵抗のバラツキを△ＲＴＲとすれば、△ＲＴＲ
が出力電圧に与える影響△Ｖは以下の式で計算できる。
、＋ｒ２＋ｒ３＋ｒ４）Ｉ２と仮定し、トランジスタ１
４のオン抵抗のバラツキを△ＲＴＲとすれば、△ＲＴＲ
が出力電圧に与える影響△Ｖは以下の式で計算できる。
ここでＶ＝５Ｖ、 ｒ、＝ｒ２＝＝ｒ３＝＝ｒ４＝１
．２にΩ、ＲＴＲ＝ １００Ω、△ＲＴＲ，＝３０Ωと
仮定すると△Ｖご３０ ｍ Ｖ となり基準電圧（Ｖ）の０．０６％程度となる。
．２にΩ、ＲＴＲ＝ １００Ω、△ＲＴＲ，＝３０Ωと
仮定すると△Ｖご３０ ｍ Ｖ となり基準電圧（Ｖ）の０．０６％程度となる。
このようにスイッチングトランジスタ１４のＯＮ抵抗を
分圧抵抗の１／１０程度となるようにスイッチングトラ
ンジスタあるいは分圧抵抗の大きさを決めてやれば出力
電圧の精度にはほとんど影響がない。
分圧抵抗の１／１０程度となるようにスイッチングトラ
ンジスタあるいは分圧抵抗の大きさを決めてやれば出力
電圧の精度にはほとんど影響がない。
本実施例において、出力電圧が選択されていない場合、
即ち直流電流を流す必要がない場合は、自動的に電源回
路から供給される直流電流をカットする回路構成となっ
ているため、不要な直流電流による消費電力の増加をな
くすことが可能である。
即ち直流電流を流す必要がない場合は、自動的に電源回
路から供給される直流電流をカットする回路構成となっ
ているため、不要な直流電流による消費電力の増加をな
くすことが可能である。
また前述の解析結果からも明らかな様に、スイッチング
用のトランジスタのサイズを十分大きくしてやれば該ト
ランジスタを付加したことによる出力電圧の精度に与え
る影響もほとんどない。
用のトランジスタのサイズを十分大きくしてやれば該ト
ランジスタを付加したことによる出力電圧の精度に与え
る影響もほとんどない。
〈発明の効果〉
以上説明した様に本発明に依ればデジタル外アナログ変
換回路の不要な電力消費を押えることが出来る。
換回路の不要な電力消費を押えることが出来る。
第１図は、本発明の一実施例の構成を示すブロック図、
第２図は、従来のデジタル外アナログ変換回路の一例を
示すブロック図である。
示すブロック図である。
Claims (2)
- （１）供給された電力を利用してデジタル信号をアナロ
グ信号に変換して出力する手段と、該手段の出力を停止
する際には前記変換する手段への電力供給の少なくとも
一部を停止する制御手段とを具備したことを特徴とする
デジタルアナログ変換回路。 - （２）前記変換する手段は前記電力に応じて値の異なる
複数の電圧を発生する手段と、前記デジタル信号に応じ
て前記複数の電圧から１つを選択する手段とから成るこ
とを特徴とする特許請求の範囲第１項記載のデジタルア
ナログ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17616386A JPS6333014A (ja) | 1986-07-26 | 1986-07-26 | デジタルアナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17616386A JPS6333014A (ja) | 1986-07-26 | 1986-07-26 | デジタルアナログ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6333014A true JPS6333014A (ja) | 1988-02-12 |
Family
ID=16008764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17616386A Pending JPS6333014A (ja) | 1986-07-26 | 1986-07-26 | デジタルアナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6333014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0356067A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | パワーセーブ方式 |
| EP0660529A1 (en) * | 1993-12-27 | 1995-06-28 | Mitsubishi Denki Kabushiki Kaisha | Digital/analog converting circuit |
-
1986
- 1986-07-26 JP JP17616386A patent/JPS6333014A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0356067A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | パワーセーブ方式 |
| EP0660529A1 (en) * | 1993-12-27 | 1995-06-28 | Mitsubishi Denki Kabushiki Kaisha | Digital/analog converting circuit |
| US5602552A (en) * | 1993-12-27 | 1997-02-11 | Mitsubishi Denki Kabushiki Kaisha | D/A converter capable of disabling the output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432327B1 (ko) | 역레벨 시프트회로 및 파워용 반도체장치 | |
| JPS6333014A (ja) | デジタルアナログ変換回路 | |
| JP4426081B2 (ja) | 電圧発生器 | |
| US7130412B2 (en) | Telecommunication line driver having synthesized output impedance derived from output current sensing circuit | |
| TW395096B (en) | Current switching circuit applying in a digital-to-analog converter and the method thereof | |
| JPH0981883A (ja) | ２線式伝送器 | |
| CN217213524U (zh) | 电子系统和车辆 | |
| KR100280491B1 (ko) | 영상처리용 디지털/아날로그 변환기 | |
| JPS60256229A (ja) | Ｄａコンバ−タ | |
| KR0177408B1 (ko) | 출력 전류 콘트롤 회로 | |
| JP3437059B2 (ja) | アナログ出力／アラーム出力切換回路 | |
| JPH11122110A (ja) | Ｄ／ａ変換装置 | |
| JP2959146B2 (ja) | 通信装置 | |
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| KR19980065497A (ko) | 디지탈-아날로그 변환기 및 전압-전류 변환기를 갖는 시스템에서의 전류 선택장치 | |
| JP3210127B2 (ja) | 電圧パルス幅変換回路 | |
| JPS61135390A (ja) | 直流電動機の電流測定装置 | |
| JP4048404B2 (ja) | レベルモジュレータ | |
| JPS62230219A (ja) | 小振幅信号出力回路 | |
| JPH1074114A (ja) | 低電圧ｉｃ用電源回路 | |
| JPH1038962A (ja) | 電圧加算回路 | |
| JPH04359398A (ja) | ２線式信号伝送器 | |
| JPH02303153A (ja) | 半導体集積回路 | |
| JPS61182308A (ja) | 半導体集積回路 | |
| JPH03237809A (ja) | 増幅回路 |