JPH03237809A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH03237809A JPH03237809A JP2034302A JP3430290A JPH03237809A JP H03237809 A JPH03237809 A JP H03237809A JP 2034302 A JP2034302 A JP 2034302A JP 3430290 A JP3430290 A JP 3430290A JP H03237809 A JPH03237809 A JP H03237809A
- Authority
- JP
- Japan
- Prior art keywords
- current
- amplifier circuit
- transistor
- output
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 claims 1
- 239000002699 waste material Substances 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は増幅回路に関するものである。
従来の技術
従来の増幅回路を第４図に示す。第４図において、１〜
６は抵抗、７．８．９は電流源、１０〜１３はＰＮＰ
トランジスタ、１４〜１８はＮＰＮトランジスタ、１９
はコンデンサ、２０は信号入力端子、２１．２２は基準
電圧端子、２３は電源端子、２４は信号出力端子である
。
６は抵抗、７．８．９は電流源、１０〜１３はＰＮＰ
トランジスタ、１４〜１８はＮＰＮトランジスタ、１９
はコンデンサ、２０は信号入力端子、２１．２２は基準
電圧端子、２３は電源端子、２４は信号出力端子である
。
第５図は第４図の増幅回路の動作波形図である。
次に回路動作を第４図および第５図を用いて説明する。
信号入力端子２０に振ＩＶ＋ｓ、周期１１の正弦波を印
加すると、ＮＰＮトランジスタ１４のベース波形は第５
図ａのようになる。また、ＰＮＰトランジスタ１０のコ
レクタ電流（電流値Ｉ ＋ｏ）は第５図すのようになり
、ＰＮＰ）ランジスタ１２のコレクタ電流（源流値■！
２）は第５図Ｃのようになる。ＰＮＰトランジスタ１０
とＰＮＰ トランジスタ１１およびＰＮＰ ）ランジス
タ１２とＰＮＰトランジスタ１３は、カレントミラー回
路を構成している。したがって、各コレクタ電流値はｌ
ｌ０＝Ｉ Ｉｆ Ｉ １２＝ １１３となる。ＮＰＮ
）ランジスタ１６とＮＰＮトランジスタ１７もカレン
トミラー回路を構成し、抵抗４と抵抗５の大きさが等し
い場合、ＮＰＮトランジスタ１６のコレクタ電流（源流
値Ｉ ＋ａ）とＮＰＮ トランジスタ１７のコレクタ電
流（電流値１１７）は等しくなる。したがっ、て、次の
式が成り立つ。
加すると、ＮＰＮトランジスタ１４のベース波形は第５
図ａのようになる。また、ＰＮＰトランジスタ１０のコ
レクタ電流（電流値Ｉ ＋ｏ）は第５図すのようになり
、ＰＮＰ）ランジスタ１２のコレクタ電流（源流値■！
２）は第５図Ｃのようになる。ＰＮＰトランジスタ１０
とＰＮＰ トランジスタ１１およびＰＮＰ ）ランジス
タ１２とＰＮＰトランジスタ１３は、カレントミラー回
路を構成している。したがって、各コレクタ電流値はｌ
ｌ０＝Ｉ Ｉｆ Ｉ １２＝ １１３となる。ＮＰＮ
）ランジスタ１６とＮＰＮトランジスタ１７もカレン
トミラー回路を構成し、抵抗４と抵抗５の大きさが等し
い場合、ＮＰＮトランジスタ１６のコレクタ電流（源流
値Ｉ ＋ａ）とＮＰＮ トランジスタ１７のコレクタ電
流（電流値１１７）は等しくなる。したがっ、て、次の
式が成り立つ。
Ｉ ＋２＝ Ｉ ＋３・ Ｉ ＋３＝ Ｉ １６＋
１１６＝ Ｉ １７、’、 Ｉ １２＝ １１７ 抵抗６に、ＰＮＰトランジスタ１１のコレクタから基準
電圧端子２２へ流れる電流の向きを正とすると、抵抗６
を流れる電流（以下Ｉ６とする）は、ＩＳ”ＩＩｏ
１１２ であり、第５図ｄのようになる。
１１６＝ Ｉ １７、’、 Ｉ １２＝ １１７ 抵抗６に、ＰＮＰトランジスタ１１のコレクタから基準
電圧端子２２へ流れる電流の向きを正とすると、抵抗６
を流れる電流（以下Ｉ６とする）は、ＩＳ”ＩＩｏ
１１２ であり、第５図ｄのようになる。
次に第４図に示した従来の増幅回路の利得を計算する。
電流源７．８の電流値をＩＯとし、基準電圧端子２１の
電圧値をｖｌとすると、第５図ａの最大振幅でのＮＰＮ
）ランジスタ１４のベース電圧はＶＩＮ＋ｖ１であるか
ら、抵抗２には、ＮＰＮトランジスタ１４のエミッタか
らＮＰＮ ）ランジスタ１５のとなる。ＮＰＮ トラン
ジスタ１８のエミッタには、同ベースの電圧の変化に応
じた電圧が得られ、次式で表せる。
電圧値をｖｌとすると、第５図ａの最大振幅でのＮＰＮ
）ランジスタ１４のベース電圧はＶＩＮ＋ｖ１であるか
ら、抵抗２には、ＮＰＮトランジスタ１４のエミッタか
らＮＰＮ ）ランジスタ１５のとなる。ＮＰＮ トラン
ジスタ１８のエミッタには、同ベースの電圧の変化に応
じた電圧が得られ、次式で表せる。
Ｙｏｕｒ＝（Ｖ２＋ ＲｓＸ Ｉ ＋ａ） −ＶＢＥ１
８ ・＝”ｉ３まただし、（３）式においてｖＯυＴ
は信号出力端子の電圧、Ｖ２は基準電圧端子２２の電圧
、ＶＢＥ１８は前記トランジスタ１８のベース・エミッ
タ電圧である。（２）式より、（３）式は次のように表
せる。
８ ・＝”ｉ３まただし、（３）式においてｖＯυＴ
は信号出力端子の電圧、Ｖ２は基準電圧端子２２の電圧
、ＶＢＥ１８は前記トランジスタ１８のベース・エミッ
タ電圧である。（２）式より、（３）式は次のように表
せる。
の電流が流れる。したがって、ＩＩＯとＩ＋２は次のよ
うになる。
うになる。
の振幅の出力波形が得られる。
発明が解決しようとする課題
第４図において、信号出力端子２４に負荷を接続した場
合に、負荷側からの電流を放電する動作は、電流源９の
電流の大きさと放電の速度が比例している。したがって
、従来の増幅回路を高周波数領域で用いるためには、前
記電流源９の電流値を充分大きくする必要がある。すな
わち、第４図に示した従来回路は、出力部に大きな定電
流を流しておく必要があり、消費電流が大きくなる問題
点があった。
合に、負荷側からの電流を放電する動作は、電流源９の
電流の大きさと放電の速度が比例している。したがって
、従来の増幅回路を高周波数領域で用いるためには、前
記電流源９の電流値を充分大きくする必要がある。すな
わち、第４図に示した従来回路は、出力部に大きな定電
流を流しておく必要があり、消費電流が大きくなる問題
点があった。
課題を解決するための手段
本発明の増幅回路は、増幅回路の出力部に流す電流を出
力波形に応じて変化させるために、不要、要時に大電流
を流し続けるという無駄をなくすことができる。
力波形に応じて変化させるために、不要、要時に大電流
を流し続けるという無駄をなくすことができる。
作用
本発明の増幅回路によれば、出力波形の電位が低い場合
は、増幅回路の吸い込み電流が増加し、負荷を高速に放
電し、出力波形の電位が高い場合、すなわち、増幅回路
出力が負荷を充電する場合には、吸い込み電流が減少す
ることによって、電流源で常時大きな電流を流す必要が
なくなり、消費電流を削減することができる。
は、増幅回路の吸い込み電流が増加し、負荷を高速に放
電し、出力波形の電位が高い場合、すなわち、増幅回路
出力が負荷を充電する場合には、吸い込み電流が減少す
ることによって、電流源で常時大きな電流を流す必要が
なくなり、消費電流を削減することができる。
実施例
本発明の増幅回路の一実施例を第１図に示した回路図と
、第２図に示した動作波形をもとに説明する。第２図ａ
は、ＮＰＮトランジスタ１４のベース電圧波形で、第２
図すは同コレクタ電流および、ＰＮＰ ）ランジスタ１
０およびＰＮＰ ）ランジスタ１１のコレクタ電流の波
形で、第２図ＣはＮＰＮ ）ランジスタ１５と、ＰＮＰ
）ランジスタ１２およびＰＮＰ ）ランジスタ１３の
コレクタ電流波形である。従来の技術の項でも説明した
のと同様に、ＮＰＮＩ−ランジスタ１８のベース電圧波
形６ は、定電圧ｖ２を中心に、入力振幅ＶＩＮの２−「フ倍
の振幅波形のようになる（第２図ｅ）。
、第２図に示した動作波形をもとに説明する。第２図ａ
は、ＮＰＮトランジスタ１４のベース電圧波形で、第２
図すは同コレクタ電流および、ＰＮＰ ）ランジスタ１
０およびＰＮＰ ）ランジスタ１１のコレクタ電流の波
形で、第２図ＣはＮＰＮ ）ランジスタ１５と、ＰＮＰ
）ランジスタ１２およびＰＮＰ ）ランジスタ１３の
コレクタ電流波形である。従来の技術の項でも説明した
のと同様に、ＮＰＮＩ−ランジスタ１８のベース電圧波
形６ は、定電圧ｖ２を中心に、入力振幅ＶＩＮの２−「フ倍
の振幅波形のようになる（第２図ｅ）。
次に、ＮＰＮ ）ランジスタ１６，１７．３０で構成さ
れたカレントミラーのベース電流波形は、ＮＰＮ）ラン
ジスタ１５のコレクタ電流と同相の第２図ｄのようにな
り、第２図ｅとは逆相になる。
れたカレントミラーのベース電流波形は、ＮＰＮ）ラン
ジスタ１５のコレクタ電流と同相の第２図ｄのようにな
り、第２図ｅとは逆相になる。
したがって、前記ＮＰＮ ）ランジスタ１８のベース電
位がｖ２より低くなった時には、前記ＮＰＮトランジス
タ３０が電流を多く流し、負荷側からの電流を放電する
電流源として働き、放電の速度を速め、電流源９の電流
を削減することができる。
位がｖ２より低くなった時には、前記ＮＰＮトランジス
タ３０が電流を多く流し、負荷側からの電流を放電する
電流源として働き、放電の速度を速め、電流源９の電流
を削減することができる。
第３図に本発明の増幅回路の他の実施例を示す。
発明の効果
本発明の増幅回路により、出力部のエミッタホロアの電
流源の電流を小さくすることができ、消費電流の削減が
図れる。
流源の電流を小さくすることができ、消費電流の削減が
図れる。
第１図は本発明の増幅回路の一実施例を示した回路図、
第２図は本発明の増幅回路の動作波形図、第３図は本発
明の増幅回路の他の実施例を示した回路図、第４図は従
来の増幅回路の構成を示す回路図、第５図は従来の増幅
回路の動作波形図である。 １〜６，３１・・・・・・抵抗、７．８．９・・・・・
・電流源、１０〜１３・・・・−・ＰＮＰ トランジス
タ、１４〜１８．３０・・・・・・ＮＰＮ ）ランジス
タ、１９・・・・・・コンデンサ、２０・・・・・・信
号入力端子、２１．２２・・・・・・基準電圧端子、２
３・・・・・・電源端子、２４・・・信号出力端子。
第２図は本発明の増幅回路の動作波形図、第３図は本発
明の増幅回路の他の実施例を示した回路図、第４図は従
来の増幅回路の構成を示す回路図、第５図は従来の増幅
回路の動作波形図である。 １〜６，３１・・・・・・抵抗、７．８．９・・・・・
・電流源、１０〜１３・・・・−・ＰＮＰ トランジス
タ、１４〜１８．３０・・・・・・ＮＰＮ ）ランジス
タ、１９・・・・・・コンデンサ、２０・・・・・・信
号入力端子、２１．２２・・・・・・基準電圧端子、２
３・・・・・・電源端子、２４・・・信号出力端子。
Claims (1)
- 電流の増減方向が互いに異なる第１および第２の電流源
を有し、前記第１の電流源に第１のカレントミラーの入
力手段を接続し、前記第２の電流源に前記第１のカレン
トミラーの出力端およびエミッタに電流源を有するエミ
ッタホロアの入力端に接続し、前記第１のカレントミラ
ーの入力手段と共通に接続された第２のカレントミラー
の出力端を前記エミッタホロアの出力端に接続したこと
を特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034302A JP2548419B2 (ja) | 1990-02-14 | 1990-02-14 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034302A JP2548419B2 (ja) | 1990-02-14 | 1990-02-14 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03237809A true JPH03237809A (ja) | 1991-10-23 |
| JP2548419B2 JP2548419B2 (ja) | 1996-10-30 |
Family
ID=12410362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2034302A Expired - Fee Related JP2548419B2 (ja) | 1990-02-14 | 1990-02-14 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548419B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10828881B2 (en) | 2016-04-25 | 2020-11-10 | Valinge Innovation Ab | Veneered element and method of producing such a veneered element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364107U (ja) * | 1986-10-16 | 1988-04-27 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566561A (en) * | 1979-06-28 | 1981-01-23 | Toshiba Corp | Facsimile device |
-
1990
- 1990-02-14 JP JP2034302A patent/JP2548419B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364107U (ja) * | 1986-10-16 | 1988-04-27 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10828881B2 (en) | 2016-04-25 | 2020-11-10 | Valinge Innovation Ab | Veneered element and method of producing such a veneered element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2548419B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04315207A (ja) | 電源回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH03237809A (ja) | 増幅回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0537549Y2 (ja) | ||
| JPH0498683A (ja) | 差動増幅回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| SU1589377A1 (ru) | Усилитель мощности | |
| JPS5827542Y2 (ja) | 増幅器の電圧リミッタ−回路 | |
| JPH0346574Y2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JPS6220421A (ja) | 差動論理回路の基準電圧回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPH0816261A (ja) | レギュレータ回路 | |
| JPH0472410B2 (ja) | ||
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPS5913410A (ja) | 電力増幅器 | |
| JPS61264910A (ja) | レベルシフト回路 | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPS61294920A (ja) | シユミツト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |