JP3153105B2 - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JP3153105B2 JP3153105B2 JP16165695A JP16165695A JP3153105B2 JP 3153105 B2 JP3153105 B2 JP 3153105B2 JP 16165695 A JP16165695 A JP 16165695A JP 16165695 A JP16165695 A JP 16165695A JP 3153105 B2 JP3153105 B2 JP 3153105B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧−電流変換回路に関
する。
する。
【０００２】
【従来の技術】図７（ａ）は従来の電圧−電流変換回路
６０を概略的に示した回路図である。図中、６１はカレ
ントミラ−回路を示しており、カレントミラ−回路６１
はトランジスタＱ62及びトランジスタＱ63とで構成され
ている。トランジスタＱ62及びＱ63のエミッタは共に電
源Ｖｃｃに接続され、トランジスタＱ62のベ−スはトラ
ンジスタＱ63のベ−スに接続されると共に、トランジス
タＱ62のコレクタにも接続されている。トランジスタＱ
62のコレクタはトランジスタＱ64のコレクタに接続さ
れ、トランジスタＱ64のエミッタは抵抗Ｒ65を介して接
地されている。また、トランジスタＱ64のコレクタはア
ンプ６６のマイナス側の入力端子に接続されており、ア
ンプ６６の出力側はトランジスタＱ64のベ−スに接続さ
れている。上記のように構成された電圧−電流変換回路
６０にあっては、アンプ６６のプラス側の入力端子に入
力電圧ＶINが入力され、カレントミラ−回路６１を構成
するトランジスタＱ63のコレクタから入力電圧ＶINに比
例した出力電流ＩOUT が取り出されるようになってい
る。
６０を概略的に示した回路図である。図中、６１はカレ
ントミラ−回路を示しており、カレントミラ−回路６１
はトランジスタＱ62及びトランジスタＱ63とで構成され
ている。トランジスタＱ62及びＱ63のエミッタは共に電
源Ｖｃｃに接続され、トランジスタＱ62のベ−スはトラ
ンジスタＱ63のベ−スに接続されると共に、トランジス
タＱ62のコレクタにも接続されている。トランジスタＱ
62のコレクタはトランジスタＱ64のコレクタに接続さ
れ、トランジスタＱ64のエミッタは抵抗Ｒ65を介して接
地されている。また、トランジスタＱ64のコレクタはア
ンプ６６のマイナス側の入力端子に接続されており、ア
ンプ６６の出力側はトランジスタＱ64のベ−スに接続さ
れている。上記のように構成された電圧−電流変換回路
６０にあっては、アンプ６６のプラス側の入力端子に入
力電圧ＶINが入力され、カレントミラ−回路６１を構成
するトランジスタＱ63のコレクタから入力電圧ＶINに比
例した出力電流ＩOUT が取り出されるようになってい
る。
【０００３】上記した電圧−電流変換回路６０の動作を
簡単に説明すると以下のようになる。アンプ６６にはト
ランジスタＱ64を介してフィ−ドバックがかけられてい
るので、アンプ６６のプラス側の入力端子に入力される
入力電圧ＶINとマイナス側の端子にフィ−ドバック入力
される電圧とが等しくなるように制御される。すなわ
ち、入力電圧ＶINは、電源ＶｃｃからトランジスタＱ62
を介してトランジスタＱ64を流れる電流による抵抗Ｒ65
での電圧降下値と等しくなる。カレントミラ−回路６１
により、トランジスタＱ64を流れる電流と同じ大きさの
電流がトランジスタＱ63のコレクタから出力電流ＩOUT
＝ＶIN／Ｒ65・・・ として取り出される。
簡単に説明すると以下のようになる。アンプ６６にはト
ランジスタＱ64を介してフィ−ドバックがかけられてい
るので、アンプ６６のプラス側の入力端子に入力される
入力電圧ＶINとマイナス側の端子にフィ−ドバック入力
される電圧とが等しくなるように制御される。すなわ
ち、入力電圧ＶINは、電源ＶｃｃからトランジスタＱ62
を介してトランジスタＱ64を流れる電流による抵抗Ｒ65
での電圧降下値と等しくなる。カレントミラ−回路６１
により、トランジスタＱ64を流れる電流と同じ大きさの
電流がトランジスタＱ63のコレクタから出力電流ＩOUT
＝ＶIN／Ｒ65・・・ として取り出される。
【０００４】縦軸にＩOUT 、横軸にＶINをとって上記
式をグラフに示すと、図７（ｂ）に示したように、傾き
が１／Ｒ65の直線となる。すなわち、入力電圧ＶINに比
例した出力電流ＩOUT を得ることができる。
式をグラフに示すと、図７（ｂ）に示したように、傾き
が１／Ｒ65の直線となる。すなわち、入力電圧ＶINに比
例した出力電流ＩOUT を得ることができる。
【０００５】
【発明が解決しようとする課題】しかし、上記した電圧
−電流変換回路６０の場合、アンプ６６を用いているの
で、電圧−電流変換回路を構成するのに必要なトランジ
スタ等の素子を多く使用しなければならないという課題
がある。
−電流変換回路６０の場合、アンプ６６を用いているの
で、電圧−電流変換回路を構成するのに必要なトランジ
スタ等の素子を多く使用しなければならないという課題
がある。
【０００６】本発明は上記課題に鑑みなされたものであ
り、少ない素子数で電圧−電流変換機能を実現すること
ができる電圧−電流変換回路を提供することを目的とし
ている。
り、少ない素子数で電圧−電流変換機能を実現すること
ができる電圧−電流変換回路を提供することを目的とし
ている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る電圧−電流変換回路（１）は、第１のト
ランジスタ、第２のトランジスタ、第１のカレントミラ
−回路及び抵抗等で構成された第１の電流源を備え、前
記第１のトランジスタのコレクタは前記第１のカレント
ミラ−回路を介して電源に接続され、エミッタは第１の
抵抗を介して前記第１の電流源の入力側に接続され、前
記第２のトランジスタのコレクタは前記電源に接続さ
れ、エミッタは前記第１の電流源の入力側に接続され、
前記第１の電流源の出力側は接地され、前記第２のトラ
ンジスタのベ−スに所定の電圧が与えられ、前記第１の
トランジスタのベ−スを電圧入力端子とし、前記第１の
カレントミラ−回路から前記電圧入力端子に入力される
電圧に比例した電流を取り出す電圧−電流変換回路にお
いて、前記第１の電流源が第２のカレントミラ−回路で
構成され、該第２のカレントミラ−回路に並列に、抵抗
等で構成された前記第２のトランジスタに電流を供給す
るための第２の電流源が介装され、入力電圧が変化して
も前記第１のトランジスタを流れる電流と前記第２のト
ランジスタを流れる電流とが等しくなるように構成され
ていることを特徴としている。
に本発明に係る電圧−電流変換回路（１）は、第１のト
ランジスタ、第２のトランジスタ、第１のカレントミラ
−回路及び抵抗等で構成された第１の電流源を備え、前
記第１のトランジスタのコレクタは前記第１のカレント
ミラ−回路を介して電源に接続され、エミッタは第１の
抵抗を介して前記第１の電流源の入力側に接続され、前
記第２のトランジスタのコレクタは前記電源に接続さ
れ、エミッタは前記第１の電流源の入力側に接続され、
前記第１の電流源の出力側は接地され、前記第２のトラ
ンジスタのベ−スに所定の電圧が与えられ、前記第１の
トランジスタのベ−スを電圧入力端子とし、前記第１の
カレントミラ−回路から前記電圧入力端子に入力される
電圧に比例した電流を取り出す電圧−電流変換回路にお
いて、前記第１の電流源が第２のカレントミラ−回路で
構成され、該第２のカレントミラ−回路に並列に、抵抗
等で構成された前記第２のトランジスタに電流を供給す
るための第２の電流源が介装され、入力電圧が変化して
も前記第１のトランジスタを流れる電流と前記第２のト
ランジスタを流れる電流とが等しくなるように構成され
ていることを特徴としている。
【０００８】
【０００９】また本発明に係る電圧−電流変換回路
（２）は、第１のトランジスタ、第２のトランジスタ、
第１のカレントミラ−回路、第２のカレントミラ−回
路、第３のカレントミラ−回路及び抵抗等で構成された
第２の電流源を備え、前記第１のトランジスタのコレク
タは前記第１のカレントミラ−回路を介して電源に接続
され、エミッタは第１の抵抗の一端に接続され、第１の
抵抗の他端は前記第２のカレントミラ−回路を介して接
地され、前記第２のトランジスタのコレクタは前記第３
のカレントミラ−回路を介して電源に接続され、エミッ
タは前記第１の抵抗の他端に接続され、前記第２のトラ
ンジスタのベ−スに所定の電圧が与えられ、前記第２の
カレントミラ−回路に並列に、抵抗等で構成された前記
第２のトランジスタに電流を供給するための第２の電流
源が介装され、前記第１のトランジスタのベ−スを電圧
入力端子とし、前記第３のカレントミラ−回路から前記
電圧入力端子に入力される電圧に比例した電流を取り出
すことを特徴としている。
（２）は、第１のトランジスタ、第２のトランジスタ、
第１のカレントミラ−回路、第２のカレントミラ−回
路、第３のカレントミラ−回路及び抵抗等で構成された
第２の電流源を備え、前記第１のトランジスタのコレク
タは前記第１のカレントミラ−回路を介して電源に接続
され、エミッタは第１の抵抗の一端に接続され、第１の
抵抗の他端は前記第２のカレントミラ−回路を介して接
地され、前記第２のトランジスタのコレクタは前記第３
のカレントミラ−回路を介して電源に接続され、エミッ
タは前記第１の抵抗の他端に接続され、前記第２のトラ
ンジスタのベ−スに所定の電圧が与えられ、前記第２の
カレントミラ−回路に並列に、抵抗等で構成された前記
第２のトランジスタに電流を供給するための第２の電流
源が介装され、前記第１のトランジスタのベ−スを電圧
入力端子とし、前記第３のカレントミラ−回路から前記
電圧入力端子に入力される電圧に比例した電流を取り出
すことを特徴としている。
【００１０】また本発明に係る電圧−電流変換回路
（３）は、第１のトランジスタ、第２のトランジスタ、
第３のカレントミラ−回路、第４のカレントミラ−回
路、第５のカレントミラ−回路、第３の電流源及び該第
３の電流源と同じ値の電流を供給する第４の電流源を備
え、前記第１のトランジスタのコレクタは電源に接続さ
れ、エミッタは第１の抵抗を介して前記第４のカレント
ミラ−回路に接続され、前記第２のトランジスタのコレ
クタは前記第３のカレントミラ−回路を介して電源に接
続され、エミッタは前記第４のカレントミラ−回路に接
続され、該第４のカレントミラ−回路と接地間には前記
第５のカレントミラ−回路が介装され、該第５のカレン
トミラ−回路に並列に前記第２のトランジスタに電流を
供給するための第３の電流源が介装され、前記第２のト
ランジスタのコレクタと電源との間に前記第４の電流源
が介装され、前記第２のトランジスタのベ−スに所定の
電圧が与えられ、前記第１のトランジスタのベ−スを電
圧入力端子とし、前記第３のカレントミラ−回路から前
記電圧入力端子に入力される電圧に比例した電流を取り
出すことを特徴としている。
（３）は、第１のトランジスタ、第２のトランジスタ、
第３のカレントミラ−回路、第４のカレントミラ−回
路、第５のカレントミラ−回路、第３の電流源及び該第
３の電流源と同じ値の電流を供給する第４の電流源を備
え、前記第１のトランジスタのコレクタは電源に接続さ
れ、エミッタは第１の抵抗を介して前記第４のカレント
ミラ−回路に接続され、前記第２のトランジスタのコレ
クタは前記第３のカレントミラ−回路を介して電源に接
続され、エミッタは前記第４のカレントミラ−回路に接
続され、該第４のカレントミラ−回路と接地間には前記
第５のカレントミラ−回路が介装され、該第５のカレン
トミラ−回路に並列に前記第２のトランジスタに電流を
供給するための第３の電流源が介装され、前記第２のト
ランジスタのコレクタと電源との間に前記第４の電流源
が介装され、前記第２のトランジスタのベ−スに所定の
電圧が与えられ、前記第１のトランジスタのベ−スを電
圧入力端子とし、前記第３のカレントミラ−回路から前
記電圧入力端子に入力される電圧に比例した電流を取り
出すことを特徴としている。
【００１１】また本発明に係る電圧−電流変換回路
（４）は、上記電圧−電流変換回路（１）〜（３）のい
ずれかの電圧−電流変換回路が、入力端子と出力端子と
をそれぞれ共通にして複数個並列に接続されていること
を特徴としている。
（４）は、上記電圧−電流変換回路（１）〜（３）のい
ずれかの電圧−電流変換回路が、入力端子と出力端子と
をそれぞれ共通にして複数個並列に接続されていること
を特徴としている。
【００１２】
【作用】電圧−電流変換回路（１）及び電圧−電流変換
回路（２） 出力電流ＩOUT は、前記第１のトランジスタのエミッタ
の電位と前記第２のトランジスタのエミッタの電位との
電位差を前記第１の抵抗で除算した値となる。従来の電
圧−電流変換回路に比べて素子数が著しく少なくなると
共に、コンデンサを用いる必要がないので、占有面積が
小さくて済む。さらに、入力電圧ＶINが変化しても前記
第１のトランジスタを流れる電流と前記第２のトランジ
スタを流れる電流とを同じ値に保つことが可能であるの
で、前記第１のトランジスタ及び前記第２のトランジス
タの温度特性を向上させること（前記第１のトランジス
タ及び第２のトランジスタにおけるべ−ス・エミッタ間
電圧の温度による変動を抑えること）が可能であり、電
圧−電流変換における入出力特性・精度が向上する。
回路（２） 出力電流ＩOUT は、前記第１のトランジスタのエミッタ
の電位と前記第２のトランジスタのエミッタの電位との
電位差を前記第１の抵抗で除算した値となる。従来の電
圧−電流変換回路に比べて素子数が著しく少なくなると
共に、コンデンサを用いる必要がないので、占有面積が
小さくて済む。さらに、入力電圧ＶINが変化しても前記
第１のトランジスタを流れる電流と前記第２のトランジ
スタを流れる電流とを同じ値に保つことが可能であるの
で、前記第１のトランジスタ及び前記第２のトランジス
タの温度特性を向上させること（前記第１のトランジス
タ及び第２のトランジスタにおけるべ−ス・エミッタ間
電圧の温度による変動を抑えること）が可能であり、電
圧−電流変換における入出力特性・精度が向上する。
【００１３】電圧−電流変換回路（３） 前記第１のトランジスタのコレクタが直接電源に接続さ
れるので、電圧入力端子である前記第１のトランジスタ
のベ−スに０〜Ｖｃｃ（電源）の範囲の電圧を入力させ
ることが可能になる。すなわち、電圧−電流変換回路
（３）の場合、上記電圧−電流変換回路（１）に比べて
入力電圧範囲を拡大させることが可能である。
れるので、電圧入力端子である前記第１のトランジスタ
のベ−スに０〜Ｖｃｃ（電源）の範囲の電圧を入力させ
ることが可能になる。すなわち、電圧−電流変換回路
（３）の場合、上記電圧−電流変換回路（１）に比べて
入力電圧範囲を拡大させることが可能である。
【００１４】電圧−電流変換回路（４） 並列に接続される電圧−電流変換回路の個数に応じて入
出力特性を変化させることが可能になる。
出力特性を変化させることが可能になる。
【００１５】
【実施例】以下、本発明に係る電圧−電流変換回路の実
施例を図面に基づいて説明する。図１（ａ）は実施例１
に係る電圧−電流変換回路１０を概略的に示した回路図
である。図中、１１は第１のカレントミラ−回路を示し
ており、第１のカレントミラ−回路１１はトランジスタ
Ｑ12及びトランジスタＱ13で構成されている。トランジ
スタＱ12及びトランジスタＱ13のエミッタは共に電源Ｖ
ｃｃに接続され、トランジスタＱ13のベ−スはトランジ
スタＱ12のベ−スに接続されると共に、トランジスタＱ
13のコレクタに接続されている。トランジスタＱ13のコ
レクタは第１のトランジスタＱ14のコレクタに接続さ
れ、エミッタは第１の抵抗Ｒ16を介して第１の電流源１
９の入力側に接続され、第１の電流源１９の出力側は接
地されている。また、第２のトランジスタＱ15のコレク
タは電源Ｖｃｃに接続され、エミッタは第１の電流源１
９の入力側に接続されている。電源Ｖｃｃと第２のトラ
ンジスタＱ15のベ−スとの間に第２の抵抗Ｒ17が介装さ
れ、第２のトランジスタＱ15のベ−スと接地間に第３の
抵抗Ｒ18が介装されている。上記のように構成された電
圧−電流変換回路１０にあっては、第１のトランジスタ
Ｑ14のベ−スに入力電圧ＶINが印加され、第１のカレン
トミラ−回路１１を構成するトランジスタＱ12のコレク
タから出力電流ＩOUT が取り出されるようになってい
る。
施例を図面に基づいて説明する。図１（ａ）は実施例１
に係る電圧−電流変換回路１０を概略的に示した回路図
である。図中、１１は第１のカレントミラ−回路を示し
ており、第１のカレントミラ−回路１１はトランジスタ
Ｑ12及びトランジスタＱ13で構成されている。トランジ
スタＱ12及びトランジスタＱ13のエミッタは共に電源Ｖ
ｃｃに接続され、トランジスタＱ13のベ−スはトランジ
スタＱ12のベ−スに接続されると共に、トランジスタＱ
13のコレクタに接続されている。トランジスタＱ13のコ
レクタは第１のトランジスタＱ14のコレクタに接続さ
れ、エミッタは第１の抵抗Ｒ16を介して第１の電流源１
９の入力側に接続され、第１の電流源１９の出力側は接
地されている。また、第２のトランジスタＱ15のコレク
タは電源Ｖｃｃに接続され、エミッタは第１の電流源１
９の入力側に接続されている。電源Ｖｃｃと第２のトラ
ンジスタＱ15のベ−スとの間に第２の抵抗Ｒ17が介装さ
れ、第２のトランジスタＱ15のベ−スと接地間に第３の
抵抗Ｒ18が介装されている。上記のように構成された電
圧−電流変換回路１０にあっては、第１のトランジスタ
Ｑ14のベ−スに入力電圧ＶINが印加され、第１のカレン
トミラ−回路１１を構成するトランジスタＱ12のコレク
タから出力電流ＩOUT が取り出されるようになってい
る。
【００１６】次に、電圧−電流変換回路１０の動作を説
明する。第２のトランジスタＱ15のベ−ス電圧をＶIN´
とすると、ＶIN´は、ＶIN´＝Ｖｃｃ・Ｒ18／（Ｒ17＋
Ｒ18）となる。第２のトランジスタＱ15のべ−ス・エミ
ッタ間電圧をＶBE15とすると、第２のトランジスタＱ15
のエミッタ電圧は、ＶIN´−ＶBE15となる。したがっ
て、ＶIN＝ＶIN´−ＶBE15＋ＶBE14以上にならない限
り、第１のトランジスタＱ14はオンしない。ＶBE14は第
１のトランジスタＱ14のベ−ス・エミッタ間電圧を示し
ており、通常、ＶBE15＝ＶBE14であるので、ＶIN＞ＶIN
´でないと第１のトランジスタＱ14は動作しない。図１
（ｂ）に示したグラフにおいて、ＶINがＶIN´を超える
まで出力電流ＩOUT が出力されないのは上記理由によ
る。
明する。第２のトランジスタＱ15のベ−ス電圧をＶIN´
とすると、ＶIN´は、ＶIN´＝Ｖｃｃ・Ｒ18／（Ｒ17＋
Ｒ18）となる。第２のトランジスタＱ15のべ−ス・エミ
ッタ間電圧をＶBE15とすると、第２のトランジスタＱ15
のエミッタ電圧は、ＶIN´−ＶBE15となる。したがっ
て、ＶIN＝ＶIN´−ＶBE15＋ＶBE14以上にならない限
り、第１のトランジスタＱ14はオンしない。ＶBE14は第
１のトランジスタＱ14のベ−ス・エミッタ間電圧を示し
ており、通常、ＶBE15＝ＶBE14であるので、ＶIN＞ＶIN
´でないと第１のトランジスタＱ14は動作しない。図１
（ｂ）に示したグラフにおいて、ＶINがＶIN´を超える
まで出力電流ＩOUT が出力されないのは上記理由によ
る。
【００１７】ＶIN＞ＶIN´になると、第１のトランジス
タＱ14が動作し、出力電流ＩOUT が流れる。その時のＩ
OUT の大きさは、第１のトランジスタＱ14のエミッタ電
圧と第２のトランジスタＱ15のエミッタ電圧との差及び
第１の抵抗Ｒ16によって決定される。すなわち、ＩOUT
＝［（ＶIN−ＶBE14）−（ＶIN´−ＶBE15）］／Ｒ16
となる。上記したように、通常、ＶBE14＝ＶBE15である
から、結局、ＩOUT ＝（ＶIN−ＶIN´）／Ｒ16となる。
したがって、図１（ｂ）のグラフに示したように、ＶIN
がＶIN´を超えると、ＶINが増加するに伴って出力電流
ＩOUT が直線的に増加する。
タＱ14が動作し、出力電流ＩOUT が流れる。その時のＩ
OUT の大きさは、第１のトランジスタＱ14のエミッタ電
圧と第２のトランジスタＱ15のエミッタ電圧との差及び
第１の抵抗Ｒ16によって決定される。すなわち、ＩOUT
＝［（ＶIN−ＶBE14）−（ＶIN´−ＶBE15）］／Ｒ16
となる。上記したように、通常、ＶBE14＝ＶBE15である
から、結局、ＩOUT ＝（ＶIN−ＶIN´）／Ｒ16となる。
したがって、図１（ｂ）のグラフに示したように、ＶIN
がＶIN´を超えると、ＶINが増加するに伴って出力電流
ＩOUT が直線的に増加する。
【００１８】なお、第１の電流源１９は第２のトランジ
スタＱ15に電流を供給するために必要であり、第１の電
流源１９を流れる電流をＩ0 とすると、Ｉ0 ＞ＩOUT の
関係にある。また、第１の電流源１９として、抵抗を用
いてもよい。
スタＱ15に電流を供給するために必要であり、第１の電
流源１９を流れる電流をＩ0 とすると、Ｉ0 ＞ＩOUT の
関係にある。また、第１の電流源１９として、抵抗を用
いてもよい。
【００１９】以上説明したことから明らかなように、実
施例１に係る電圧−電流変換回路１０にあっては、アン
プ６６を用いる必要がないので、図６に示した従来の電
圧−電流変換回路６０に比べ、少ない素子数（およそ、
数分の一の素子数）で電圧−電流変換回路を構成するこ
とができる。また、コンデンサを用いる必要がないの
で、基板上に占める占有面積を小さくすることができ
る。
施例１に係る電圧−電流変換回路１０にあっては、アン
プ６６を用いる必要がないので、図６に示した従来の電
圧−電流変換回路６０に比べ、少ない素子数（およそ、
数分の一の素子数）で電圧−電流変換回路を構成するこ
とができる。また、コンデンサを用いる必要がないの
で、基板上に占める占有面積を小さくすることができ
る。
【００２０】次に、実施例２に係る電圧−電流変換回路
を説明する。図２は実施例２に係る電圧−電流変換回路
２０を概略的に示した回路図である。図２に示した実施
例２に係る電圧−電流変換回路２０の構成が図１（ａ）
に示した実施例１に係る電圧−電流変換回路１０の構成
と異なっているのは、第１のカレントミラ−回路１１が
第１のカレントミラ−回路２１となり、第１の電流源１
９が第２のカレントミラ−回路２２となり、第２のカレ
ントミラ−回路２２に並列に第２の電流源としての抵抗
Ｒ23が介装されている点である。その他の構成は同じで
ある。
を説明する。図２は実施例２に係る電圧−電流変換回路
２０を概略的に示した回路図である。図２に示した実施
例２に係る電圧−電流変換回路２０の構成が図１（ａ）
に示した実施例１に係る電圧−電流変換回路１０の構成
と異なっているのは、第１のカレントミラ−回路１１が
第１のカレントミラ−回路２１となり、第１の電流源１
９が第２のカレントミラ−回路２２となり、第２のカレ
ントミラ−回路２２に並列に第２の電流源としての抵抗
Ｒ23が介装されている点である。その他の構成は同じで
ある。
【００２１】第１のカレントミラ−回路２１はトランジ
スタＱ24、トランジスタＱ25、トランジスタＱ26で構成
されている。トランジスタＱ24、トランジスタＱ25、ト
ランジスタＱ26のコレクタは電源Ｖｃｃに接続され、ト
ランジスタＱ26のベ−スはトランジスタＱ25のベ−スに
接続され、トランジスタＱ25のベ−スはトランジスタＱ
24のベ−スに接続され、トランジスタＱ24のベ−スはト
ランジスタＱ24のコレクタに接続されている。トランジ
スタＱ24のコレクタはトランジスタＱ14のコレクタに接
続され、トランジスタＱ25のコレクタは第２のカレント
ミラ−回路２２を構成するトランジスタＱ28のコレクタ
に接続されている。また、トランジスタＱ26のコレクタ
から、出力電流ＩOUT が取り出されるようになってい
る。
スタＱ24、トランジスタＱ25、トランジスタＱ26で構成
されている。トランジスタＱ24、トランジスタＱ25、ト
ランジスタＱ26のコレクタは電源Ｖｃｃに接続され、ト
ランジスタＱ26のベ−スはトランジスタＱ25のベ−スに
接続され、トランジスタＱ25のベ−スはトランジスタＱ
24のベ−スに接続され、トランジスタＱ24のベ−スはト
ランジスタＱ24のコレクタに接続されている。トランジ
スタＱ24のコレクタはトランジスタＱ14のコレクタに接
続され、トランジスタＱ25のコレクタは第２のカレント
ミラ−回路２２を構成するトランジスタＱ28のコレクタ
に接続されている。また、トランジスタＱ26のコレクタ
から、出力電流ＩOUT が取り出されるようになってい
る。
【００２２】第２のカレントミラ−回路２２は、トラン
ジスタＱ28と、トランジスタＱ28を流れる電流の２倍の
電流を流すトランジスタＱ27とで構成され、トランジス
タＱ28のコレクタはトランジスタＱ28のベ−スに接続さ
れ、トランジスタＱ28のベ−スはトランジスタＱ27のベ
−スに接続され、トランジスタＱ27のエミッタ及びトラ
ンジスタＱ28のエミッタはともに接地されている。
ジスタＱ28と、トランジスタＱ28を流れる電流の２倍の
電流を流すトランジスタＱ27とで構成され、トランジス
タＱ28のコレクタはトランジスタＱ28のベ−スに接続さ
れ、トランジスタＱ28のベ−スはトランジスタＱ27のベ
−スに接続され、トランジスタＱ27のエミッタ及びトラ
ンジスタＱ28のエミッタはともに接地されている。
【００２３】次に、電圧−電流変換回路２０の動作を簡
単に説明する。図１に示した実施例１に係る電圧−電流
変換回路１０の場合と同様に、ＶIN＞ＶIN´となると、
第１のカレントミラ−回路２１を構成するトランジスタ
Ｑ24及びトランジスタＱ25から出力電流ＩOUT が流れ
る。その際、第２のカレントミラ−回路２２を構成する
トランジスタＱ27は、トランジスタＱ28を流れる電流の
２倍の電流が流れるように構成されているので、トラン
ジスタＱ28にＩOUT が流れると、トランジスタＱ27には
２ＩOUT が流れる。第１のトランジスタＱ14にはトラン
ジスタＱ24から大きさがＩOUT の電流が流れるので、第
２のトランジスタＱ15を介して同じく大きさＩOUT の電
流がトランジスタＱ27に引き込まれる。すなわち、電圧
−電流変換回路２０の場合、ＶIN＞ＶIN´となると、Ｖ
INが変化しても第１のトランジスタＱ14と第２のトラン
ジスタＱ15に同じ大きさの電流（ＩOUT ）が流れる。な
お、第２のカレントミラ−回路２２に並列に接続された
抵抗Ｒ23は、ＶIN≦ＶIN´で第１のカレントミラ−回路
２１を構成するトランジスタＱ26から出力電流ＩOUT を
取り出すことができない場合でも、第２のトランジスタ
Ｑ15に電流を供給し、第２のトランジスタＱ15をオン状
態に保持しておくためのものである。抵抗Ｒ23に流す電
流はごく僅かで良いので、抵抗Ｒ23で消費される電力は
ごく僅かである。
単に説明する。図１に示した実施例１に係る電圧−電流
変換回路１０の場合と同様に、ＶIN＞ＶIN´となると、
第１のカレントミラ−回路２１を構成するトランジスタ
Ｑ24及びトランジスタＱ25から出力電流ＩOUT が流れ
る。その際、第２のカレントミラ−回路２２を構成する
トランジスタＱ27は、トランジスタＱ28を流れる電流の
２倍の電流が流れるように構成されているので、トラン
ジスタＱ28にＩOUT が流れると、トランジスタＱ27には
２ＩOUT が流れる。第１のトランジスタＱ14にはトラン
ジスタＱ24から大きさがＩOUT の電流が流れるので、第
２のトランジスタＱ15を介して同じく大きさＩOUT の電
流がトランジスタＱ27に引き込まれる。すなわち、電圧
−電流変換回路２０の場合、ＶIN＞ＶIN´となると、Ｖ
INが変化しても第１のトランジスタＱ14と第２のトラン
ジスタＱ15に同じ大きさの電流（ＩOUT ）が流れる。な
お、第２のカレントミラ−回路２２に並列に接続された
抵抗Ｒ23は、ＶIN≦ＶIN´で第１のカレントミラ−回路
２１を構成するトランジスタＱ26から出力電流ＩOUT を
取り出すことができない場合でも、第２のトランジスタ
Ｑ15に電流を供給し、第２のトランジスタＱ15をオン状
態に保持しておくためのものである。抵抗Ｒ23に流す電
流はごく僅かで良いので、抵抗Ｒ23で消費される電力は
ごく僅かである。
【００２４】以上説明したように実施例２に係る電圧−
電流変換回路２０は、図１（ａ）に示した実施例１に係
る電圧−電流変換回路１０に比べ、以下の利点を有して
いる。実施例１に係る電圧−電流変換回路１０の場合、
第１のトランジスタＱ14と第２のトランジスタＱ15に流
れる電流の値が一致していないので、温度特性があまり
良くなく、変換精度があまり高くないという欠点、及び
入力電圧ＶINが印加されていなくとも第１の電流源１９
に大きさＩ0 （＞ＩOUT ）の電流を流す必要があるの
で、消費電力が大きいという欠点がある。
電流変換回路２０は、図１（ａ）に示した実施例１に係
る電圧−電流変換回路１０に比べ、以下の利点を有して
いる。実施例１に係る電圧−電流変換回路１０の場合、
第１のトランジスタＱ14と第２のトランジスタＱ15に流
れる電流の値が一致していないので、温度特性があまり
良くなく、変換精度があまり高くないという欠点、及び
入力電圧ＶINが印加されていなくとも第１の電流源１９
に大きさＩ0 （＞ＩOUT ）の電流を流す必要があるの
で、消費電力が大きいという欠点がある。
【００２５】しかし、電圧−電流変換回路２０の場合、
第１のトランジスタＱ14と第２のトランジスタＱ15とに
同じ大きさの電流を流すことができるので、トランジス
タの温度特性を向上させ、変換精度を向上させることが
できる。また、上記したように第２の電流源としての抵
抗Ｒ23に流れる電流はごく僅かであるので、消費電力も
ごく僅かである。
第１のトランジスタＱ14と第２のトランジスタＱ15とに
同じ大きさの電流を流すことができるので、トランジス
タの温度特性を向上させ、変換精度を向上させることが
できる。また、上記したように第２の電流源としての抵
抗Ｒ23に流れる電流はごく僅かであるので、消費電力も
ごく僅かである。
【００２６】次に、実施例３に係る電圧−電流変換回路
を説明する。図３は実施例３に係る電圧−電流変換回路
２５を概略的に示した回路図である。図３に示した実施
例３に係る電圧−電流変換回路２５の構成が図２に示し
た実施例２に係る電圧−電流変換回路２０の構成と異な
っているのは、第１のカレントミラ−回路２１からトラ
ンジスタＱ26が削除されて第１のカレントミラ−回路２
１´となり、第２のトランジスタＱ15と電源Ｖｃｃとの
間にトランジスタＱ36とトランジスタＱ37とで構成され
た第３のカレントミラ−回路３１が介装され、トランジ
スタＱ37のコレクタから出力電流ＩOUT が取り出される
ようになっている点であり、その他の構成は同じであ
る。
を説明する。図３は実施例３に係る電圧−電流変換回路
２５を概略的に示した回路図である。図３に示した実施
例３に係る電圧−電流変換回路２５の構成が図２に示し
た実施例２に係る電圧−電流変換回路２０の構成と異な
っているのは、第１のカレントミラ−回路２１からトラ
ンジスタＱ26が削除されて第１のカレントミラ−回路２
１´となり、第２のトランジスタＱ15と電源Ｖｃｃとの
間にトランジスタＱ36とトランジスタＱ37とで構成され
た第３のカレントミラ−回路３１が介装され、トランジ
スタＱ37のコレクタから出力電流ＩOUT が取り出される
ようになっている点であり、その他の構成は同じであ
る。
【００２７】第３のカレントミラ−回路３１において、
トランジスタＱ36及びトランジスタＱ37のエミッタは共
に電源Ｖｃｃに接続されており、トランジスタＱ37のベ
−スはトランジスタＱ36のベ−スに接続され、トランジ
スタＱ36のコレクタは第２のトランジスタＱ15のコレク
タに接続されている。
トランジスタＱ36及びトランジスタＱ37のエミッタは共
に電源Ｖｃｃに接続されており、トランジスタＱ37のベ
−スはトランジスタＱ36のベ−スに接続され、トランジ
スタＱ36のコレクタは第２のトランジスタＱ15のコレク
タに接続されている。
【００２８】上記の如く構成された電圧−電流変換回路
２５は、図２に示した実施例２に係る電圧−電流変換回
路２０と出力電流ＩOUT の取り出し方が異なっているの
みである。すなわち、電圧−電流変換回路２０の場合は
第１のトランジスタＱ14のコレクタから出力電流ＩOUT
を取り出し、電圧−電流変換回路２５の場合は第２のト
ランジスタＱ15のコレクタから出力電流ＩOUT を取り出
している。第１のトランジスタＱ14と第２のトランジス
タＱ15とには同じ大きさの電流が流れるので、電圧−電
流変換回路２０と電圧−電流変換回路２５との間に機能
的な違いはない。すなわち、実施例３に係る電圧−電流
変換回路２５は実施例２に係る電圧−電流変換回路２０
と同様の効果を有している。
２５は、図２に示した実施例２に係る電圧−電流変換回
路２０と出力電流ＩOUT の取り出し方が異なっているの
みである。すなわち、電圧−電流変換回路２０の場合は
第１のトランジスタＱ14のコレクタから出力電流ＩOUT
を取り出し、電圧−電流変換回路２５の場合は第２のト
ランジスタＱ15のコレクタから出力電流ＩOUT を取り出
している。第１のトランジスタＱ14と第２のトランジス
タＱ15とには同じ大きさの電流が流れるので、電圧−電
流変換回路２０と電圧−電流変換回路２５との間に機能
的な違いはない。すなわち、実施例３に係る電圧−電流
変換回路２５は実施例２に係る電圧−電流変換回路２０
と同様の効果を有している。
【００２９】次に、実施例４に係る電圧−電流変換回路
を説明する。図４は実施例４に係る電圧−電流変換回路
３０を概略的に示した回路図である。図４に示した実施
例４に係る電圧−電流変換回路３０の構成が図１（ａ）
に示した電圧−電流変換回路１０の構成と異なっている
のは、第１のカレントミラ−回路１１が削除されて第１
のトランジスタＱ14のコレクタが直接電源Ｖｃｃに接続
され、第２のトランジスタＱ15のコレクタと電源Ｖｃｃ
との間に第３のカレントミラ−回路３１が介装され、第
１の電流源１９の代わりに第４のカレントミラ−回路３
２が配設され、第４のカレントミラ−回路３２と接地間
に第５のカレントミラ−回路３３が介装され、第５のカ
レントミラ−回路３３に並列に第３の電流源３４が介装
され、第３のカレントミラ−回路３１に並列に、第３の
電流源３４と同じ値の電流を供給する第４の電流源３５
が介装され、第３のカレントミラ−回路３１から出力電
流ＩOUT が取り出されるようになっている点である。そ
の他の構成は同じである。
を説明する。図４は実施例４に係る電圧−電流変換回路
３０を概略的に示した回路図である。図４に示した実施
例４に係る電圧−電流変換回路３０の構成が図１（ａ）
に示した電圧−電流変換回路１０の構成と異なっている
のは、第１のカレントミラ−回路１１が削除されて第１
のトランジスタＱ14のコレクタが直接電源Ｖｃｃに接続
され、第２のトランジスタＱ15のコレクタと電源Ｖｃｃ
との間に第３のカレントミラ−回路３１が介装され、第
１の電流源１９の代わりに第４のカレントミラ−回路３
２が配設され、第４のカレントミラ−回路３２と接地間
に第５のカレントミラ−回路３３が介装され、第５のカ
レントミラ−回路３３に並列に第３の電流源３４が介装
され、第３のカレントミラ−回路３１に並列に、第３の
電流源３４と同じ値の電流を供給する第４の電流源３５
が介装され、第３のカレントミラ−回路３１から出力電
流ＩOUT が取り出されるようになっている点である。そ
の他の構成は同じである。
【００３０】第３のカレントミラ−回路３１はトランジ
スタＱ36とトランジスタＱ37とで構成されている。トラ
ンジスタＱ36及びトランジスタＱ37のエミッタは共に電
源Ｖｃｃに接続されており、トランジスタＱ37のベ−ス
はトランジスラＱ36のベ−スに接続され、トランジスタ
Ｑ36のベ−スは第２のトランジスタＱ15のコレクタに接
続されている。なお、トランジスタＱ37のコレクタから
出力電流ＩOUT が取り出されるようになっている。
スタＱ36とトランジスタＱ37とで構成されている。トラ
ンジスタＱ36及びトランジスタＱ37のエミッタは共に電
源Ｖｃｃに接続されており、トランジスタＱ37のベ−ス
はトランジスラＱ36のベ−スに接続され、トランジスタ
Ｑ36のベ−スは第２のトランジスタＱ15のコレクタに接
続されている。なお、トランジスタＱ37のコレクタから
出力電流ＩOUT が取り出されるようになっている。
【００３１】第４のカレントミラ−回路３２はトランジ
スタＱ38トランジスタＱ39とで構成されており、トラン
ジスタＱ39のエミッタは第１の抵抗Ｒ16を介して第１の
トランジスタＱ14のエミッタに接続され、トランジスタ
Ｑ38のエミッタは第２のトランジスタＱ15のエミッタに
接続されている。トランジスタＱ39のべ−スはトランジ
スタＱ38のベ−スに接続され、トランジスタＱ38のベ−
スはトランジスタＱ38のコレクタに接続されている。ト
ランジスタＱ39のコレクタは第５のカレントミラ−回路
３３を構成するトランジスタＱ41のコレクタに接続さ
れ、トランジスタＱ38のコレクタはトランジスタＱ40の
コレクタに接続されている。
スタＱ38トランジスタＱ39とで構成されており、トラン
ジスタＱ39のエミッタは第１の抵抗Ｒ16を介して第１の
トランジスタＱ14のエミッタに接続され、トランジスタ
Ｑ38のエミッタは第２のトランジスタＱ15のエミッタに
接続されている。トランジスタＱ39のべ−スはトランジ
スタＱ38のベ−スに接続され、トランジスタＱ38のベ−
スはトランジスタＱ38のコレクタに接続されている。ト
ランジスタＱ39のコレクタは第５のカレントミラ−回路
３３を構成するトランジスタＱ41のコレクタに接続さ
れ、トランジスタＱ38のコレクタはトランジスタＱ40の
コレクタに接続されている。
【００３２】第５のカレントミラ−回路３３はトランジ
スタＱ40とトランジスタＱ41とで構成されており、トラ
ンジスタＱ41のコレクタはトランジスタＱ41のベ−スに
接続され、トランジスタＱ41のベ−スはトランジスタＱ
40のベ−スに接続され、トランジスタＱ41のエミッタ及
びトランジスタＱ40のエミッタは共に接地されている。
スタＱ40とトランジスタＱ41とで構成されており、トラ
ンジスタＱ41のコレクタはトランジスタＱ41のベ−スに
接続され、トランジスタＱ41のベ−スはトランジスタＱ
40のベ−スに接続され、トランジスタＱ41のエミッタ及
びトランジスタＱ40のエミッタは共に接地されている。
【００３３】上記の如く構成された電圧−電流変換回路
３０の動作を簡単に説明する。実施例１に係る電圧−電
流変換回路１０で説明したように、ＶIN≦ＶIN´の場
合、第１のトランジスタＱ14は動作しない。その場合、
第２のトランジスタＱ15には第３の電流源３４及び第４
の電流源３５により、定電流Ｉ1 が供給される。ＶIN＞
ＶIN´となって第１のトランジスタＱ14がオンすると、
第１のトランジスタＱ14に電流ＩOUT が流れるが、第２
のトランジスタＱ15には、電源Ｖｃｃから第３のカレン
トミラ−回路３１を構成するトランジスタＱ36を通って
流れる電流ＩOUT と電源Ｖｃｃから第４の電流源３５を
通って流れる定電流Ｉ1 とを加えた（ＩOUT ＋Ｉ1 ）の
電流が流れる。定電流Ｉ1 は第３の電流源３４を通って
接地に流れ、第５のカレントミラ−回路３３には流れな
い。電圧−電流変換回路３０の出力は、第３のカレント
ミラ−回路３１を構成するトランジスタＱ37のコレクタ
から取り出される。
３０の動作を簡単に説明する。実施例１に係る電圧−電
流変換回路１０で説明したように、ＶIN≦ＶIN´の場
合、第１のトランジスタＱ14は動作しない。その場合、
第２のトランジスタＱ15には第３の電流源３４及び第４
の電流源３５により、定電流Ｉ1 が供給される。ＶIN＞
ＶIN´となって第１のトランジスタＱ14がオンすると、
第１のトランジスタＱ14に電流ＩOUT が流れるが、第２
のトランジスタＱ15には、電源Ｖｃｃから第３のカレン
トミラ−回路３１を構成するトランジスタＱ36を通って
流れる電流ＩOUT と電源Ｖｃｃから第４の電流源３５を
通って流れる定電流Ｉ1 とを加えた（ＩOUT ＋Ｉ1 ）の
電流が流れる。定電流Ｉ1 は第３の電流源３４を通って
接地に流れ、第５のカレントミラ−回路３３には流れな
い。電圧−電流変換回路３０の出力は、第３のカレント
ミラ−回路３１を構成するトランジスタＱ37のコレクタ
から取り出される。
【００３４】以上説明したように実施例４に係る電圧−
電流変換回路３０にあっては、図１（ａ）に示した実施
例１に係る電圧−電流変換回路１０に比べ、以下の利点
を有している。電圧−電流変換回路１０の場合、第１の
トランジスタＱ14のコレクタと電源Ｖｃｃとの間に第１
のカレントミラ−回路１１が介装され、第１のカレント
ミラ−回路１１を構成するトランジスタＱ12から出力電
流ＩOUT が取り出されるようになっている。これに対し
て実施例４に係る電圧−電流変換回路３０の場合、第１
のトランジスタＱ14のコレクタは直接電源Ｖｃｃに接続
されているので、第１のトランジスタＱ14に印加される
入力電圧ＶINを０〜Ｖｃｃの範囲に拡大することができ
る。
電流変換回路３０にあっては、図１（ａ）に示した実施
例１に係る電圧−電流変換回路１０に比べ、以下の利点
を有している。電圧−電流変換回路１０の場合、第１の
トランジスタＱ14のコレクタと電源Ｖｃｃとの間に第１
のカレントミラ−回路１１が介装され、第１のカレント
ミラ−回路１１を構成するトランジスタＱ12から出力電
流ＩOUT が取り出されるようになっている。これに対し
て実施例４に係る電圧−電流変換回路３０の場合、第１
のトランジスタＱ14のコレクタは直接電源Ｖｃｃに接続
されているので、第１のトランジスタＱ14に印加される
入力電圧ＶINを０〜Ｖｃｃの範囲に拡大することができ
る。
【００３５】次に、実施例５に係る電圧−電流変換回路
を説明する。図５（ａ）は実施例５に係る電圧−電流変
換回路４５を概略的に示した回路図である。実施例５に
係る電圧−電流変換回路４５は、基本的に、図２に示し
た実施例２に係る電圧−電流変換回路２０を、入力ＶIN
と出力ＩOUT をそれぞれ共通にして２個並列に接続した
ものである。
を説明する。図５（ａ）は実施例５に係る電圧−電流変
換回路４５を概略的に示した回路図である。実施例５に
係る電圧−電流変換回路４５は、基本的に、図２に示し
た実施例２に係る電圧−電流変換回路２０を、入力ＶIN
と出力ＩOUT をそれぞれ共通にして２個並列に接続した
ものである。
【００３６】ただし、第１のカレントミラ−回路とし
て、それぞれウィルソン型カレントミラ−回路２１０、
ウィルソン型カレントミラ−回路２１１を用いている。
また、カレントミラ−回路２２０及びカレントミラ−回
路２２１は第２のカレントミラ−回路２２に対応し、ト
ランジスタＱ141 は第１のトランジスタＱ14に対応し、
トランジスタＱ151 は第２のトランジスタＱ15に対応
し、抵抗Ｒ161 は第１の抵抗Ｒ16に対応し、抵抗Ｒ231
は抵抗Ｒ23に対応している。また、抵抗Ｒ451 はウィル
ソン型カレントミラ−回路２１０を含んだ電圧−電流変
換回路における第２の抵抗に相当し、抵抗Ｒ452 と抵抗
Ｒ453 とを加えたものは、第３の抵抗に相当する。一
方、抵抗Ｒ453 はウィルソン型カレントミラ−回路２１
１を含んだ電圧−電流変換回路における第３の抵抗に相
当し、抵抗Ｒ451 と抵抗Ｒ452 とを加えたものは、第２
の抵抗に相当する。
て、それぞれウィルソン型カレントミラ−回路２１０、
ウィルソン型カレントミラ−回路２１１を用いている。
また、カレントミラ−回路２２０及びカレントミラ−回
路２２１は第２のカレントミラ−回路２２に対応し、ト
ランジスタＱ141 は第１のトランジスタＱ14に対応し、
トランジスタＱ151 は第２のトランジスタＱ15に対応
し、抵抗Ｒ161 は第１の抵抗Ｒ16に対応し、抵抗Ｒ231
は抵抗Ｒ23に対応している。また、抵抗Ｒ451 はウィル
ソン型カレントミラ−回路２１０を含んだ電圧−電流変
換回路における第２の抵抗に相当し、抵抗Ｒ452 と抵抗
Ｒ453 とを加えたものは、第３の抵抗に相当する。一
方、抵抗Ｒ453 はウィルソン型カレントミラ−回路２１
１を含んだ電圧−電流変換回路における第３の抵抗に相
当し、抵抗Ｒ451 と抵抗Ｒ452 とを加えたものは、第２
の抵抗に相当する。
【００３７】ウィルソン型カレントミラ−回路２１０
は、トランジスタＱ51とトランジスタＱ52とマルチコレ
クタ型のトランジスタＱ53とで構成されている。トラン
ジスタＱ51及びトランジスタＱ52のエミッタは共に電源
Ｖｃｃに接続され、トランジスタＱ52のベ−スはトラン
ジスタＱ51のベ−スに接続され、トランジスタＱ51のベ
−スはトランジスタＱ51のコレクタに接続され、トラン
ジスタＱ51のコレクタはマルチコレクタ型のトランジス
タＱ53のエミッタに接続されている。トランジスタＱ52
のコレクタ及びマルチコレクタ型のトランジスタＱ53の
ベ−スはトランジスタＱ14のコレクタに接続され、マル
チコレクタ型のトランジスタＱ53の一方のコレクタはカ
レントミラ−回路２２０を構成するトランジスタＱ280
のコレクタに接続されている。そして、マルチコレクタ
型のトランジスタＱ53の他方のコレクタから出力電流Ｉ
OUT が取り出されるようになっている。ウィルソン型カ
レントミラ−回路２１１も同様に構成されている。
は、トランジスタＱ51とトランジスタＱ52とマルチコレ
クタ型のトランジスタＱ53とで構成されている。トラン
ジスタＱ51及びトランジスタＱ52のエミッタは共に電源
Ｖｃｃに接続され、トランジスタＱ52のベ−スはトラン
ジスタＱ51のベ−スに接続され、トランジスタＱ51のベ
−スはトランジスタＱ51のコレクタに接続され、トラン
ジスタＱ51のコレクタはマルチコレクタ型のトランジス
タＱ53のエミッタに接続されている。トランジスタＱ52
のコレクタ及びマルチコレクタ型のトランジスタＱ53の
ベ−スはトランジスタＱ14のコレクタに接続され、マル
チコレクタ型のトランジスタＱ53の一方のコレクタはカ
レントミラ−回路２２０を構成するトランジスタＱ280
のコレクタに接続されている。そして、マルチコレクタ
型のトランジスタＱ53の他方のコレクタから出力電流Ｉ
OUT が取り出されるようになっている。ウィルソン型カ
レントミラ−回路２１１も同様に構成されている。
【００３８】カレントミラ−回路２２０はトランジスタ
Ｑ280 及びトランジスタＱ270 で構成されており、トラ
ンジスタＱ280 は第２のカレントミラ−回路２２におけ
るトランジスタＱ28に対応し、トランジスタＱ270 はト
ランジスタＱ27に対応している。トランジスタＱ27の場
合、トランジスタＱ28を流れる電流の２倍の電流が流れ
るように構成されていたが、トランジスタＱ270 の場
合、ウィルソン型カレントミラ−回路２１０においてマ
ルチコレクタ型のトランジスタＱ53が用いられているの
で、トランジスタＱ280 を流れる電流の４倍の電流が流
れるように構成されている。カレントミラ−回路２２１
も同様に構成されている。
Ｑ280 及びトランジスタＱ270 で構成されており、トラ
ンジスタＱ280 は第２のカレントミラ−回路２２におけ
るトランジスタＱ28に対応し、トランジスタＱ270 はト
ランジスタＱ27に対応している。トランジスタＱ27の場
合、トランジスタＱ28を流れる電流の２倍の電流が流れ
るように構成されていたが、トランジスタＱ270 の場
合、ウィルソン型カレントミラ−回路２１０においてマ
ルチコレクタ型のトランジスタＱ53が用いられているの
で、トランジスタＱ280 を流れる電流の４倍の電流が流
れるように構成されている。カレントミラ−回路２２１
も同様に構成されている。
【００３９】上記のごとく構成された電圧−電流変換回
路４５を用いると、図５（ｂ）に示した入出力特性を有
する電圧−電流変換回路を構成することができる。その
理由を簡単に説明する。電源Ｖｃｃが抵抗Ｒ451 、Ｒ
452 及びＲ453 で分割され、トランジスタＱ 151 のベ−
スには、 Ｖ1 ＝Ｖｃｃ×Ｒ453 ／（Ｒ451 ＋Ｒ452 ＋Ｒ453 ） の電圧が印加され、トランジスタＱ15のベ−スには、 Ｖ2 ＝Ｖｃｃ×（Ｒ452 ＋Ｒ453 ）／（Ｒ451 ＋Ｒ452
＋Ｒ453 ） の電圧が印加される。したがって、トランジスタＱ14及
びトランジスタＱ141 のベ−スに印加される入力電圧Ｖ
INの電圧値がＶ1 を超えると、トランジスタＱ141 がオ
ンし、ウィルソン型カレントミラ−回路２１１から出力
電流ＩOUT が出力される。次に、入力電圧ＶINがＶ2 を
超えると、トランジスタＱ14がオンし、ウィルソン型カ
レントミラ−回路２１１から出力される電流にウィルソ
ン型カレントミラ−回路２１０から出力される電流を加
えたものが出力電流ＩOUT として取り出される。したが
って、電圧−電流変換回路４５の入出力特性は、図５
（ｂ）に示したような折れ線グラフとなる。
路４５を用いると、図５（ｂ）に示した入出力特性を有
する電圧−電流変換回路を構成することができる。その
理由を簡単に説明する。電源Ｖｃｃが抵抗Ｒ451 、Ｒ
452 及びＲ453 で分割され、トランジスタＱ 151 のベ−
スには、 Ｖ1 ＝Ｖｃｃ×Ｒ453 ／（Ｒ451 ＋Ｒ452 ＋Ｒ453 ） の電圧が印加され、トランジスタＱ15のベ−スには、 Ｖ2 ＝Ｖｃｃ×（Ｒ452 ＋Ｒ453 ）／（Ｒ451 ＋Ｒ452
＋Ｒ453 ） の電圧が印加される。したがって、トランジスタＱ14及
びトランジスタＱ141 のベ−スに印加される入力電圧Ｖ
INの電圧値がＶ1 を超えると、トランジスタＱ141 がオ
ンし、ウィルソン型カレントミラ−回路２１１から出力
電流ＩOUT が出力される。次に、入力電圧ＶINがＶ2 を
超えると、トランジスタＱ14がオンし、ウィルソン型カ
レントミラ−回路２１１から出力される電流にウィルソ
ン型カレントミラ−回路２１０から出力される電流を加
えたものが出力電流ＩOUT として取り出される。したが
って、電圧−電流変換回路４５の入出力特性は、図５
（ｂ）に示したような折れ線グラフとなる。
【００４０】以上説明したように実施例５に係る電圧−
電流変換回路４５を用いると、入出力特性を途中で変化
させることができる電圧−電流変換回路を構成すること
ができる。このような特性を有する電圧−電流変換回路
を図７に示した従来の電圧電流変換回路６０を用いて構
成すると、図６に示した電圧−電流変換回路５５のよう
に、抵抗Ｒ65、トランジスタＱ67及びアンプ６８等で構
成された定電圧回路７１と、抵抗Ｒ651 、トランジスタ
Ｑ69及びアンプ７０等で構成された定電圧回路７２を用
いる必要があり、素子数が著しく多くなる。これに対し
て、電圧−電流変換回路４５の場合、アンプ６６、６
８、７０を用いる必要がなく、電圧−電流変換回路２０
を単に並列に接続するだけ良く、少ない素子数でかつ簡
単に前記入出力特性を有する電圧−電流変換回路を構成
することができる。
電流変換回路４５を用いると、入出力特性を途中で変化
させることができる電圧−電流変換回路を構成すること
ができる。このような特性を有する電圧−電流変換回路
を図７に示した従来の電圧電流変換回路６０を用いて構
成すると、図６に示した電圧−電流変換回路５５のよう
に、抵抗Ｒ65、トランジスタＱ67及びアンプ６８等で構
成された定電圧回路７１と、抵抗Ｒ651 、トランジスタ
Ｑ69及びアンプ７０等で構成された定電圧回路７２を用
いる必要があり、素子数が著しく多くなる。これに対し
て、電圧−電流変換回路４５の場合、アンプ６６、６
８、７０を用いる必要がなく、電圧−電流変換回路２０
を単に並列に接続するだけ良く、少ない素子数でかつ簡
単に前記入出力特性を有する電圧−電流変換回路を構成
することができる。
【００４１】なお、上記実施例では電圧−電流変換回路
２０を用いて電圧−電流変換回路４５を構成する場合を
示したが、別の実施例では、電圧−電流変換回路１０、
電圧−電流変換回路２５または電圧−電流変換回路３０
を用いて電圧−電流変換回路４５を構成してもよい。い
ずれの場合も同様の効果を得ることができる。また、並
列に接続する電圧−電流変換回路の数を３個以上にして
もよい。その場合、接続個数に応じて入出力特性を変化
させることができる。
２０を用いて電圧−電流変換回路４５を構成する場合を
示したが、別の実施例では、電圧−電流変換回路１０、
電圧−電流変換回路２５または電圧−電流変換回路３０
を用いて電圧−電流変換回路４５を構成してもよい。い
ずれの場合も同様の効果を得ることができる。また、並
列に接続する電圧−電流変換回路の数を３個以上にして
もよい。その場合、接続個数に応じて入出力特性を変化
させることができる。
【００４２】
【発明の効果】電圧−電流変換回路（１）及び電圧−電
流変換回路（２） 同じ機能を実現するのに、従来の電圧−電流変換回路に
比べて用いる素子数を著しく少なくすることができる効
果に加えて、電圧−電流変換回路の温度特性を向上させ
ることができ、電圧−電流変換精度を向上させることが
できる。また、消費電力を少なくすることができる。
流変換回路（２） 同じ機能を実現するのに、従来の電圧−電流変換回路に
比べて用いる素子数を著しく少なくすることができる効
果に加えて、電圧−電流変換回路の温度特性を向上させ
ることができ、電圧−電流変換精度を向上させることが
できる。また、消費電力を少なくすることができる。
【００４３】電圧−電流変換回路（３） 電圧−電流変換回路（１）の有している効果に加えて、
入力電圧範囲を０〜電源電圧に拡大することができる。 電圧−電流変換回路（４） 並列に接続する個数に応じて入出力特性を変化させるこ
とができる。
入力電圧範囲を０〜電源電圧に拡大することができる。 電圧−電流変換回路（４） 並列に接続する個数に応じて入出力特性を変化させるこ
とができる。
【図１】（ａ）は本発明の実施例１に係る電圧−電流変
換回路を示した回路図であり、（ｂ）は実施例１に係る
電圧−電流変換回路の入出力特性を概略的に示したグラ
フである。
換回路を示した回路図であり、（ｂ）は実施例１に係る
電圧−電流変換回路の入出力特性を概略的に示したグラ
フである。
【図２】本発明の実施例２に係る電圧−電流変換回路を
示した回路図である。
示した回路図である。
【図３】本発明の実施例３に係る電圧−電流変換回路を
示した回路図である。
示した回路図である。
【図４】本発明の実施例４に係る電圧−電流変換回路を
示した回路図である。
示した回路図である。
【図５】（ａ）は本発明の実施例５に係る電圧−電流変
換回路を示した回路図であり、（ｂ）は実施例５に係る
電圧−電流変換回路の入出力特性を概略的に示したグラ
フである。
換回路を示した回路図であり、（ｂ）は実施例５に係る
電圧−電流変換回路の入出力特性を概略的に示したグラ
フである。
【図６】従来の電圧−電流変換回路を用いて実施例５に
係る電圧−電流変換回路と同じ機能を実現する電圧−電
流変換回路回路を示した回路図である。
係る電圧−電流変換回路と同じ機能を実現する電圧−電
流変換回路回路を示した回路図である。
【図７】従来の電圧−電流変換回路を示した回路図であ
る。
る。
１０、２０、２５、３０、４５ 電圧−電流変換回路 １１、２１、２１´ 第１のカレントミラ−回路 ２２ 第２のカレントミラ−回路 ３１ 第３のカレントミラ−回路 ３２ 第４のカレントミラ−回路 ３３ 第５のカレントミラ−回路 ２２０、２２１ カレントミラ−回路（第２のカレント
ミラ−回路） １９ 第１の電流源 ３４ 第３の電流源 ３５ 第４の電流源 ２１０、２１１ ウィルソン型カレントミラ−回路（第
１のカレントミラ−回路 Ｑ14、Ｑ141 第１のトランジスタ Ｑ15 Ｑ151 第２のトランジスタ Ｒ16 第１の抵抗 Ｒ17 第２の抵抗 Ｒ18 第３の抵抗 Ｒ23 抵抗（第２の電流源を構成する抵抗） Ｉ0 、Ｉ1 定電流 ＩOUT 出力電流 Ｖｃｃ 電源 ＶIN 入力電圧
ミラ−回路） １９ 第１の電流源 ３４ 第３の電流源 ３５ 第４の電流源 ２１０、２１１ ウィルソン型カレントミラ−回路（第
１のカレントミラ−回路 Ｑ14、Ｑ141 第１のトランジスタ Ｑ15 Ｑ151 第２のトランジスタ Ｒ16 第１の抵抗 Ｒ17 第２の抵抗 Ｒ18 第３の抵抗 Ｒ23 抵抗（第２の電流源を構成する抵抗） Ｉ0 、Ｉ1 定電流 ＩOUT 出力電流 Ｖｃｃ 電源 ＶIN 入力電圧
Claims (4)
- 【請求項１】 第１のトランジスタ、第２のトランジス
タ、第１のカレントミラ−回路及び抵抗等で構成された
第１の電流源を備え、前記第１のトランジスタのコレク
タは前記第１のカレントミラ−回路を介して電源に接続
され、エミッタは第１の抵抗を介して前記第１の電流源
の入力側に接続され、前記第２のトランジスタのコレク
タは前記電源に接続され、エミッタは前記第１の電流源
の入力側に接続され、前記第１の電流源の出力側は接地
され、前記第２のトランジスタのベ−スに所定の電圧が
与えられ、前記第１のトランジスタのベ−スを電圧入力
端子とし、前記第１のカレントミラ−回路から前記電圧
入力端子に入力される電圧に比例した電流を取り出す電
圧−電流変換回路において、前記第１の電流源が第２の
カレントミラ−回路で構成され、該第２のカレントミラ
−回路に並列に、抵抗等で構成された前記第２のトラン
ジスタに電流を供給するための第２の電流源が介装さ
れ、入力電圧が変化しても前記第１のトランジスタを流
れる電流と前記第２のトランジスタを流れる電流とが等
しくなるように構成されていることを特徴とする電圧−
電流変換回路。 - 【請求項２】 第１のトランジスタ、第２のトランジス
タ、第１のカレントミラ−回路、第２のカレントミラ−
回路、第３のカレントミラ−回路及び抵抗等で構成され
た第２の電流源を備え、前記第１のトランジスタのコレ
クタは前記第１のカレントミラ−回路を介して電源に接
続され、エミッタは第１の抵抗の一端に接続され、第１
の抵抗の他端は前記第２のカレントミラ−回路を介して
接地され、前記第２のトランジスタのコレクタは前記第
３のカレントミラ−回路を介して電源に接続され、エミ
ッタは前記第１の抵抗の他端に接続され、前記第２のト
ランジスタのベ−スに所定の電圧が与えられ、前記第２
のカレントミラ−回路に並列に、抵抗等で構成された前
記第２のトランジスタに電流を供給するための第２の電
流源が介装され、前記第１のトランジスタのベ−スを電
圧入力端子とし、前記第３のカレントミラ−回路から前
記電圧入力端子に入力される電圧に比例した電流を取り
出すことを特徴とする電圧−電流変換回路。 - 【請求項３】 第１のトランジスタ、第２のトランジス
タ、第３のカレントミラ−回路、第４のカレントミラ−
回路、第５のカレントミラ−回路、第３の電流源及び該
第３の電流源と同じ値の電流を供給する第４の電流源を
備え、前記第１のトランジスタのコレクタは電源に接続
され、エミッタは第１の抵抗を介して前記第４のカレン
トミラ−回路に接続され、前記第２のトランジスタのコ
レクタは前記第３のカレントミラ−回路を介して電源に
接続され、エミッタは前記第４のカレントミラ−回路に
接続され、該第４のカレントミラ−回路と接地間には前
記第５のカレントミラ−回路が介装され、該第５のカレ
ントミラ−回路に並列に前記第２のトランジスタに電流
を供給するための第３の電流源が介装され、前記第２の
トランジスタのコレクタと電源との間に前記第４の電流
源が介装され、前記第２のトランジスタのベ−スに所定
の電圧が与えられ、前記第１のトランジスタのベ−スを
電圧入力端子とし、前記第３のカレントミラ−回路から
前記電圧入力端子に入力される電圧に比例した電流を取
り出すことを特徴とする電圧−電流変換回路。 - 【請求項４】 請求項１〜３のいずれかの項に記載の電
圧−電流変換回路が、入力端子と出力端子とをそれぞれ
共通にして複数個並列に接続されていることを特徴とす
る電圧−電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16165695A JP3153105B2 (ja) | 1995-06-28 | 1995-06-28 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16165695A JP3153105B2 (ja) | 1995-06-28 | 1995-06-28 | 電圧−電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918250A JPH0918250A (ja) | 1997-01-17 |
| JP3153105B2 true JP3153105B2 (ja) | 2001-04-03 |
Family
ID=15739339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16165695A Expired - Lifetime JP3153105B2 (ja) | 1995-06-28 | 1995-06-28 | 電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153105B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109157A (ja) * | 2004-10-06 | 2006-04-20 | Asahi Kasei Microsystems Kk | 対数増幅器 |
| JP4614750B2 (ja) * | 2004-12-01 | 2011-01-19 | 富士通テン株式会社 | レギュレータ |
-
1995
- 1995-06-28 JP JP16165695A patent/JP3153105B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0918250A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| EP0611105B1 (en) | Current source | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| JPH06310961A (ja) | 信号利得制御回路 | |
| JP3128361B2 (ja) | 差動増幅回路 | |
| JPH07202593A (ja) | 電圧電流変換回路 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2894075B2 (ja) | トランジスタ回路 | |
| JPH0614497Y2 (ja) | マルチ定電流源回路 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPS61153778A (ja) | アナログ演算回路 | |
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JPH07234731A (ja) | 可変電流源回路 | |
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPH06140850A (ja) | 分圧回路 | |
| JPH0964661A (ja) | 増幅回路 | |
| JPH0846452A (ja) | 演算増幅器 | |
| JPH02199517A (ja) | 定電圧回路 | |
| JPH04257106A (ja) | 電流電圧変換回路 | |
| JPH0479165B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150126 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |