JP2894075B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JP2894075B2 JP2894075B2 JP6442192A JP6442192A JP2894075B2 JP 2894075 B2 JP2894075 B2 JP 2894075B2 JP 6442192 A JP6442192 A JP 6442192A JP 6442192 A JP6442192 A JP 6442192A JP 2894075 B2 JP2894075 B2 JP 2894075B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ回路に関
し、特に制御電圧によるレギュレータ出力スイッチング
回路に関する。
し、特に制御電圧によるレギュレータ出力スイッチング
回路に関する。
【０００２】
【従来の技術】従来のレギュレータ出力スイッチング回
路は、図２に示すように、２個のレギュレータ７，８
と、各レギュレータ出力に１個ずつ接続された２個のス
イッチ回路９，１０と、そのスイッチ回路９，１０の出
力を共通接続した出力端子４とを有している。
路は、図２に示すように、２個のレギュレータ７，８
と、各レギュレータ出力に１個ずつ接続された２個のス
イッチ回路９，１０と、そのスイッチ回路９，１０の出
力を共通接続した出力端子４とを有している。
【０００３】スイッチ回路９がオンで、スイッチ回路１
０がオフのとき、出力端子４には、レギュレータ７のレ
ギュレータ電圧が出力され、スイッチ回路９がオフでス
イッチ回路１０がオンのとき、レギュレータ８の電圧が
出力される。このように、スイッチングにより、２種類
のレギュレータ出力を得ることが可能である。
０がオフのとき、出力端子４には、レギュレータ７のレ
ギュレータ電圧が出力され、スイッチ回路９がオフでス
イッチ回路１０がオンのとき、レギュレータ８の電圧が
出力される。このように、スイッチングにより、２種類
のレギュレータ出力を得ることが可能である。
【０００４】
【発明が解決しようとする課題】この従来のレギュレー
タ出力スイッチング回路では、２種類のレギュレータ出
力を得るために、２個のレギュレータが必要であり、素
子数が２０個前後で構成される標準的レギュレータ回路
を考えると、約４０個の素子がレギュレータに費やされ
る。
タ出力スイッチング回路では、２種類のレギュレータ出
力を得るために、２個のレギュレータが必要であり、素
子数が２０個前後で構成される標準的レギュレータ回路
を考えると、約４０個の素子がレギュレータに費やされ
る。
【０００５】また、さらに多くのレギュレータ出力を得
ようとした場合、その出力の種類をｎ個とすれば、ｎ個
のレギュレータが必要であり、よって約２０×ｎ個の素
子が費やされる。以上のように、複数のレギュレータ出
力を得るために、多くの素子数が必要であるという問題
点があった。
ようとした場合、その出力の種類をｎ個とすれば、ｎ個
のレギュレータが必要であり、よって約２０×ｎ個の素
子が費やされる。以上のように、複数のレギュレータ出
力を得るために、多くの素子数が必要であるという問題
点があった。
【０００６】本発明の目的は、前記問題点を解決し、少
ない素子数で構成できるようにしたトランジスタ回路を
提供することにある。
ない素子数で構成できるようにしたトランジスタ回路を
提供することにある。
【０００７】
【課題を解決するための手段】本発明のトランジスタ回
路の構成は、定電流源と前記定電流源の一端にエミッタ
が共通に接続された２つのトランジスタと前記２つのト
ランジスタのそれぞれのコレクタに接続された２つの抵
抗とで構成されたスイッチ回路と、前記スイッチ回路に
よって動作・非動作が決定される第１，第２の差動回路
と、前記第１，第２の差動回路の動作・非動作によって
出力端を切り替える手段とを備えることを特徴とする。
路の構成は、定電流源と前記定電流源の一端にエミッタ
が共通に接続された２つのトランジスタと前記２つのト
ランジスタのそれぞれのコレクタに接続された２つの抵
抗とで構成されたスイッチ回路と、前記スイッチ回路に
よって動作・非動作が決定される第１，第２の差動回路
と、前記第１，第２の差動回路の動作・非動作によって
出力端を切り替える手段とを備えることを特徴とする。
【０００８】例えば、本発明のトランジスタ回路の構成
は、第１の差動回路を構成する一方のトランジスタのコ
レクタは、カレントミラー回路を構成しかつコレクタと
ベースとが互いに接続された方のトランジスタのコレク
タに接続され、ベースはレギュレータ端子に接続されて
おり、前記第１の差動回路の他方のトランジスタのコレ
クタは電源端子に接続され、ベースは出力端子に接続さ
れており、第２の差動回路を構成する一方のトランジス
タのコレクタは、前記カレントミラー回路を構成するト
ランジスタのコレクタに接続され、ベースは前記レギュ
レータ端子に接続され、前記第２の差動回路の他方のト
ランジスタのコレクタは前記電源端子に接続され、ベー
スは一端が接地された抵抗の他端と一端が前記出力端子
に接続された抵抗の他端とに接続され、前記第１の差動
回路のエミッタ側は、一端が接地された抵抗の他端がエ
ミッタに接続された第１のトランジスタのコレクタが接
続され、前記第２の差動回路のエミッタ側は、一端が接
地された抵抗の他端がエミッタに接続された第２のトラ
ンジスタのコレクタが接続され、前記カレントミラー回
路の他方のトランジスタのコレクタには、一端が接地さ
れた抵抗の他端がエミッタに接続された第３，第４のト
ランジスタのコレクタと、第１の定電流源と前記出力端
子とがエミッタに接続されたトランジスタのベースとが
接続され、一端が接地された抵抗の他端と前記第１のト
ランジスタのベースと前記第３のトランジスタのベース
とにコレクタが接続された第５のトランジスタと、一端
が接地された抵抗の他端と前記第２のトランジスタのベ
ースと前記第４のトランジスタのベースとにコレクタが
接続された第６のトランジスタと、前記第５，第６のト
ランジスタのエミッタが接続された第２の定電流源とで
構成されるスイッチ回路を設けたことを特徴とする。
は、第１の差動回路を構成する一方のトランジスタのコ
レクタは、カレントミラー回路を構成しかつコレクタと
ベースとが互いに接続された方のトランジスタのコレク
タに接続され、ベースはレギュレータ端子に接続されて
おり、前記第１の差動回路の他方のトランジスタのコレ
クタは電源端子に接続され、ベースは出力端子に接続さ
れており、第２の差動回路を構成する一方のトランジス
タのコレクタは、前記カレントミラー回路を構成するト
ランジスタのコレクタに接続され、ベースは前記レギュ
レータ端子に接続され、前記第２の差動回路の他方のト
ランジスタのコレクタは前記電源端子に接続され、ベー
スは一端が接地された抵抗の他端と一端が前記出力端子
に接続された抵抗の他端とに接続され、前記第１の差動
回路のエミッタ側は、一端が接地された抵抗の他端がエ
ミッタに接続された第１のトランジスタのコレクタが接
続され、前記第２の差動回路のエミッタ側は、一端が接
地された抵抗の他端がエミッタに接続された第２のトラ
ンジスタのコレクタが接続され、前記カレントミラー回
路の他方のトランジスタのコレクタには、一端が接地さ
れた抵抗の他端がエミッタに接続された第３，第４のト
ランジスタのコレクタと、第１の定電流源と前記出力端
子とがエミッタに接続されたトランジスタのベースとが
接続され、一端が接地された抵抗の他端と前記第１のト
ランジスタのベースと前記第３のトランジスタのベース
とにコレクタが接続された第５のトランジスタと、一端
が接地された抵抗の他端と前記第２のトランジスタのベ
ースと前記第４のトランジスタのベースとにコレクタが
接続された第６のトランジスタと、前記第５，第６のト
ランジスタのエミッタが接続された第２の定電流源とで
構成されるスイッチ回路を設けたことを特徴とする。
【０００９】
【実施例】図１は本発明の一実施例のレギュレータ出力
のスイッチング回路の回路図である。
のスイッチング回路の回路図である。
【００１０】図１において、本実施例のスイッチング回
路は、４個のＮＰＮトランジスタ１０２〜１０５が２個
の差動回路１２，１３を成している。トランジスタ１０
２，１０４のコレクタ側は、カレントミラー回路をつく
る一方のＰＮＰトランジスタ１０１に共通に接続され、
ベースはレギュレータ端子３に共通に接続されている。
トランジスタ１０３のベースは直接出力端子４に接続さ
れ、トランジスタ１０５のベースは、抵抗２０４を介し
て接地され、かつ抵抗２０５を介して出力端子４に接続
されている。
路は、４個のＮＰＮトランジスタ１０２〜１０５が２個
の差動回路１２，１３を成している。トランジスタ１０
２，１０４のコレクタ側は、カレントミラー回路をつく
る一方のＰＮＰトランジスタ１０１に共通に接続され、
ベースはレギュレータ端子３に共通に接続されている。
トランジスタ１０３のベースは直接出力端子４に接続さ
れ、トランジスタ１０５のベースは、抵抗２０４を介し
て接地され、かつ抵抗２０５を介して出力端子４に接続
されている。
【００１１】さらに、差動回路１２，１３には、それぞ
れＮＰＮトランジスタ１０８，１０９を介してそれぞれ
抵抗２０１，２０２が接続され、また前記カレントミラ
ー回路のもう一方のＰＮＰトランジスタ１１１には、そ
れぞれ２０８，２０９がエミッタ側に接続された２個の
ＮＰＮトランジスタ１１２，１１３のコレクタが共通接
続されている。抵抗２０８，２０９の抵抗値は、抵抗２
０１，２０２の２倍の大きさで、かつトランジスタ１１
２，１１３のエミッタ面積は抵抗１０８，１０９の２分
の１の大きさである。スイッチ回路１５に含まれるＰＮ
Ｐトランジスタ１１６のベースには、一端が接地された
抵抗２１３と一端が電源端子２に接続された抵抗２１４
とが接続され、トランジスタ１１７のベースはレギュレ
ータ端子３に接続されている。トランジスタ１１６，１
１７のエミッタと端子２との間に、定電流源１１を設
け、トランジスタ１１６，１１７のコレクタにはそれぞ
れ抵抗２１１，２１２が設けられる。
れＮＰＮトランジスタ１０８，１０９を介してそれぞれ
抵抗２０１，２０２が接続され、また前記カレントミラ
ー回路のもう一方のＰＮＰトランジスタ１１１には、そ
れぞれ２０８，２０９がエミッタ側に接続された２個の
ＮＰＮトランジスタ１１２，１１３のコレクタが共通接
続されている。抵抗２０８，２０９の抵抗値は、抵抗２
０１，２０２の２倍の大きさで、かつトランジスタ１１
２，１１３のエミッタ面積は抵抗１０８，１０９の２分
の１の大きさである。スイッチ回路１５に含まれるＰＮ
Ｐトランジスタ１１６のベースには、一端が接地された
抵抗２１３と一端が電源端子２に接続された抵抗２１４
とが接続され、トランジスタ１１７のベースはレギュレ
ータ端子３に接続されている。トランジスタ１１６，１
１７のエミッタと端子２との間に、定電流源１１を設
け、トランジスタ１１６，１１７のコレクタにはそれぞ
れ抵抗２１１，２１２が設けられる。
【００１２】電源端子２の電圧をＶCC，抵抗２１３，２
１４の大きさをそれぞれＲ１，Ｒ２としたとき、トラン
ジスタ１１６のベース電圧は、ＶCCＲ１／（Ｒ１＋Ｒ
２）であり、この電圧値とレギュレータ端子３の電圧値
ＶREG の大小関係により、トランジスタ１０８，１０
９，１１２，１１３が、スイッチングされる。トランジ
スタ１０８，１１２がオンで、トランジスタ１０９，１
１３がオフのときには、端子３の電圧ＶREG が端子４に
そのまま出力され、トランジスタ１０９，１１３がオン
で、トランジスタ１０８，１１２がオフのときは、抵抗
２０４，２０５の大きさをそれぞれＲ３，Ｒ４とする
と、ＶREG （１＋Ｒ４／Ｒ３）が出力される。以上のよ
うに、ＶCCの大きさによって、２種類のレギュレータ出
力の切り替えが可能である。
１４の大きさをそれぞれＲ１，Ｒ２としたとき、トラン
ジスタ１１６のベース電圧は、ＶCCＲ１／（Ｒ１＋Ｒ
２）であり、この電圧値とレギュレータ端子３の電圧値
ＶREG の大小関係により、トランジスタ１０８，１０
９，１１２，１１３が、スイッチングされる。トランジ
スタ１０８，１１２がオンで、トランジスタ１０９，１
１３がオフのときには、端子３の電圧ＶREG が端子４に
そのまま出力され、トランジスタ１０９，１１３がオン
で、トランジスタ１０８，１１２がオフのときは、抵抗
２０４，２０５の大きさをそれぞれＲ３，Ｒ４とする
と、ＶREG （１＋Ｒ４／Ｒ３）が出力される。以上のよ
うに、ＶCCの大きさによって、２種類のレギュレータ出
力の切り替えが可能である。
【００１３】図１の一実施例では、電源電圧に応じて、
２種類のレギュレータ出力を得ることが可能であり、こ
れは２電源対応のＩＣの設計にたいへん有効でらる。こ
れに関し、具体的な数値を用いた例をあげて説明する。
２種類のレギュレータ出力を得ることが可能であり、こ
れは２電源対応のＩＣの設計にたいへん有効でらる。こ
れに関し、具体的な数値を用いた例をあげて説明する。
【００１４】電源電圧ＶCCが、９Ｖと５Ｖの両方で使用
可能なＩＣを設計するにあたり、レギュレータ電圧Ｖ
OUT を、ＶCC＝９Ｖの時はＶOUT ＝５Ｖ、ＶCC＝５Ｖの
時はＶOUT ＝３Ｖに設定したい。この場合、図１におい
て、抵抗２０４，２０５，２１３，２１４の大きさを各
々Ｒ３＝３ＫΩ，Ｒ４＝２ＫΩ，Ｒ１＝３ＫΩ，Ｒ２＝
４ＫΩとし、端子３に出力ＶREG ＝３Ｖのレギュレータ
を接続すればよい。
可能なＩＣを設計するにあたり、レギュレータ電圧Ｖ
OUT を、ＶCC＝９Ｖの時はＶOUT ＝５Ｖ、ＶCC＝５Ｖの
時はＶOUT ＝３Ｖに設定したい。この場合、図１におい
て、抵抗２０４，２０５，２１３，２１４の大きさを各
々Ｒ３＝３ＫΩ，Ｒ４＝２ＫΩ，Ｒ１＝３ＫΩ，Ｒ２＝
４ＫΩとし、端子３に出力ＶREG ＝３Ｖのレギュレータ
を接続すればよい。
【００１５】ＶCC＝９Ｖの場合、トランジスタ１１６の
ベース電圧は、ＶCCＲ１／（Ｒ１＋Ｒ２）＝３．８６Ｖ
であり、トランジスタ１１６は非動作、トランジスタ１
１７は動作する。これにより、トランジスタ１０２と１
０３で構成される差動回路は非動作、トランジスタ１０
４と１０５の方は動作し、出力端子４には、ＶOUT ＝Ｖ
REG （１＋Ｒ４／Ｒ３）＝５Ｖが出力される。
ベース電圧は、ＶCCＲ１／（Ｒ１＋Ｒ２）＝３．８６Ｖ
であり、トランジスタ１１６は非動作、トランジスタ１
１７は動作する。これにより、トランジスタ１０２と１
０３で構成される差動回路は非動作、トランジスタ１０
４と１０５の方は動作し、出力端子４には、ＶOUT ＝Ｖ
REG （１＋Ｒ４／Ｒ３）＝５Ｖが出力される。
【００１６】ＶCC＝５Ｖの場合、トランジスタ１１６の
ベース電圧は２．１４Ｖであり、トランジスタ１１７は
非動作、トランジスタ１１６は動作する。これにより、
前者とは逆に、トランジスタ１０２とトランジスタ１０
３の差動回路が動作し、ＶOUT ＝ＶREG ＝３Ｖが出力さ
れる。
ベース電圧は２．１４Ｖであり、トランジスタ１１７は
非動作、トランジスタ１１６は動作する。これにより、
前者とは逆に、トランジスタ１０２とトランジスタ１０
３の差動回路が動作し、ＶOUT ＝ＶREG ＝３Ｖが出力さ
れる。
【００１７】図３は本発明の他の実施例としてのレギュ
レータ出力のスイッチング回路の回路図である。図３に
おいて、本実施例は、図１の実施例を発展させ、ｎ個の
差動回路１２〜１４と、スイッチ回路１とを含み、構成
されている。
レータ出力のスイッチング回路の回路図である。図３に
おいて、本実施例は、図１の実施例を発展させ、ｎ個の
差動回路１２〜１４と、スイッチ回路１とを含み、構成
されている。
【００１８】スイッチ回路１は、ｎ個のトランジスタ１
０８，１０９，…，１１０から、１つだけ選択して動作
させるスイッチ機能をもち、かつ（ｎ−１）個の差動回
路１３，…，１４のそれぞれ一方のトランジスタに接続
される抵抗２０４，２０５，…，２０６，２０７の抵抗
値を適当に設定しておく。これにより、出力端４にはｎ
種類のレギュレータ出力を得ることができる。トランジ
スタ１１２，１１３，…，１１４もｎ個用意される。以
上の構成により、ｎ種類のレギュレータ出力の切り替え
が可能となる。
０８，１０９，…，１１０から、１つだけ選択して動作
させるスイッチ機能をもち、かつ（ｎ−１）個の差動回
路１３，…，１４のそれぞれ一方のトランジスタに接続
される抵抗２０４，２０５，…，２０６，２０７の抵抗
値を適当に設定しておく。これにより、出力端４にはｎ
種類のレギュレータ出力を得ることができる。トランジ
スタ１１２，１１３，…，１１４もｎ個用意される。以
上の構成により、ｎ種類のレギュレータ出力の切り替え
が可能となる。
【００１９】図３の他の実施例では、スイッチングによ
ってｎ種類のレギュレータ出力が得られるが、例えば１
０種類の出力を得ようとした場合、７０〜８０素子が必
要であるが、これを従来のレギュレータをｎ個使う回路
で実現しようとすると、２００以上の素子が費やされる
ことになる。このように、レギュレータ回路を１個だけ
しか必要としない。本実施例の回路は、従来のものに比
べ、大幅に素子数を削減できる。
ってｎ種類のレギュレータ出力が得られるが、例えば１
０種類の出力を得ようとした場合、７０〜８０素子が必
要であるが、これを従来のレギュレータをｎ個使う回路
で実現しようとすると、２００以上の素子が費やされる
ことになる。このように、レギュレータ回路を１個だけ
しか必要としない。本実施例の回路は、従来のものに比
べ、大幅に素子数を削減できる。
【００２０】
【発明の効果】以上説明したように、本発明は、１つの
レギュレータ電圧からスイッチングによって複数の出力
電圧を得ることができるので、従来のものより、素子数
を削減できるという効果がある。
レギュレータ電圧からスイッチングによって複数の出力
電圧を得ることができるので、従来のものより、素子数
を削減できるという効果がある。
【図１】本発明の一実施例のトランジスタ回路を示す回
路図である。
路図である。
【図２】従来のスイッチング回路を示すブロック図であ
る。
る。
【図３】本発明の他の実施例の回路図である。
１，９，１０，１５ スイッチ回路 ２〜４ 端子 ５，１１ 定電流源 ６ コンデンサ ７，８ レギュレータ １２〜１４ 差動回路 ２０１〜２１４ 抵抗 ２０１〜２１２ トランジスタ
Claims (1)
- 【請求項１】 第１の差動回路を構成する一方のトラン
ジスタのコレクタは、カレントミラー回路を構成しかつ
コレクタとベースとが互いに接続された方のトランジス
タのコレクタに接続され、ベースはレギュレータ端子に
接続されており、前記第１の差動回路の他方のトランジ
スタのコレクタは電源端子に接続され、ベースは出力端
子に接続されており、第２の差動回路を構成する一方の
トランジスタのコレクタは、前記カレントミラー回路を
構成するトランジスタのコレクタに接続され、ベースは
前記レギュレータ端子に接続され、前記第２の差動回路
の他方のトランジスタのコレクタは前記電源端子に接続
され、ベースは一端が接地された抵抗の他端と一端が前
記出力端子に接続された抵抗の他端とに接続され、前記
第１の差動回路のエミッタ側は、一端が接地された抵抗
の他端がエミッタに接続された第１のトランジスタのコ
レクタが接続され、前記第２の差動回路のエミッタ側
は、一端が接地された抵抗の他端がエミッタに接続され
た第２のトランジスタのコレクタが接続され、前記カレ
ントミラー回路の他方のトランジスタのコレクタには、
一端が接地された抵抗の他端がエミッタに接続された第
３，第４のトランジスタのコレクタと、第１の定電流源
と前記出力端子とがエミッタに接続されたトランジスタ
のベースとが接続され、一端が接地された抵抗の他端と
前記第１のトランジスタのベースと前記第３のトランジ
スタのベースとにコレクタが接続された第５のトランジ
スタと、一端が接地された抵抗の他端と前記第２のトラ
ンジスタのベースと前記第４のトランジスタのベースと
にコレクタが接続された第６のトランジスタと、前記第
５，第６のトランジスタのエミッタが接続された第２の
定電流源とで構成されるスイッチ回路を設けたことを特
徴とするトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6442192A JP2894075B2 (ja) | 1992-03-23 | 1992-03-23 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6442192A JP2894075B2 (ja) | 1992-03-23 | 1992-03-23 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265580A JPH05265580A (ja) | 1993-10-15 |
| JP2894075B2 true JP2894075B2 (ja) | 1999-05-24 |
Family
ID=13257799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6442192A Expired - Lifetime JP2894075B2 (ja) | 1992-03-23 | 1992-03-23 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894075B2 (ja) |
-
1992
- 1992-03-23 JP JP6442192A patent/JP2894075B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05265580A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| US6710584B2 (en) | Series regulator | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JP2894075B2 (ja) | トランジスタ回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH03788B2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JPH04255424A (ja) | 電源回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2597317Y2 (ja) | 基準電源回路 | |
| JPS6145625Y2 (ja) | ||
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS59149521A (ja) | 電源供給回路 | |
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| KR0183297B1 (ko) | 전기신호 최대 및 최저전압 제한회로 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JP2528838Y2 (ja) | 直流電源回路 | |
| JPH0635666Y2 (ja) | 電源回路 | |
| JP2000305644A (ja) | 電流発生装置 | |
| JPH06309053A (ja) | レギュレータ回路 | |
| JPH0347775B2 (ja) | ||
| JPS5936766B2 (ja) | メモリ電源切換回路 | |
| JPH05313769A (ja) | 起動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |