JP2528838Y2 - 直流電源回路 - Google Patents

Description

【考案の詳細な説明】 （技術分野） 本考案は、直流入力電圧が与えられる第１および第２
入力端子と、第１および第２入力端子それぞれに対応す
る第１および第２出力端子と、第１出力端子との間、お
よび第２出力端子との間のそれぞれで負荷が接続される
第３出力端子とを具備した直流電源回路に関する。

（従来技術） 第３図は、従来例の直流電源回路の回路図である。第
３図において、Ａは直流入力電圧の正極側（＋）に対応
する第１入力端子、Ｂは直流入力電圧の負極側（−）に
対応する第２入力端子、ＣおよびＥはそれぞれ第１およ
び第２出力端子、Ｄは第３出力端子である。SC1は第１
安定化電源回路部、SC2は第２安定化電源回路部であ
る。

両入力端子A,B間に直流入力電圧が印加される。第１
入力端子Ｃには、第１安定化電源回路部SC1で安定化さ
れた第１直流出力電圧（ただし、第１出力端子Ｃと第２
出力端子Ｅとの間の直流電圧）が現れる。第３出力端子
Ｄには第２安定化電源回路部SC2で安定化された第２直
流出力電圧（ただし、第３出力端子Ｄと第２出力端子Ｅ
との間の直流電圧）が現れる。

第１出力端子Ｃと第２出力端子Ｅとの間に接続された
第１負荷L1には、第１直流出力電圧が印加される。第３
出力端子Ｄと第２出力端子Ｅとの間に接続された第２負
荷L2には、第２直流出力電圧が印加される。

このような構成においては、図示のように負荷L1,L2
を接続した場合は、互いの負荷L1,L2には安定化された
直流出力電圧を印加することができる。

ところが、第２負荷L2を第３出力端子Ｄと第２出力端
子Ｅとの間に接続した状態で、第１出力端子Ｃと第３出
力端子Ｄとの間に、鎖線で示された第３負荷L3を接続し
た場合は、第３負荷L3を流れた負荷電流が第２負荷L2に
も流れてしまう。これでは、第２負荷L2に与えられる直
流出力電圧は安定化されなくなるという問題がある。

また、第２負荷L2が接続されていない状態では、第３
負荷L3を接続してもその第３負荷L3に負荷電流を流すこ
とができないからこの状態では第３負荷L3を接続できな
いという問題がある。

このような場合、第２負荷のみならず第３負荷にも安
定した直流出力電圧を供給するには、２つの独立した直
流電源を設けそれぞれの出力端子が必要となっていた。
これでは直流電源回路としてのコストが高くつくという
問題がある。

（考案の目的） 本考案は、このような事情に鑑みてなされたものであ
って、１つの直流電源からの直流入力電圧でもって、コ
スト的に安くしてしかも少なくとも２つの負荷に安定し
た直流出力電圧を与えることができるようにすることを
目的としている。

（考案の構成） 本考案は、前記目的を達成するために、直流入力電圧
が与えられる第１および第２入力端子と、 前記第１および第２入力端子それぞれに対応する第１
および第２出力端子と、 前記第１出力端子との間で第１負荷が、また前記第２
出力端子との間で第２負荷がそれぞれ接続される第３出
力端子と、 それぞれのコレクタを前記第１および第２出力端子に
接続され、かつ、互いのエミッタを共通に前記第３出力
端子に接続されたnpn型の第１電流制御用トランジスタ
およびpnp型の第２電流制御用トランジスタと、 前記第１電流制御用トランジスタのベースとコレクタ
との間に接続されたベースバイアス抵抗と、 前記両電流制御用トランジスタのベース間に接続さ
れ、無負荷時の前記両電流制御用トランジスタのベース
バイアス電流を設定する無負荷ベースバイアス電流設定
手段と、 前記第３出力端子に接続された入力部と、第２電流制
御用トランジスタのベースに接続された出力部と、ベー
スが前記入力部を介して第３出力端子に接続されかつコ
レクタが前記無負荷ベースバイアス電流設定手段に接続
された電圧帰還用トランジスタとを有し、前記第３出力
端子に現れる直流出力電圧の変動に応答して前記電圧帰
還用トランジスタのコレクタ電位を変化させることによ
り前記無負荷ベースバイアス電流設定手段の設定ベース
バイアス電流を変化させて前記第３出力端子に現れる直
流出力電圧を一定値に保持させる電圧帰還回路とを具備
したことを特徴としている。

この構成による作用は次の通りである。

即ち、第１出力端子と第３出力端子との間に第１負荷
が接続され、かつ第３出力端子と第２出力端子との間が
無負荷である場合は、第２電流制御用トランジスタのコ
レクタ・エミッタを介して負荷電流が流れる。

また、第１出力端子と第３出力端子との間が無負荷
で、第３出力端子と第２出力端子との間に第２負荷が接
続されている場合は、第１電流制御用トランジスタをコ
レクタ・エミッタを介して負荷電流が流れる。

第１および第２負荷がそれぞれの出力端子間に接続さ
れている場合も、その負荷抵抗に応じて、それに対応す
る電流制御用トランジスタを介して負荷電流が流れる。

この場合、負荷の接続状態のいかんにかかわらず、第
３出力端子に現れる電圧は、電圧帰還回路で一定値に保
持される。

（実施例） 以下、本考案の実施例を図面を参照して詳細に説明す
る。第１図は、本考案の実施例に係る直流電源回路の回
路図である。第１図において、A,Bはそれぞれ直流入力
電圧が与えられる第1,第２入力端子、C,Eはそれぞれ第
1,第２入力端子A,Bそれぞれに対応する第1,第２出力端
子、Ｄは第１出力端子Ａとの間で第１負荷L1が、また第
２出力端子Ｅとの間で第２負荷L2がそれぞれ接続される
第３出力端子である。L3は第１出力端子Ａと第２出力端
子Ｅとの間に接続される第３負荷L3である。

Q3,Q4はそれぞれのコレクタを第1,第２出力端子C,Eに
接続され、かつ、互いのエミッタを共通に第３出力端子
Ｄに接続されたnpn型の第１電流制御用トランジスタお
よびpnp型の第２電流制御用トランジスタ、R3は第１入
力端子Ａと第１電流制御用トランジスタQ3のベースとの
間に接続されたベースバイアス抵抗、D2,D3はそれぞれ
両電流制御用トランジスタQ3,Q4のベース間に接続さ
れ、両電流制御用トランジスタQ3,Q4のベース相互間の
電位差を少なくともVbe1＋Vbe2（ただし、Vbe1およびVb
e2は前記両電流制御用トランジスタQ3,Q4それぞれのベ
ース・エミッタ間電位差）の電位差に保持するようにベ
ースバイアス電流を設定するベースバイアス電流設定手
段としてのダイオードである。

Ｆは、第３出力端子Ｄに入力部Ｇが接続され、第２電
流制御用トランジスタQ4のベースに出力部Ｈが接続され
るとともに、第３出力端子Ｄに現れる直流出力電圧をそ
の入力部Ｇに帰還電圧として与えられ、この帰還電圧の
変動に応答してその直流出力電圧を一定値に保つように
その出力部Ｈから第２電流制御用トランジスタQ4のベー
スに対してそのベース電位を変化させる電圧帰還回路で
ある。

この電圧帰還回路Ｆは、定電圧ダイオードD1、バイア
ス抵抗R1、電圧増幅用トランジスタQ1、バイアス抵抗R
2、電圧帰還用トランジスタQ2とで構成されており、電
圧増幅用トランジスタQ1のエミッタが入力部Ｇになり、
電圧帰還用トランジスタQ2のコレクタが出力部Ｈにな
る。そして、定電圧ダイオードD1とバイアス抵抗R1との
接続部に電圧増幅用トランジスタQ1のベースが接続さ
れ、また電圧帰還用トランジスタQ2のベースがその電圧
増幅用トランジスタQ1のエミッタとバイアス抵抗R2とに
接続されている。

次に動作を説明する。

第1,第３および第２出力端子C,DおよびＥ間が無負荷
の場合に、入力端子A,B間に直流入力電圧（Vi）が印加
される。直流入力電圧（Vi）から定電圧ダイオードD1の
ツエナー電圧分（Vz）降下した電圧（Vi−Vz）が、電圧
増幅用トランジスタQ1のベースに与えられる。したがっ
て、電圧増幅用トランジスタQ1のエミッタ電圧（Ve1）
は、直流入力電圧（Vi）から定電圧ダイオードD1のツエ
ナー電圧（Vz）を差し引いた電圧に、電圧増幅用トラン
ジスタQ1のベース・エミッタ間電圧（Vbe1）を加えた電
圧値（Vi−Vz＋Vbe1）になる。

そして、第３出力端子Ｄにおける直流出力電圧、即
ち、電圧増幅用トランジスタQ1のエミッタ電圧が上昇す
ると、電圧増幅用トランジスタQ1のコレクタに接続され
ているバイアス抵抗R2の両端間電圧が上昇し、その結
果、電圧帰還用トランジスタQ2のベースバイアスが深く
なり、その電圧帰還用トランジスタQ2のコレクタ・電圧
が低下する。この低下によって、第２電流制御用トラン
ジスタQ4のベース電圧も低下するから、第２電流制御用
トランジスタQ4のコレクタ・エミッタ間抵抗が低くな
り、その結果、その電流制御用トランジスタQ4のエミッ
タに接続されている第３出力端子Ｄの直流出力電圧が下
降する。このことは、第１出力端子Ｃと第３出力端子Ｄ
との間の電圧（Vc−ｄ）が一定値に保たれることにな
る。

次に、第1,第３出力端子C,D間に第１負荷L1が接続さ
れた場合は、第１負荷L1に流れる電流は第２電流制御用
トランジスタQ4のコレクタ・エミッタを介して流れる。
また、第3,第２出力端子D,E間に第２負荷L2が接続され
た場合は、第２負荷L2に流れる電流は第１電流制御用ト
ランジスタQ3のコレクタ・エミッタを介して流れる。さ
らに、各出力端子C,DおよびＥ間に第1,第２負荷L1,L2が
接続された場合は、負荷抵抗の大きい方に並列に接続さ
れている電流制御用トランジスタQ3またはQ4のコレクタ
・エミッタ間抵抗値が下がり、両負荷電流の差に対応す
る電流がそのコレクタ・エミッタを介して流れる。

この場合、負荷をどのように接続しても電圧帰還回路
Ｆの作用により第３出力端子Ｄ点の直流出力電圧は一定
に保たれる。

第２図は本考案の他の実施例の回路であり、第１図と
対応する部分には同一の符号を付す。第２図に示される
実施例においては、電圧の安定化がそれほど重視されな
い場合で、かつ回路部品を少なくしてそのコストを低減
させる場合を特徴とする一例であり、電圧増幅用トラン
ジスタQ1が省略されるとともに、第３出力端子Ｄが電圧
帰還用トランジスタQ2のベースに抵抗R1を介して直接接
続され、かつそのエミッタは定電圧ダイオードD1を介し
て接地されている。この実施例の動作も基本的には第１
図のそれと同様であるからその動作説明は省略する。

（考案の効果） 以上説明したことから明らかなように本考案によれ
ば、第１および第２の入力端子に印加される１つの直流
入力電圧から第１および第３出力端子の間、第３出力端
子および第２出力端子の間にそれぞれ負荷をどのように
組み合わせ接続しても第３出力端子に現れる直流出力電
圧が一定に保持されるから、１つの直流電源でもって２
つの、例えば異なる直流出力電圧を負荷に供給でき、し
たがって、使用用途の広い直流電源をコスト的に安く得
ることができる。

【図面の簡単な説明】

第１図は本考案の一実施例の直流電源回路の回路図、第
２図は他の実施例の回路図、第３図は従来例の回路図で
ある。 A,Bは第1,第２入力端子、C,D,Eは第1,第2,第３出力端
子、Q3,Q4は電流制御用トランジスタ、R3はベースバイ
アス抵抗、D2,D3はベースバイアス電流設定手段として
のダイオード、Ｆは電圧帰還回路。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】直流入力電圧が与えられる第１および第２
   入力端子と、 前記第１および第２入力端子それぞれに対応する第１お
   よび第２出力端子と、前記第１出力端子との間で第１負
   荷が、また前記第２出力端子との間で第２負荷がそれぞ
   れ接続される第３出力端子と、 それぞれのコレクタを前記第１および第２出力端子に接
   続され、かつ、互いのエミッタを共通に前記第３出力端
   子に接続されたnpn型の第１電流制御用トランジスタお
   よびpnp型の第２電流制御用トランジスタと、 前記第１電流制御用トランジスタのベースとコレクタと
   の間に接続されたベースバイアス抵抗と、 前記両電流制御用トランジスタのベース間に接続され、
   無負荷時の前記両電流制御用トランジスタのベースバイ
   アス電流を設定する無負荷ベースバイアス電流設定手段
   と、 前記第３出力端子に接続された入力部と、第２電流制御
   用トランジスタのベースに接続された出力部と、ベース
   が前記入力部を介して第３出力端子に接続されかつコレ
   クタが前記無負荷ベースバイアス電流設定手段に接続さ
   れた電圧帰還用トランジスタとを有し、前記第３出力端
   子に現れる直流出力電圧の変動に応答して前記電圧帰還
   用トランジスタのコレクタ電位を変化させることにより
   前記無負荷ベースバイアス電流設定手段の設定ベースバ
   イアス電流を変化させて前記第３出力端子に現れる直流
   出力電圧を一定値に保持させる電圧帰還回路と、 を具備したことを特徴とする直流電源回路。