JPH06309053A - レギュレータ回路 - Google Patents

Abstract

(57)【要約】 【目的】 消費電流を増大させることなく、負荷電流に
より出力電圧が変動することを解消することのできるレ
ギュレータ回路を提供すること。 【構成】 共通にされたベースが出力端子ＶｏとＧＮＤ
を分割する抵抗Ｒ３，Ｒ４の接続点に接続されたトラン
ジスタＱ１，Ｑ２のエミッタは抵抗Ｒ１，Ｒ２と抵抗Ｒ
２をそれぞれ介してＧＮＤに接続され、各コレクタは第
１のカレントミラー回路２を介して電源端Ｖｃｃに接続
され、トランジスタＱ２のコレクタは、トランジスタＱ
３のベースに接続され、トランジスタＱ３、Ｑ４のベー
スは第２のカレントミラー回路３の出力端及び入力端を
介して電源端Ｖｃｃに接続され、トランジスタＱ３のコ
レクタ及び電源端Ｖｃｃ間にトランジスタＱ４のエミッ
タ・コレクタが接続され、トランジスタＱ３のエミッタ
は出力端子Ｖｏに接続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は出力電流により出力電圧
が変動しない精度の高いレギュレータ回路に関する。

【０００２】

【従来の技術】一般に電子機器では安定した動作を行わ
せるために電子機器に供給される電圧を安定化するレギ
ュレータ回路が広く使用される。以下、従来のレギュレ
ータ回路について説明する。図４は従来のレギュレータ
回路１１の構成を示すものである。

【０００３】図４において、Ｑ１，Ｑ２はベースが共通
のＮＰＮトランジスタであり、両ベースは、抵抗Ｒ３を
介してＮＰＮトランジスタＱ３のエミッタに接続される
と共に、抵抗Ｒ４を介してＧＮＤに接続されている。ト
ランジスタＱ１のエミッタは抵抗Ｒ１及びＲ２を介して
ＧＮＤに接続されており、抵抗Ｒ１及びＲ２の接続点
は、トランジスタＱ２のエミッタに接続されている。

【０００４】ＰＮＰトランジスタＱ７，Ｑ８及び抵抗Ｒ
５，Ｒ６は、カレントミラー回路を構成しており、トラ
ンジスタＱ７のコレクタ、ベース及びトランジスタＱ８
のベースは、トランジスタＱ１のコレクタに接続されて
いる。トランジスタＱ８のコレクタはＮＰＮトランジス
タＱ３のベース及びトランジスタＱ２のコレクタに接続
されている。

【０００５】トランジスタＱ７のエミッタは、抵抗Ｒ５
を介して電源端Ｖccに接続され、トランジスタＱ８のエ
ミッタは、抵抗Ｒ６を介して電源端Ｖccに接続される。
トランジスタＱ３のコレクタは電源端Ｖccに接続され、
トランジスタＱ３のエミッタはこのレギュレータ回路１
１の出力端子Ｖｏ（その出力電圧にもＶｏを用いる）に
接続されている。

【０００６】このように接続されたレギュレータ回路１
１の作用を以下に詳細に説明する。図４において、トラ
ンジスタＱ１のコレクタに流れる電流をＩ1として、ト
ランジスタＱ７，Ｑ８，Ｑ３の各ベース電流を無視する
と、トランジスタＱ２のコレクタにも、電流Ｉ1が流れ
る。

【０００７】これより、トランジスタＱ２のベース・エ
ミッタ間電圧ＶBE（Ｑ２）は、トランジスタＱ１のベー
ス・エミッタ間電圧をＶBE（Ｑ１）とし、トランジスタ
Ｑ１のエリアサイズ（エリア数）をｎ、つまりトランジ
スタＱ１のエミッタ面積を基本のエミッタサイズのｎ倍
とすると、 ＶBE（Ｑ２）＝ＶBE（Ｑ１）＋Ｒ１×Ｉ1 (1) となる。

【０００８】又、トランジスタＱ１，Ｑ２のベースの電
圧、つまり出力端とＧＮＤ間の出力電圧Ｖｏを抵抗Ｒ３
及びＲ４で分割する基準電圧をＶ1とすると Ｖ1＝ＶBE（Ｑ２）＋２×Ｉ1×Ｒ２ (2) となる。上記(1)、(2)式よりコレクタ電流Ｉ1を求める
と Ｉ1＝ＶT ln ｎ／Ｒ１ (3) となる。

【０００９】(3)式を(2)式に代入すると Ｖ1＝ＶBE（Ｑ２）＋２×ＶT ln ｎ×Ｒ２／Ｒ１ (4) となる。ここで、出力電圧Ｖｏを決定する基準電圧Ｖ1
の温度依存性を０に近づけるためには、(4)式の第１項
の温度係数と第２項の温度係数の和が０になればよい。

【００１０】一般に、トランジスタのベース・エミッタ
間電圧の温度係数は−２ｍＶ／℃，ＶTの温度係数は0.0
85ｍＶ／℃である。ゆえに、基準電圧Ｖ1の温度依存性
を０に近づけるには、例えばトランジスタＱ１のエリア
数ｎ＝１０とした時、抵抗比Ｒ２／Ｒ１≒5.1となるよ
うに設定すれば良い。

【００１１】次に基準電圧Ｖ1と出力電圧Ｖｏの関係は
次式にて、表される。 Ｖｏ＝Ｖ1×（Ｒ３＋Ｒ４）／Ｒ４ (5) ここで、出力電圧Ｖｏは、抵抗Ｒ３，Ｒ４の比で決まる
ので、基準電圧Ｖ1の温度依存性が０ならば、出力電圧
Ｖｏの温度依存性も０となる。ゆえに、出力電圧Ｖｏに
は温度特性の良好な出力が得られる。

【００１２】

【発明が解決しようとする課題】しかしながら、図４の
構成では、以下の点１）、２）について問題がある。
１）出力電圧Ｖｏから流れだす負荷電流をＩｏとする
と、トランジスタＱ３のベース電流ＩB（Ｑ３）は ＩB（Ｑ３）＝｛Ｉｏ＋Ｖｏ／（Ｒ３＋Ｒ４）｝／ｈfe（Ｑ３） (6) となる。

【００１３】(6)式より、負荷電流Ｉｏが大きい場合、
又、電流増幅率ｈfe（Ｑ３）が小さい場合、ＩB（Ｑ
３）の値は大きくなり、実際は無視できない。このた
め、トランジスタＱ１のコレクタ電流Ｉ1は、カレント
ミラー回路を介した後、トランジスタＱ３のベース電流
ＩB（Ｑ３）とトランジスタＱ２のコレクタ電流とに分
割されて流れる。

【００１４】ゆえに、トランジスタＱ１，Ｑ２にそれぞ
れ流れるコレクタ電流の差ができてしまい、バランスが
くずれ、出力電圧Ｖｏに誤差が生じてしまう。

【００１５】２）上記１）で問題となったベース電流Ｉ
B（Ｑ３）による影響を少なくするためには、 Ｉ1 ＞＞ ＩB（Ｑ３） (7) とすれば良い。しかし、このためには、コレクタ電流Ｉ
1の電流を増加させる必要があり、消費電流が増大して
しまう。

【００１６】本発明は、上記１）、２）の問題点を解決
するもので、消費電流を増大させることなく、負荷電流
により出力電圧が変動することを解消することのできる
レギュレータ回路を提供することを目的とする。

【００１７】

【課題を解決するための手段および作用】図１は本発明
のレギュレータ回路１の基本的回路構成を示す。図１
で、トランジスタＱ１，Ｑ２はベースが共通のＮＰＮト
ランジスタであり、そのベースは、抵抗Ｒ３を介して出
力端子Ｖｏに接続されると共に、抵抗Ｒ４を介してＧＮ
Ｄに接続されている。トランジスタＱ１のエミッタは抵
抗Ｒ１及びＲ２を介してＧＮＤに接続されており、抵抗
Ｒ１及びＲ２の接続点はトランジスタＱ２のエミッタに
接続されている。トランジスタＱ１のコレクタは、第１
のカレントミラー回路２の入力端に接続され、トランジ
スタＱ２のコレクタは、第１のカレントミラー回路２の
出力端及びＮＰＮトランジスタＱ３のベース及び、第２
のカレントミラー回路３の出力端に接続されている。第
２のカレントミラー回路３の入力端は、ＮＰＮトランジ
スタＱ４のベースに接続され、トランジスタＱ４のコレ
クタは電源端Ｖccに、エミッタはトランジスタＱ３のコ
レクタにそれぞれ接続されている。トランジスタＱ３の
エミッタは、出力端Ｖｏに接続されている。

【００１８】このような構成とすることで、前記従来の
問題点を解決できる。以下に詳細に説明する。図１のよ
うな回路構成とすると、トランジスタＱ３のベース電流
ＩB（Ｑ３）とコレクタ電流ＩC（Ｑ３）の関係は、 ＩB（Ｑ３）≒ＩC（Ｑ３）／ｈfe（Ｑ３） (8) となる。一方、トランジスタＱ４のベース電流ＩB（Ｑ
４）とトランジスタＱ４のコレクタ電流ＩC（Ｑ４）の
関係は ＩB（Ｑ４）≒ＩE（Ｑ４）／ｈfe（Ｑ４） (9) となる。

【００１９】ここで、ＩC（Ｑ３）＝ＩE（Ｑ４）なの
で、(8),(9)式はトランジスタＱ３，Ｑ４のｈfeを同じ
とすると、 ＩB（Ｑ３）＝ＩB（Ｑ４） (10) となる。ＩB（Ｑ４）の電流は、第２のカレントミラー
回路３を通して、ミラーされ、トランジスタＱ３のベー
スに流れるので、トランジスタＱ３のベース電流は第２
のカレントミラー回路３から供給される。ゆえに、トラ
ンジスタＱ２のコレクタ電流は、トランジスタＱ３のベ
ース電流の増減に影響されず、トランジスタＱ１のコレ
クタ電流と等しくなるので、出力電圧Ｖｏでの、負荷電
流Ｉｏによる誤差はなくなる。又、第２のカレントミラ
ー回路３による消費電流の増加は、ほとんど無視できる
ものであり、消費電流の増大もない。

【００２０】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の第１実施例のレギュレータ回路１
を示す。図２で、図１と同じ部分は同一符号を付けて、
その説明を省略する。ＰＮＰトランジスタＱ７，Ｑ８及
び抵抗Ｒ５，Ｒ６で、第１のカレントミラー回路２を構
成しており、トランジスタＱ７のコレクタ、ベース及び
トランジスタＱ８のベースはＮＰＮトランジスタＱ１の
コレクタに接続されている。

【００２１】トランジスタＱ８のコレクタは、ＮＰＮト
ランジスタＱ３のベース及びＮＰＮトランジスタＱ２の
コレクタ及び第２のカレントミラー回路３を構成するＰ
ＮＰトランジスタＱ６のコレクタに接続されている。ト
ランジスタＱ７，Ｑ８のエミッタは、それぞれ抵抗Ｒ
５，Ｒ６を介して正の電源端Ｖccに接続されている。

【００２２】ＰＮＰトランジスタＱ５，Ｑ６及び抵抗Ｒ
７，Ｒ８で、第２のカレントミラー回路３を構成してお
り、トランジスタＱ５のコレクタ、ベース及びトランジ
スタＱ６のベースは、ＮＰＮトランジスタＱ４のベース
に接続されている。トランジスタＱ５，Ｑ６のエミッタ
は、それぞれ抵抗Ｒ７，Ｒ８を介して電源端Ｖccに接続
されている。

【００２３】以下にこの実施例の動作を説明する。出力
電圧Ｖｏの誤差の原因は、前記したようにトランジスタ
Ｑ３のベース電流である。ここで、トランジスタＱ３の
ベース電流とトランジスタＱ４のベース電流の関係は前
式(8)(9)(10)より ＩC（Ｑ３）＝ＩB（Ｑ４） (11) となる。

【００２４】ＩB（Ｑ４）の電流は、第２のカレントミ
ラー回路３を構成するトランジスタＱ５，Ｑ６，抵抗Ｒ
７，Ｒ８を通して、ミラーされ、トランジスタＱ３のベ
ースへフィードバックされ、トランジスタＱ３のベース
電流は、第２のカレントミラー回路３から供給される。
ゆえに、トランジスタＱ２のコレクタ電流は、トランジ
スタＱ３のベース電流の増減に影響されず、トランジス
タＱ１のコレクタ電流と等しくなるので、負荷電流Ｉｏ
による誤差はなくなる。又、第２のカレントミラー回路
３による消費電流はトランジスタＱ３のベース電流の約
２倍しか増加しないので、消費電流も殆ど増大しない。

【００２５】以上、第２のカレントミラー回路３と、Ｎ
ＰＮトランジスタＱ４を設けるだけで、簡単な構成で、
消費電流の増大もなく、出力電圧Ｖｏが負荷電流Ｉｏに
より変動することを解消できる。図３は本発明の第２実
施例のレギュレータ回路１′を示す。このレギュレータ
回路１′は図２におけるレギュレータ回路１を構成する
ＮＰＮトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４をＰＮＰト
ランジスタＱ１′，Ｑ２′，Ｑ３′，Ｑ４′に置換し、
第２及び第１のカレントミラー回路３，２を構成するＰ
ＮＰトランジスタＱ５，Ｑ６，Ｑ７，Ｑ８をＮＰＮトラ
ンジスタＱ５′，Ｑ６′，Ｑ７′，Ｑ８′に置換し、正
の電源端Ｖｃｃを負の電源端−Ｖｃｃに置換し、出力端
子から負の出力電圧−Ｖｏを出力する構成となってい
る。

【００２６】この第２実施例の動作及び効果は第１実施
例と同じである。なお、カレントミラー回路としては図
２及び図３に示すものと異なる回路構成のものを用いて
も良い。

【００２７】

【発明の効果】以上の実施例に基づいて説明したように
本発明によれば、消費電流を殆ど増加させることなく、
負荷電流により出力電圧が変動することのない精度の高
いレギュレータ回路を簡単に実現できる。

【図面の簡単な説明】

【図１】本発明のレギュレータ回路の基本的回路構成
図。

【図２】本発明の１実施例の具体的回路図。

【図３】本発明の２実施例の具体的回路図。

【図４】従来例の回路図。

【符号の説明】

１…レギュレータ回路 ２…第１のカレントミラー回路 ３…第２のカレントミラー回路 Ｒ１〜Ｒ８…抵抗 Ｑ１，Ｑ２，Ｑ３，Ｑ４…ＮＰＮトランジスタ Ｑ５，Ｑ６，Ｑ７，Ｑ８…ＰＮＰトランジスタ Ｖｏ…出力端子 Ｖcc…電源端

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のトランジスタのエミッタが第１及
   び第２の抵抗を介してＧＮＤに接続され、前記第１及び
   第２の抵抗の接続点が第２のトランジスタのエミッタに
   接続され、前記第１及び第２のトランジスタのコレクタ
   がそれぞれ第１のカレントミラー回路の入力端及び出力
   端を介して電源端に接続され、前記第１及び第２のトラ
   ンジスタのベースが出力端子とＧＮＤの間に介装された
   第３及び第４の抵抗の接続点に接続され、前記第１のカ
   レントミラー回路の出力端に第３のトランジスタのベー
   スが接続され、前記電源端及び出力端子の間にそれぞれ
   第３のトランジスタのコレクタ及びエミッタが接続され
   た回路構成を有するレギュレータ回路において、 前記第３のトランジスタのコレクタと前記電源端の間に
   それぞれエミッタ及びコレクタを接続した第４のトラン
   ジスタと、前記第３及び第４のトランジスタのベースと
   前記電源端との間に配置され、前記第３及び第４のトラ
   ンジスタのベースにそれぞれ入力端及び出力端を接続し
   た第２のカレントミラー回路とを設けたことを特徴とす
   るレギュレータ回路。