JPH02199516A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH02199516A JPH02199516A JP2005489A JP2005489A JPH02199516A JP H02199516 A JPH02199516 A JP H02199516A JP 2005489 A JP2005489 A JP 2005489A JP 2005489 A JP2005489 A JP 2005489A JP H02199516 A JPH02199516 A JP H02199516A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、温度変動や電源電圧変動があった場合にも一
定な電圧を出力することができる定電圧回路に関するも
のである。
定な電圧を出力することができる定電圧回路に関するも
のである。
［従来の技術〕
温度変動や電源電圧変動があった場合にも一定な電圧を
出力することができる定電圧回路として、従来より第４
図の構成のものが利用されている。
出力することができる定電圧回路として、従来より第４
図の構成のものが利用されている。
第４図において、Ｑ１〜Ｑ３．Ｑ５はＰＮＰ ）ランジ
スタ１．Ｑ４．Ｑ６〜Ｑ８はＮＰＮ ）ランジスタ、Ｒ
１−Ｒ５は抵抗、Ｔ１は電圧入力端子、Ｔ２は電圧出力
端子、Ｔ３はアース端子、ＶＣは定電圧源である。
スタ１．Ｑ４．Ｑ６〜Ｑ８はＮＰＮ ）ランジスタ、Ｒ
１−Ｒ５は抵抗、Ｔ１は電圧入力端子、Ｔ２は電圧出力
端子、Ｔ３はアース端子、ＶＣは定電圧源である。
まず、第４図の回路の動作を説明する。第４図において
、よく知られているように、Ｑ１〜Ｑ３およびＲ１，Ｒ
２から成る構成は、定電圧源ＶＣの変動の影響が小さい
電流■１を作成する回路であって、該電流１１はトラン
ジスタＱ４へ供給される。また、Ｑ４とＱ６．Ｒ４，Ｒ
５から成る構成は、これも良く知られているように、正
の温度係数を持つ電圧■１を抵抗Ｒ４の両端に発生させ
る回路である。ただし、この時、通常は、トランジスタ
Ｑ６のエミッタ面積をトランジスタＱ４の数十倍にし、
トランジスタＱ６を流れる電流Ｉ２を電流■１に近い値
に設定する。この時、端子Ｔ２における出力電圧Ｖｏｕ
ｔは、 Ｖｏｕｔ＝Ｖ１＋ （Ｑ７．ＱＢのベース・エミッタ電
圧） となる。ここで、通常、トランジスタＱ７．Ｑ８を流れ
る電流Ｉ３の値は、電流Ｉ２と同程度に設定する。トラ
ンジスタのベース・エミッタ電圧は公知のように負の温
度係数を持つ。つまり、トランジスタＱ６とＱ４のエミ
ッタサイズ比と抵抗Ｒ４、Ｒ５の抵抗値とを選択するこ
とにより、Ｖ。
、よく知られているように、Ｑ１〜Ｑ３およびＲ１，Ｒ
２から成る構成は、定電圧源ＶＣの変動の影響が小さい
電流■１を作成する回路であって、該電流１１はトラン
ジスタＱ４へ供給される。また、Ｑ４とＱ６．Ｒ４，Ｒ
５から成る構成は、これも良く知られているように、正
の温度係数を持つ電圧■１を抵抗Ｒ４の両端に発生させ
る回路である。ただし、この時、通常は、トランジスタ
Ｑ６のエミッタ面積をトランジスタＱ４の数十倍にし、
トランジスタＱ６を流れる電流Ｉ２を電流■１に近い値
に設定する。この時、端子Ｔ２における出力電圧Ｖｏｕ
ｔは、 Ｖｏｕｔ＝Ｖ１＋ （Ｑ７．ＱＢのベース・エミッタ電
圧） となる。ここで、通常、トランジスタＱ７．Ｑ８を流れ
る電流Ｉ３の値は、電流Ｉ２と同程度に設定する。トラ
ンジスタのベース・エミッタ電圧は公知のように負の温
度係数を持つ。つまり、トランジスタＱ６とＱ４のエミ
ッタサイズ比と抵抗Ｒ４、Ｒ５の抵抗値とを選択するこ
とにより、Ｖ。
ｕｔを所望の電圧値に設定しつつ、その温度係数を零に
することができるのである。また、トランジスタＱ５と
抵抗Ｒ３は、トランジスタＱ３．抵抗Ｒ２と同様、トラ
ンジスタＱ１．Ｑ２．抵抗Ｒ１と共に、定電圧源ＶＣの
変動の影響が小さい電流を作成する回路であって、該電
流の値は電流Ｉ２と１３の値の和に等しくすることがで
きる。すなわち、トランジスタＱ５のエミッタサイズを
Ｑ３の２倍とし、抵抗Ｒ３の値をＲ２の１／２とするこ
とにより、トランジスタＱ５のコレクタ電流の値はトラ
ンジスタＱ３のコレクタ電流すなわち１１の値の２倍と
なる。
することができるのである。また、トランジスタＱ５と
抵抗Ｒ３は、トランジスタＱ３．抵抗Ｒ２と同様、トラ
ンジスタＱ１．Ｑ２．抵抗Ｒ１と共に、定電圧源ＶＣの
変動の影響が小さい電流を作成する回路であって、該電
流の値は電流Ｉ２と１３の値の和に等しくすることがで
きる。すなわち、トランジスタＱ５のエミッタサイズを
Ｑ３の２倍とし、抵抗Ｒ３の値をＲ２の１／２とするこ
とにより、トランジスタＱ５のコレクタ電流の値はトラ
ンジスタＱ３のコレクタ電流すなわち１１の値の２倍と
なる。
しかしながら、第４図の構成では、１１．ｌ２Ｉ３およ
び抵抗Ｒ１を流れる電流の計４個の電流経路が必要であ
り、回路の電力消費が大きいという欠点があった。つま
り、従来の構成では、正と負の温度係数を有する電圧を
作成するのに、別々の電流経路が必要であったために、
消費電力が大きくなるという欠点があった。
び抵抗Ｒ１を流れる電流の計４個の電流経路が必要であ
り、回路の電力消費が大きいという欠点があった。つま
り、従来の構成では、正と負の温度係数を有する電圧を
作成するのに、別々の電流経路が必要であったために、
消費電力が大きくなるという欠点があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、回路消費電流の小さな定電圧回
路を提供することにある。
の目的とするところは、回路消費電流の小さな定電圧回
路を提供することにある。
このような欠点を除去するために本発明は、第１と第２
のトランジスタと、第１と第２の抵抗と、直列接続した
複数個のＰＮ接合素子と、定電流源とを具備し、第１と
第２のトランジスタのベースを接続し、第２のトランジ
スタのエミッタを第１の抵抗の一端に接続し、第１のト
ランジスタのエミッタと第１の抵抗の他端を直流電圧入
力端子に接続し、第１のトランジスタのコレクタを定電
流源を介して定電位点に接続し、第２のトランジスタの
コレクタを第２の抵抗の一端に接続し、第２の抵抗の他
端をＰＮ接合素子を介して定電位点に接続し、第２の抵
抗と第２のトランジスタのコレクタとの接続点を直接な
いしは出力バッファトランジスタを介して第１の直流電
圧出力端子に接続するとともに、定電位点を第２の直流
電圧出力端子に接続するようにしたものである。
のトランジスタと、第１と第２の抵抗と、直列接続した
複数個のＰＮ接合素子と、定電流源とを具備し、第１と
第２のトランジスタのベースを接続し、第２のトランジ
スタのエミッタを第１の抵抗の一端に接続し、第１のト
ランジスタのエミッタと第１の抵抗の他端を直流電圧入
力端子に接続し、第１のトランジスタのコレクタを定電
流源を介して定電位点に接続し、第２のトランジスタの
コレクタを第２の抵抗の一端に接続し、第２の抵抗の他
端をＰＮ接合素子を介して定電位点に接続し、第２の抵
抗と第２のトランジスタのコレクタとの接続点を直接な
いしは出力バッファトランジスタを介して第１の直流電
圧出力端子に接続するとともに、定電位点を第２の直流
電圧出力端子に接続するようにしたものである。
本発明においては、従来よりも小さな回路電流で定電圧
回路を構成できる。
回路を構成できる。
（実施例〕
本発明の特徴は、温度係数が正である電圧を発生する抵
抗と、温度係数が負である電圧を発生するＰＮ接合素子
とを、同一電流経路中に直列に接続するようにし、これ
により電流経路の数を減らすようにした点にある。
抗と、温度係数が負である電圧を発生するＰＮ接合素子
とを、同一電流経路中に直列に接続するようにし、これ
により電流経路の数を減らすようにした点にある。
本発明の実施例を第１図〜第３図に示す。これらの図中
において、Ｑｌｌ、’Ｑ１３はＰＮＰトランジスタ、Ｑ
９とＱＩＯ，Ｑ１２．Ｑ１４〜Ｑ１７はＮＰＮ ｌ−ラ
ンジスタ、Ｒ６−Ｒ９は抵抗、Ｔ１は直流電圧入力端子
としての電圧入力端子、Ｔ２は第１の直流電圧出力端子
としての電圧出力端子、Ｔ３は第２の直流電圧出力端子
としてのアース端子、ＶＣは定電圧源である。第１図に
おいて、Ｑｌｌ、Ｑ１３は第１．第２のトランジスタ、
Ｒ８、Ｒ９は第１．第２の抵抗、Ｑ１４．Ｑ１５はＰＮ
接合素子であり、ＮＰＮ ｌ−ランジスタＱ９ＱＩＯ，
Ｑ１２と抵抗Ｒ６，Ｒ７は定電流源を構成する。
において、Ｑｌｌ、’Ｑ１３はＰＮＰトランジスタ、Ｑ
９とＱＩＯ，Ｑ１２．Ｑ１４〜Ｑ１７はＮＰＮ ｌ−ラ
ンジスタ、Ｒ６−Ｒ９は抵抗、Ｔ１は直流電圧入力端子
としての電圧入力端子、Ｔ２は第１の直流電圧出力端子
としての電圧出力端子、Ｔ３は第２の直流電圧出力端子
としてのアース端子、ＶＣは定電圧源である。第１図に
おいて、Ｑｌｌ、Ｑ１３は第１．第２のトランジスタ、
Ｒ８、Ｒ９は第１．第２の抵抗、Ｑ１４．Ｑ１５はＰＮ
接合素子であり、ＮＰＮ ｌ−ランジスタＱ９ＱＩＯ，
Ｑ１２と抵抗Ｒ６，Ｒ７は定電流源を構成する。
第１図は、本発明による定電圧回路の第１の実施例を示
す回路図である。第１図において、Ｑ９、ＱＩＯ，Ｑ１
２およびＲ６，Ｒ７から成る部分は、第４図におけるＱ
１〜Ｑ３およびＲ１，Ｒ２から成る部分と同様、定電圧
源ＶＣの変動の影響が小さい電流Ｉ４を作成する回路で
ある。該電流■４はトランジスタＱｌｌへ供給される。
す回路図である。第１図において、Ｑ９、ＱＩＯ，Ｑ１
２およびＲ６，Ｒ７から成る部分は、第４図におけるＱ
１〜Ｑ３およびＲ１，Ｒ２から成る部分と同様、定電圧
源ＶＣの変動の影響が小さい電流Ｉ４を作成する回路で
ある。該電流■４はトランジスタＱｌｌへ供給される。
また、ＱｌｌとＱ’１３．Ｒ８から成る部分は、第４図
におけるＱ４．Ｑ６．Ｒ５と同様、正の温度係数を持つ
電圧■２を抵抗Ｒ９の両端に発生させる回路である。た
だし、この時、トランジスタＱ１３のエミッタ面積をト
ランジスタＱｌｌの数十倍にし、トランジスタＱ１３を
流れる電流■５の値を電流Ｉ４に近い値に設定する。こ
の時、端子Ｔ２における出力電圧ＶＯＩは、 ＶＯ１＝Ｖ２＋ （Ｑｌ ４．Ｑｌ ５のベース・エミ
ッタ電圧） となる。ここで、トランジスタＱ１４．Ｑ１５のベース
・エミッタ電圧は公知のように負の温度係数を持つ。つ
まり、ＱｌｌとＱ１３のエミッタサイズ比と抵抗Ｒ８，
Ｒ９の抵抗値とを選択することにより、ＶＯＩを所望の
電圧値に設定しつつ、その温度係数を零にすることがで
きる。
におけるＱ４．Ｑ６．Ｒ５と同様、正の温度係数を持つ
電圧■２を抵抗Ｒ９の両端に発生させる回路である。た
だし、この時、トランジスタＱ１３のエミッタ面積をト
ランジスタＱｌｌの数十倍にし、トランジスタＱ１３を
流れる電流■５の値を電流Ｉ４に近い値に設定する。こ
の時、端子Ｔ２における出力電圧ＶＯＩは、 ＶＯ１＝Ｖ２＋ （Ｑｌ ４．Ｑｌ ５のベース・エミ
ッタ電圧） となる。ここで、トランジスタＱ１４．Ｑ１５のベース
・エミッタ電圧は公知のように負の温度係数を持つ。つ
まり、ＱｌｌとＱ１３のエミッタサイズ比と抵抗Ｒ８，
Ｒ９の抵抗値とを選択することにより、ＶＯＩを所望の
電圧値に設定しつつ、その温度係数を零にすることがで
きる。
このように、本構成では、温度係数が正である電圧を発
生する部分（Ｑｌ３．Ｒ８，Ｒ９）と温度係数が負であ
る電圧を発生する部分（Ｑ１４゜Ｑ１５）とを同一の電
流経路中に設置しているので、第４図で説明したような
従来構成のものと比較して、回路電流をおおよそ２／３
程度にまで低減することができる。
生する部分（Ｑｌ３．Ｒ８，Ｒ９）と温度係数が負であ
る電圧を発生する部分（Ｑ１４゜Ｑ１５）とを同一の電
流経路中に設置しているので、第４図で説明したような
従来構成のものと比較して、回路電流をおおよそ２／３
程度にまで低減することができる。
第２図は本発明による定電圧回路の第２の実施例を示す
回路図である。本構成の意図するところのものは、回路
素子数を削減することにある。すなわち、第２図では、
第１図におけるＱ９とＱ１０をＱ １．４とＱ１５で兼
用しており、定電圧源ＶＣの変動に依存しない電流Ｉ４
をＱ１２’、Ｑ１４、Ｑｌ ５．Ｒ’６．Ｒ７で作成し
てＱｌｌに供給する。
回路図である。本構成の意図するところのものは、回路
素子数を削減することにある。すなわち、第２図では、
第１図におけるＱ９とＱ１０をＱ １．４とＱ１５で兼
用しており、定電圧源ＶＣの変動に依存しない電流Ｉ４
をＱ１２’、Ｑ１４、Ｑｌ ５．Ｒ’６．Ｒ７で作成し
てＱｌｌに供給する。
第３図は本発明による定電圧回路の第３の実施例を示す
回路図である。本構成の意図するところのものは、出力
端子Ｔ２に接続される負荷に対して比較的大きな電流を
供給しなＬｆればならない場合に、出力電圧が所期の値
からずれてしまうのを抑えるために、バッファトランジ
スタＱ１７を挿入するとともに、該トランジスタＱ１７
のベース・エミッタ電圧による出力電圧の大きさ及び温
度係数の減少分をトランジスタＱ１６のベース・エミッ
タ電圧でもって打ち消すことにある。すなわち、第３図
の出力電圧ＶＯ２は、Ｑ１６およびＱ１７のベース・エ
ミッタ電圧をＶ１６およびｖ１７とすると、第１図ない
しは第２図の出力電圧Ｖ０１と次式で関係付けられる。
回路図である。本構成の意図するところのものは、出力
端子Ｔ２に接続される負荷に対して比較的大きな電流を
供給しなＬｆればならない場合に、出力電圧が所期の値
からずれてしまうのを抑えるために、バッファトランジ
スタＱ１７を挿入するとともに、該トランジスタＱ１７
のベース・エミッタ電圧による出力電圧の大きさ及び温
度係数の減少分をトランジスタＱ１６のベース・エミッ
タ電圧でもって打ち消すことにある。すなわち、第３図
の出力電圧ＶＯ２は、Ｑ１６およびＱ１７のベース・エ
ミッタ電圧をＶ１６およびｖ１７とすると、第１図ない
しは第２図の出力電圧Ｖ０１と次式で関係付けられる。
ＶＯ２−ＶＯ１＋Ｖ１’６−Ｖ１７
ここで、Ｑ１６とＱ１７の導電形が同じＮＰＮであるの
で、Ｑ１６を流れる電流Ｉ５とＱ１７を流れる負荷電流
Ｉ６の比に等しくなるように、Ｑ１６とＱ１７のエミツ
タ面積比を選定すれば、■１６とＶ１７の大きさが同じ
となるので、ＶＯ２とＶｏｌの大きさは同じになる。ま
た、Ｑ１６と０１７は導電形が同じであるので、ベース
・エミッタ電圧の温度係数が等しい。従って、ＶＯ２の
温度係数はＶｏｌと等しくなる。
で、Ｑ１６を流れる電流Ｉ５とＱ１７を流れる負荷電流
Ｉ６の比に等しくなるように、Ｑ１６とＱ１７のエミツ
タ面積比を選定すれば、■１６とＶ１７の大きさが同じ
となるので、ＶＯ２とＶｏｌの大きさは同じになる。ま
た、Ｑ１６と０１７は導電形が同じであるので、ベース
・エミッタ電圧の温度係数が等しい。従って、ＶＯ２の
温度係数はＶｏｌと等しくなる。
以上説明したように本発明は、第１と第２のトランジス
タと、第１と第２の抵抗と、直列接続した複数個のＰＮ
接合素子と、定電流源とを設けたことにより、電流経路
の数を減らすことができ、従来よりも小さな回路電流で
定電圧回路を実現できる効果がある。
タと、第１と第２の抵抗と、直列接続した複数個のＰＮ
接合素子と、定電流源とを設けたことにより、電流経路
の数を減らすことができ、従来よりも小さな回路電流で
定電圧回路を実現できる効果がある。
第１図〜第３図は本発明による定電圧回路の第１〜第３
の実施例を示す回路図、第４図は従来の定電圧回路を示
す回路図である。 Ｑ９〜Ｑ１７・・・トランジスタ、Ｒ６−Ｒ９・・・抵
抗、ＴＩ・・・電圧入力端子、Ｔ２・・・電圧出力端子
、Ｔ３・・・アース端子、ＶＣ・・・定電圧源。
の実施例を示す回路図、第４図は従来の定電圧回路を示
す回路図である。 Ｑ９〜Ｑ１７・・・トランジスタ、Ｒ６−Ｒ９・・・抵
抗、ＴＩ・・・電圧入力端子、Ｔ２・・・電圧出力端子
、Ｔ３・・・アース端子、ＶＣ・・・定電圧源。
Claims (1)
- 【特許請求の範囲】 第１と第２のトランジスタと、第１と第２の抵抗と、直
列接続した複数個のＰＮ接合素子と、定電流源とを具備
し、 第１と第２のトランジスタのベースを接続し、第２のト
ランジスタのエミッタを第１の抵抗の一端に接続し、第
１のトランジスタのエミッタと第１の抵抗の他端を直流
電圧入力端子に接続し、第１のトランジスタのコレクタ
を前記定電流源を介して定電位点に接続し、第２のトラ
ンジスタのコレクタを第２の抵抗の一端に接続し、第２
の抵抗の他端を前記ＰＮ接合素子を介して前記定電位点
に接続し、第２の抵抗と第２のトランジスタのコレクタ
との接続点を直接ないしは出力バッファトランジスタを
介して第１の直流電圧出力端子に接続するとともに、前
記定電位点を第２の直流電圧出力端子に接続したことを
特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005489A JPH02199516A (ja) | 1989-01-30 | 1989-01-30 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005489A JPH02199516A (ja) | 1989-01-30 | 1989-01-30 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02199516A true JPH02199516A (ja) | 1990-08-07 |
Family
ID=12016358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005489A Pending JPH02199516A (ja) | 1989-01-30 | 1989-01-30 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02199516A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004002423A1 (de) * | 2004-01-16 | 2005-08-11 | Infineon Technologies Ag | Bandabstand-Referenzschaltung |
-
1989
- 1989-01-30 JP JP2005489A patent/JPH02199516A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004002423A1 (de) * | 2004-01-16 | 2005-08-11 | Infineon Technologies Ag | Bandabstand-Referenzschaltung |
| US7282988B2 (en) | 2004-01-16 | 2007-10-16 | Infineon Technologies Ag | Bandgap reference circuit |
| DE102004002423B4 (de) * | 2004-01-16 | 2015-12-03 | Infineon Technologies Ag | Bandabstand-Referenzschaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPS6222283B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| EP0061705A1 (en) | Low-value current source circuit | |
| JPH02199516A (ja) | 定電圧回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4573019A (en) | Current mirror circuit | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH0151207B2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPS6262605A (ja) | 電圧電流変換回路 | |
| JPS6325769Y2 (ja) | ||
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPS634962B2 (ja) | ||
| JPH03179514A (ja) | 定電圧回路 | |
| JPH02199517A (ja) | 定電圧回路 | |
| JPS62198916A (ja) | 定電流回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH06309053A (ja) | レギュレータ回路 |