JPS6262605A - 電圧電流変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の技術分野］ 本発明は入力電圧をこれに対応する電流信号に変換する
電圧電流変換回路に関するものでおる。

［発明の技術的背景］ 従来、第４図に示すように、エミッタ帰還抵抗Ｒ１によ
って第１．第２のトランジスタＱｌ　。

Ｑ２のエミッタを接続した差動増幅器型の電圧電流変換
回路があった。

すなわち、第１のトランジスタＱ１のエミッタと第２の
トランジスタＱ２のエミッタの間に抵抗Ｒ，１，２接続
し、トランジスタＱｌ　ｃｔｊよびトランジスタＱ２の
おのおののエミッタに第１および第２の定電流源１１．
Ｊｌ’を接続し、これらトランジスタＱｌｌよびトラン
ジスタＱ２のベースを入力電圧信号源Ｖｉｎが供給され
る差動信号入力端とし、またおのおののコレクタを電流
出力端とする電圧電流変換回路である。

この回路において、トランジスタＱ１およびトランジス
タＱ２のベース電圧をそれぞれｖｉａよびＶ２、コレク
タ電流を■０υＴ１およびＪ　０ＵＴ２、ざらにベース
・エミッタ間電圧をそれぞれＶＢＥＩ　。

Ｖ　ＢＦ２とすると、 １０ＵＴ１＝　　ＩＩ　　＋　　（Ｖｌ　　−ＶＢＥＩ
　　−Ｖ２　　＋ＶＢＥ２　　）／Ｒ１・・・（１） １０ＵＴ１＝１１°−（Ｖｌ　−ＶＢＥＩ　−Ｖ２　＋
ＶＢＥ２　＞／Ｒ１・・・（２） となる。

一方、 ＶＢＥＩ　　＝Ｖ丁　Ｉ　　ｎ　　（ＶＯＵＴＩ／Ｉｓ
　　）・−（３）ＶＢＥ２　＝ＶＴ　ｌ　ｎ　（ｌ０Ｕ
Ｔ２／　Ｉｓ　）　・（４）ＶＴ　＝ｋＴ／ｑ・・・（
５） となる。但し、ＩＳは各トランジスタの逆方向飽和電流
、ｋはボルツマン定数、ｑは電子の電荷、■は絶対温度
でおる。

第（１）弐〜第（４）式を整理すると、１０ＵＴ１＝１
１　＋（Ｖｌ　−Ｖ２　）／Ｒ１−（ＶＴ／Ｒ１）　　
Ｉ　　ｎ　　　（１０ｕＴ１／　ＩＯＵ丁２＞　　＝−
（６）■ＯυＴ２＝１１°−（Ｖｌ　−Ｖ２　＞／Ｒ１
＋（ＶＴ／Ｒ１）　　Ｉ　　ｎ　　　（ｌ０ＵＴＩ／　
ＩＯＵ丁２）　　＝　　（７）となる。

一方、丁１とＩｔ’が等しいとすると、１０（ＪＴｉ＋
　ＩＯＵ丁２＝２１１　　・・・　（８）となる。

第８（式）を第（６）式および第（７）式に代入すると ＩＯＵ丁１＝　　１　１　＋　　（Ｖｌ　　−Ｖ２　　
）　　／Ｒ１−（ＶＴ／Ｒ１）　　　Ｉ　　ｎ　　　（
１００丁１／２　　ＩＩ　　−ＩＯＵ丁１）　　・・・
　（９）１０ｔＪＴ２＝　Ｉｌ’−（Ｖｌ　−Ｖ２　）
　／Ｒ？　＋　（ＶＴ／Ｒ１）　ｉｎ　　（２１１−１
０ｔＪＴ２／ｌ０１ＪＴ２）　　。

・・・（１０） となる。

すなわち、出力電流は入力電圧ｖ１とｖ２との差に依存
する要素の他に、トランジスタＱｌ　。

０２自体の特性に依存する要素（ＶＴ　／Ｒ１）　Ｉｎ
・・・の項目を有している。

Ｕ背景技術の問題点コ 上記した第（９）式および第（１ｏ）式で明らかなよう
に、従来の電圧電流変換回路の出力電流は入力電圧Ｖ１
とＶ２との差に依存する要素の他に、トランジスタＱｌ
　、Ｑ２自体の特性に依存する非直線的な要素を有して
いる。このため、入出力特性が非直線特性を示すものと
なるという問題点がある。

［発明の目的］ 本発明は上記のような問題点を除去し、リニアな入出力
特性が得られる電圧電流変換回路を提供するとを目的と
するものである。

［発明の概要コ 本発明は従来構成に対して、第３〜第６のトランジスタ
および第３〜第４の電流源を新たに付加し、第１のトラ
ンジスタのコレクタに第３のトランジスタのエミッタと
第４のトランジスタのベースを接続し、第２のトランジ
スタのコレクタに第５のトランジスタのエミッタと第６
のトランジスタのベースを接続し、ざらに前記第４のト
ランジスタのエミッタを前記第２のトランジスタのベー
スおよび第３の定電流源に接続し、前記第６のトランジ
スタのエミッタを前記第１のトランジスタのベースおよ
び第４の定電流源に接続し、前記第４および第６のトラ
ンジスタのコレクタを定電圧源に接続し、前記第３およ
び第５のトランジスタのベースを入力電圧信号源が接続
される差動入力端とし、かつこれら第３および第５のト
ランジスタのコレクタをそれぞれ電流出力端とするよう
に構成したことにより、上記目的を達成するものでおる
。

［発明の実施例コ 以下、実施例に基づいて本発明の詳細な説明する。

第１図は本発明の一実施例を示す回路図であり、従来構
成に対して第３〜第６のトランジスタ０３〜Ｑ６および
第３〜第４の定電流源ＩＱ、ＴＯ”を新たに付加し、第
１のトランジスタＱ１のコレクタを第３のトランジスタ
Ｑ３のエミッタおよび第４のトランジスタＱ４のベース
に接続し、また第２のトランジスタＱ２のコレクタを第
５のトランジスタＱ５のエミッタおよび第６のトランジ
スタＱ６のベースに接続し、さらに第４のトランジスタ
Ｑ４のエミッタを第２のトランジスタＱ２のベースおよ
び第３の定電流源ＩＯに接続し、第６のトランジスタＱ
６のエミッタを第１の１〜ランジスタＱ１のベースおよ
び定電流源ＩＯ’に接続し、第４のトランジスタＱ４お
よび第６のトランジスタＱ６のコレクタを定電圧源ＶＯ
に接続し、トランジスタＱ３およびトランジスタＱ５の
ベースを入力電圧信号源■ｉｎが接続される差動入力端
とし、また、おのおののコレクタを出力電流端としたも
のである。

以上の回路構成において、第３のトランジスタＱ３のベ
ース電位をＶｌ、第５のトランジスタＱ５のベースの電
位をｖ２とし、トランジスタＱ３の出力コレクタ電流を
（０ＩＪＴＩ　”、トランジスタＱ５の出力コレクタ電
流をｉ　０ＵＴ２　′とし、また各トランジスタの電流
増幅率ｈＦＥは十分に大きいものとすると、トランジス
タＱ１およびＱ２のエミッタ電位ＶＱＩ　（Ｅ　）　、
　ＶＱＩ　（Ｅ　）　ハＶＱＩ　（Ｅ　）　＝Ｖ２−Ｖ
ＢＥ５−ＶＢＥ６−ＶＢＥＩ＝Ｖ２　−Ｖｌ　　Ｉｎ　
　（ＩＯＵ丁２−／Ｉｓ　　＞−Ｖ丁Ｉｎ　　（１０”
／Ｉｓ　　）　−ＶＴ　　Ｉｎ　　（ＩＯＩＪＴＩ’／
Ｉｓ　）・・・（１１） ＶＯ２（Ｅ　）　＝Ｖ１−ＶＢＥ３−ＶＢＥ４−ＶＢＥ
２＝Ｖ１−ＶＴ　ｌ　ｎ　　（ｌ０ＵＴＩ／Ｉｓ　）−
ＶＴ　Ｉｎ　（ＩＯ／Ｉｓ　）−ＶＴ　Ｉｎ　　（ＩＯ
ＵＴ２−／ＩＳ）・・・（１２） となる。但し、ＶＢＥＩ〜Ｖ　Ｂ）：６はトランジスタ
０１〜Ｑ６のベース・エミッタ間電圧でおる。

これは、トランジスタＱ３のコレクタ電流およびエミッ
タ電流がトランジスタＱ１のコレクタ電流およびエミッ
タ電流に等しくなるからである。

一方、トランジスタＱ５のコレクタ電流も同様にトラン
ジスタＱ２のエミッタ電流と等しくなる。

従って、第（１１）式および第（１２）式からトランジ
スタＱ１および０２間のエミッタ電位差△Ｖは △Ｖ＝ＶＱ１　（Ｅ　）　−ＶＯ２（Ｅ　）＝Ｖ２−Ｖ
ｌ　−ＶＴ　Ｉｎ　　（１０′／Ｉｓ　）十ＶＴ　Ｉｎ
　（ＩＯ／Ｉｓ　） ・・・（１３） となる。

ここで、ＩＯとＩＯ′が等しいとすると、△Ｖ＝Ｖ２−
Ｖｌ　　　　　　・・・（１４）となる。

以上の関係から ｌ０ＵＴＩ”＝　ＩＩ　＋　（Ｖ２−Ｖｌ　／Ｒ１）・
・・（１５） ＩＯＵＴ２′＝　Ｉｌ’−（Ｖ２−Ｖｌ　／Ｒ１＞・・
・（１６） で表わされ、出力電流は、定常項（ＩＩまたは１１′）
と、入力電位差を抵抗Ｒ１で割った電圧電流変換項（（
Ｖ２−Ｖ）／Ｒ１）で表わされ、従来のような非線形項
（（Ｖｔ　／Ｒ１）　Ｉｎ（ＩＯＵ丁１／２１．１−　
ＩＯＵ丁ＬｔりＬｔ　（ＶＴ　／Ｒ１）Ｉｎ　　（２１
１−ＩＯＵＴ２／ｌ０ＵＴ２）　）はなくなり、入出力
特性はリニアなものとなる。

第２図は本発明の第２の実施例を示す回路図でおり、第
１図における抵抗Ｒ１および定電流源ＩＩ、ＩＩ’のか
わりに、抵抗Ｒ１を２つの抵抗Ｒ２、Ｒ２’に分割し、
これらの抵抗Ｒ２、Ｒ２’をトランジスタＱｌ　、Ｑ２
のエミッタに直列に接続すると共に、抵抗Ｒ２、Ｒ２の
接続点に定電流源１１のみを接続し、第２の定電流源１
１°を削除した。ものでおる。

この構成においては、 Ｖｌ　−ＶＴ　Ｉｎ　　（１０υＴｌ”　／　Ｉｓ　）
　−ＶＴ　Ｉ　ｎ（１０／Ｉｓ　　）−ＶＴ　　　＋ｎ
　　　（ｌ０ＵＴ２”／ｉｓ　　＞−Ｒ２’　ｘ　　ｌ
０ｕ１２″　＝Ｖ２　−ＶＴ　　Ｉ　　ｎ　　　（ｌ０
ＵＴ２”　　／Ｉｓ　　）−ＶＴ　Ｉｎ　　（ＩＯ’／
Ｉｓ　　）−ＶＴ　　Ｉｎ（ｌ０ＵＴ１″　／　Ｉｓ　
　）　　−Ｒ２Ｘ　　ＩＯＵ丁１”・・・（１７） ＩＯＵ丁１”　　＋　　Ｉ　０ＵＴ２”　　＝　　Ｉ　
　１　　・・・　（１８）となる。

ここで、Ｒ２とＲ２’が等しく、またＩＯとＩｏ’が等
しいとすると、ｌ０ＵＴＩ”は Ｖｌ　−Ｒ２（Ｉｔ　−１０υＴｌ”　）　＝Ｖ２−Ｒ
２ｘＩ　０ＵＴ１″−（１８） １−Ｖ２−Ｒ２ＩＩ　＝−２Ｒ２ｌ０ＵＴ１″・・・（
１９） 、’、　ｌ０ＵＴ１”　＝−（Ｖｌ　−Ｖ２　／２Ｒ２
）　＋１１／２　　・・・（２０） またｌ　０ＵＴ２″は同様に ｌ０ＵＴ２＝　（Ｖｌ　−Ｖ２　／２Ｒ２＞＋　（Ｉｔ
　／２＞・・・（２１） となり、第１図の回路と同様に出力電流は、定常項（Ｉ
ｌ／２＞と電圧電流変換環（（Ｖｌ　−Ｖ２　）／２Ｒ
２＞だけで表わされ、入出力特性はリニアなものとなる
。しかも、この実施例の場合には、定電流源ＩＩ’を削
除し、構成を簡単にすることができる利点がある。

第３図は本発明の第３の実施例を示す回路図であり、第
２図における抵抗Ｒ２、Ｒ２’を削除したものである。

この構成においては、トランジスタＱ３とトランジスタ
Ｑ５のベース電位が等しい時、ｌ０ＵＴＩ”　”　、　
　Ｉ　０ＵＴ２”　”は等しくｌ０ＵＴＩ”　”　＝　
ｌ０ＵＴ２”　”　＝　ＩＩ　／２となる。しかし、ト
ランジスタＱ３のベース電位がトランジスタＱ５のベー
ス電位よりわずかに上がると、トランジスタＱ２のコレ
クタ電流がトランジスタＱ１のコレクタ電流より大きく
なり、トランジスタＱ５のエミッタ電位が下がってトラ
ンジスタＱ１のベース電位を下げる。また、一方におい
ては、トランジスタＱ３のエミッタ電位が上がり、トラ
ンジスタＱ２のベース電位を上げる。

以上の動作かくつかえされることにより、安定点におい
てはトランジスタＱ２がオンし、トランジスタＱ１が、
カットオフしてしまう。

従って、この実施例の回路は電流制限回路として動き、
高速スイッチ回路として利用できる利点がある。

なお、以上の実施例においては、トランジスタＱ３　、
Ｑ５のベース間に入力電圧信号源を接続するものとした
が、一方のベースを定電圧源に接続し、他方のベースに
入力電圧信号源を接続するようにしてもよいものである
。

［発明の効果］ 以上説明したように本発明によれば、トランジスタ自体
が右する非直線特性要素を打消すような回路構成とした
ため、入出力特性がリニアなものとなり、入力電圧に正
確に対応した出力電流を１ｑることができる。また、第
２の実施例で示したように定電流源を共通化した場合に
は上記のような効果に加え回路構成を簡単にできるとい
う効果が得られる。

【図面の簡単な説明】

第１図〜第３図は本発明による電圧電流変換回路の第１
〜第３の実施例を示す回路図、第４図は従来の電圧電流
変換回路の構成を示す回路図である。 Ｑｌ・・・第１のトランジスタ、 Ｑ２・・・第２のトランジスタ、 Ｑ３・・・第３のトランジスタ、 Ｑ４・・・第４のトランジスタ、 Ｑ５・・・第５のトランジスタ、 Ｑ６・・・第６のトランジスタ、 １１・・・第１の電流源、 ■１′・・・第２の定電流源、 １０・・・第３の定電流源、 ＩＯ’・・・第４の定電流源、 ■Ｏ・・・定電圧源、 Ｒ１・・・第１の抵抗 代理人　弁理士　則　近　憲　佑 同　　宇治　弘 第２図

Claims (4)

【特許請求の範囲】
1. （１）第１のトランジスタと第２のトランジスタのエミ
   ッタ相互間を直流的に結合すると共に前記第１、第２の
   トランジスタのエミッタにそれぞれ定電流を流す手段と
   、 前記第１のトランジスタのコレクタにエミッタが接続さ
   れた第３のトランジスタと、 前記第２のトランジスタのコレクタにエミッタが接続さ
   れた第５のトランジスタと、 前記第１のトランジスタのコレクタにベースが接続され
   エミッタが前記第２のトランジスタのベースに接続され
   コレクタが定電圧源に接続された第４のトランジスタと
   、 前記第２のトランジスタのコレクタにベースが接続され
   エミッタが前記第１のトランジスタのベースに接続され
   コレクタが定電圧源に接続された第６のトランジスタと
   、 前記第１、第２のトランジスタのベースにそれぞれ接続
   された定電流源と、 前記第３、第５のトランジスタのベース間に接続された
   入力電圧源と、 前記第３、第５のトランジスタのコレクタに設けられた
   電流出力端とを有したことを特徴とする電圧電流変換回
   路。
2. （２）第１、第２のトランジスタのエミッタ相互間が抵
   抗で接続され、かつそれぞれのエミッタに定電流源が接
   続されていることを特徴とする特許請求の範囲第１項記
   載の電圧電流変換回路。
3. （３）第１、第２のトランジスタのエミッタ相互間が第
   １および第２の抵抗で接続され、それら抵抗の相互接続
   点に定電流源が接続されていることを特徴とする特許請
   求の範囲第１項記載の電圧電流変換回路。
4. （４）第１、第２のトランジスタのエミッタ相互間が直
   結されると共に定電流源に接続されていることを特徴と
   する特許請求の範囲第１項記載の電圧電流変換回路。