JPH0399505A - 電圧制御可変利得増幅器 - Google Patents
電圧制御可変利得増幅器Info
- Publication number
- JPH0399505A JPH0399505A JP23577289A JP23577289A JPH0399505A JP H0399505 A JPH0399505 A JP H0399505A JP 23577289 A JP23577289 A JP 23577289A JP 23577289 A JP23577289 A JP 23577289A JP H0399505 A JPH0399505 A JP H0399505A
- Authority
- JP
- Japan
- Prior art keywords
- trs
- transistor
- transistors
- emitters
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、半導体集積回路に組込まれる電圧制御可変
利得増幅器に関する。
利得増幅器に関する。
（従来の技術）
第４図は半導体集積回路に組込まれている従来の電圧制
御可変利得増幅器である。信号源１１からの入力信号は
抵抗Ｒ１を介して演算増幅器１２の反転入力端子とトラ
ンジスタＱｌのコレクタ及びトランジスタＱ３のコレク
タに印加される。
御可変利得増幅器である。信号源１１からの入力信号は
抵抗Ｒ１を介して演算増幅器１２の反転入力端子とトラ
ンジスタＱｌのコレクタ及びトランジスタＱ３のコレク
タに印加される。
演算増幅器１２の非反転入力端子は接地されている。ト
ランジスタＱ３のベースは接地され、トランジスタＱｌ
のベースは制御電圧源１３に接続されている。またトラ
ンジスタＱｌのエミッタは、トランジスタＱ２のエミッ
タに接続されている。
ランジスタＱ３のベースは接地され、トランジスタＱｌ
のベースは制御電圧源１３に接続されている。またトラ
ンジスタＱｌのエミッタは、トランジスタＱ２のエミッ
タに接続されている。
このトランジスタＱ２のベースは接地され、コレクタは
トランジスタＱ４のコレクタに接続されている。トラン
ジスタＱ４のエミッタはトランジスタＱ３のエミッタと
共通接続され、抵抗Ｒ３を介して演算増幅器１２の出力
端子に接続されている。
トランジスタＱ４のコレクタに接続されている。トラン
ジスタＱ４のエミッタはトランジスタＱ３のエミッタと
共通接続され、抵抗Ｒ３を介して演算増幅器１２の出力
端子に接続されている。
さらにトランジスタＱ３、Ｑ４の共通エミッタとトラン
ジスタＱＩ ＳＱ２の共通エミッタ間には抵抗Ｒ４、Ｒ
５、）ランジスタＱ５による電流源回路が接続され、電
源Ｖｃｃから抵抗Ｒ２を介して電源電圧が供給されてい
る。
ジスタＱＩ ＳＱ２の共通エミッタ間には抵抗Ｒ４、Ｒ
５、）ランジスタＱ５による電流源回路が接続され、電
源Ｖｃｃから抵抗Ｒ２を介して電源電圧が供給されてい
る。
トランジスタＱ２とＱ４の共通コレクタからの出力は、
非反転入力端子が接地された演算増幅器１４の反転入力
端子に供給されるとともに抵抗Ｒ８を介して出力端子１
５に導出される。
非反転入力端子が接地された演算増幅器１４の反転入力
端子に供給されるとともに抵抗Ｒ８を介して出力端子１
５に導出される。
今、抵抗Ｒ１に供給される入力信号が正の半サイクルで
あるものとすると、トランジスタＱ３、Ｑ４が動作する
。演算増幅器１２は、その反転入力端子を接地電位と等
価にするように働き抵抗Ｒ３に電流を流す。抵抗Ｒ１に
（Ｖｉｎ／Ｒ１）と言う電流が流れているとすると、ト
ランジスタＱ３にもこれと等しい電流が流れる。仮に、
制御電圧ＶＣが零であるとすると、トランジスタＱ３に
流れる電流とトランジスタＱ４に流れる電流は等しい。
あるものとすると、トランジスタＱ３、Ｑ４が動作する
。演算増幅器１２は、その反転入力端子を接地電位と等
価にするように働き抵抗Ｒ３に電流を流す。抵抗Ｒ１に
（Ｖｉｎ／Ｒ１）と言う電流が流れているとすると、ト
ランジスタＱ３にもこれと等しい電流が流れる。仮に、
制御電圧ＶＣが零であるとすると、トランジスタＱ３に
流れる電流とトランジスタＱ４に流れる電流は等しい。
トランジスタＱ４に流れる電流は、抵抗Ｒ６にも流れる
。
。
ここで、制御電圧ＶＣを可変すると、トランジスタＱ４
に流れる電流量も可変され、結果として出力Ｖ ｏｕｔ
も変化する。トランジスタＱ４の電流は、制御電圧ＶＣ
に応じて次式に従って変えることができる。
に流れる電流量も可変され、結果として出力Ｖ ｏｕｔ
も変化する。トランジスタＱ４の電流は、制御電圧ＶＣ
に応じて次式に従って変えることができる。
！Ｑ４−ＩＱ３ Ｘｅｘｐ （ＶＣ／ＶＴ ）
＝−（１）Ｖ−ｒ −ＫＴ／ｑ ＫＴ・・・ボルツマン定数、ｑ・・・電荷量、ＩＱ４と
ＩＱ３はそれぞれトランジスタＱ３とＱ４の電流。
＝−（１）Ｖ−ｒ −ＫＴ／ｑ ＫＴ・・・ボルツマン定数、ｑ・・・電荷量、ＩＱ４と
ＩＱ３はそれぞれトランジスタＱ３とＱ４の電流。
一方、入力信号の負の半サイクルではトランジスタＱｌ
とＱ２が動作し、その電流は次式のように表せる。
とＱ２が動作し、その電流は次式のように表せる。
Ｉ Ｑ２＝ ＩＱＩ’ ｘｅｘｐ ｃｖ Ｃ／ ＶＴ
） −（２）即ち、抵抗Ｒ８に流れる電流を制
御電圧ＶＣで変化させることができる。
） −（２）即ち、抵抗Ｒ８に流れる電流を制
御電圧ＶＣで変化させることができる。
（発明が解決しようとする課題）
上記した従来の電圧制御可変利得増幅器は、入力信号の
半サイクル毎にＰＮＰ ）ランジスタ（Ｑｌ 、Ｑ２
） 、ＮＰＮ）ランジスタ（Ｑ３、Ｑ４）とが交互に動
作する構成である。このためにＰＮＰ トランジスタと
ＮＰＮ ）ランジスタの特性は厳密に合っていることを
要求されるが、一般にバイポーラ集積回路においてＰＮ
Ｐトランジスタとしてはラテラル（横方向）トランジス
タを使用せざるを得ない。ラテラルＰＮＰトランジスタ
の場合は、ペースエミッタ間電圧ＶＢＥとコレクタ電流
の関係が完全な指数関数特性、つまりｌｏｇｏｇ特性っ
ていない。上述した（１）及び（２）式は、コレクタ電
流とＶＢＥとが完全なｌ ｏｇ特性であることを前提と
している。
半サイクル毎にＰＮＰ ）ランジスタ（Ｑｌ 、Ｑ２
） 、ＮＰＮ）ランジスタ（Ｑ３、Ｑ４）とが交互に動
作する構成である。このためにＰＮＰ トランジスタと
ＮＰＮ ）ランジスタの特性は厳密に合っていることを
要求されるが、一般にバイポーラ集積回路においてＰＮ
Ｐトランジスタとしてはラテラル（横方向）トランジス
タを使用せざるを得ない。ラテラルＰＮＰトランジスタ
の場合は、ペースエミッタ間電圧ＶＢＥとコレクタ電流
の関係が完全な指数関数特性、つまりｌｏｇｏｇ特性っ
ていない。上述した（１）及び（２）式は、コレクタ電
流とＶＢＥとが完全なｌ ｏｇ特性であることを前提と
している。
この結果、従来の増幅器は、制御電圧ＶＣを零ボルト以
外の値にしたとき、出力歪みが潜在的に存在することに
なる。
外の値にしたとき、出力歪みが潜在的に存在することに
なる。
そこでこの発明は、ラテラルＰＮＰトランジスタを使用
しても出力歪みを改善することができる電圧制御可変利
得増幅器を提供することを目的とする。
しても出力歪みを改善することができる電圧制御可変利
得増幅器を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明は、入力信号が反転入力端子に供給される演算
増幅器と、 前記入力信号が共通コレクタに供給される逆極性の第１
、第２のトランジスタと、 出力信号が共通コレクタから導出される逆極性の第３、
第４のトランジスタと、 前記第１と第４のトランジスタのベースに制御電圧を供
給する制御電圧供給手段と、 第１と第３のトランジスタと同極性でありこれらトラン
ジスタのエミッタにそれぞれエミッタが接続され、ベー
スがバイアス回路に接続された第５、第６のトランジス
タと、 第２と第４のトランジスタと同極性でありこれらトラン
ジスタのエミッタにそれぞれエミッタが接続され、ベー
スが前記演算増幅器の出力端子に接続された第７、第８
のトランジスタとを備えるものである。
増幅器と、 前記入力信号が共通コレクタに供給される逆極性の第１
、第２のトランジスタと、 出力信号が共通コレクタから導出される逆極性の第３、
第４のトランジスタと、 前記第１と第４のトランジスタのベースに制御電圧を供
給する制御電圧供給手段と、 第１と第３のトランジスタと同極性でありこれらトラン
ジスタのエミッタにそれぞれエミッタが接続され、ベー
スがバイアス回路に接続された第５、第６のトランジス
タと、 第２と第４のトランジスタと同極性でありこれらトラン
ジスタのエミッタにそれぞれエミッタが接続され、ベー
スが前記演算増幅器の出力端子に接続された第７、第８
のトランジスタとを備えるものである。
（作 用）
上記の手段により、入力信号の正の半サイクルでは第２
、第７、第８、第４のトランジスタの組みが動作し、負
の半サイクルでは、第１．第５、第６、第３のトランジ
スタの組みが動作する。各組は、ＰＮＰとＮＰＮのトラ
ンジスタを同数含み、各組においてはＰＮＰとＮＰＮ
）ランジスタのＶＢＢが直列になっているので、正と負
の半サイクルで特性の対称な動作を得ることができ、出
力信号の歪みが低減される。
、第７、第８、第４のトランジスタの組みが動作し、負
の半サイクルでは、第１．第５、第６、第３のトランジ
スタの組みが動作する。各組は、ＰＮＰとＮＰＮのトラ
ンジスタを同数含み、各組においてはＰＮＰとＮＰＮ
）ランジスタのＶＢＢが直列になっているので、正と負
の半サイクルで特性の対称な動作を得ることができ、出
力信号の歪みが低減される。
（実施例）
以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例である。入力信号源２１か
らの信号は抵抗Ｒ１１に供給される。この抵抗Ｒ１１か
ら導出される入力信号は、演算増幅器２２の反転入力端
子に供給されるとともに、逆極性の第１、第２のトラン
ジスタＱ１１．Ｑ１２の共通コレクタに供給される。
らの信号は抵抗Ｒ１１に供給される。この抵抗Ｒ１１か
ら導出される入力信号は、演算増幅器２２の反転入力端
子に供給されるとともに、逆極性の第１、第２のトラン
ジスタＱ１１．Ｑ１２の共通コレクタに供給される。
第１、第２のトランジスタＱｌｌとＱ１２の組みは、第
３と第４のトランジスタＱ１３、Ｑ１４の組みと対にな
り、並列関係にある。第３、第４のトランジスタＱＩ３
、Ｑ１４の共通コレクタからは出力信号が導出されるも
ので、この共通コレクタは、演算増幅器２４の反転入力
端子と抵抗Ｒ１２の一端に供給されている。演算増幅器
２４の出力端子と抵抗Ｒ１２の他端は出力端子２５に接
続される。
３と第４のトランジスタＱ１３、Ｑ１４の組みと対にな
り、並列関係にある。第３、第４のトランジスタＱＩ３
、Ｑ１４の共通コレクタからは出力信号が導出されるも
ので、この共通コレクタは、演算増幅器２４の反転入力
端子と抵抗Ｒ１２の一端に供給されている。演算増幅器
２４の出力端子と抵抗Ｒ１２の他端は出力端子２５に接
続される。
第１のトランジスタＱｌｌのエミッタには、第５のトラ
ンジスタＱ１５のエミッタが接続され、このトランジス
タＱ１５のコレクタは正電源Ｖｃｃに接続され、ベース
は定電流源Ｉｌｌの出力部に接続されている。同様に第
３のトランジスタＱ１３のエミッタにも、第６のトラン
ジスタＱｌＢのエミッタが接続され、このトランジスタ
Ｑ１Ｂのコレクタは正電源Ｖｃｃに接続され、ベースは
定電流源Ｉｌｌの出力部に接続されている。定電流源Ｉ
ｌｌの入力側は、正本源Ｖｅｃに接続されている。
ンジスタＱ１５のエミッタが接続され、このトランジス
タＱ１５のコレクタは正電源Ｖｃｃに接続され、ベース
は定電流源Ｉｌｌの出力部に接続されている。同様に第
３のトランジスタＱ１３のエミッタにも、第６のトラン
ジスタＱｌＢのエミッタが接続され、このトランジスタ
Ｑ１Ｂのコレクタは正電源Ｖｃｃに接続され、ベースは
定電流源Ｉｌｌの出力部に接続されている。定電流源Ｉ
ｌｌの入力側は、正本源Ｖｅｃに接続されている。
また、第２のトランジスタＱ１２のエミッタは、第７の
トランジスタＱ１７のエミッタに接続され、このトラン
ジスタＱ１７のコレクタは、負電源ＶＥＲに接続されて
いる。同様に第４のトランジスタＱ１４のエミッタは、
第８のトランジスタＱｌＢのエミッタに接続され、この
トランジスタＱ１８のコレクタは、負電源ＶＥＥに接続
されている。
トランジスタＱ１７のエミッタに接続され、このトラン
ジスタＱ１７のコレクタは、負電源ＶＥＲに接続されて
いる。同様に第４のトランジスタＱ１４のエミッタは、
第８のトランジスタＱｌＢのエミッタに接続され、この
トランジスタＱ１８のコレクタは、負電源ＶＥＥに接続
されている。
次に、正電源Ｖｃｅと演算増幅器２２の出力部との間に
は定電流源Ｉｌｌと抵抗ＲＩＢ及びＲ１４、トランジス
タＱ１９による電流バイアス回路が接続されて“いる。
は定電流源Ｉｌｌと抵抗ＲＩＢ及びＲ１４、トランジス
タＱ１９による電流バイアス回路が接続されて“いる。
なお演算増幅器２２及び２４の非反転入力端子は接地さ
れている。さらに、トランジスタＱ１２と０１３のベー
スは接地され、トランジスタＱｌｌとＱ１４のベースに
は制御電圧ＶＣが与えられている。
れている。さらに、トランジスタＱ１２と０１３のベー
スは接地され、トランジスタＱｌｌとＱ１４のベースに
は制御電圧ＶＣが与えられている。
上記の回路において、入力信号が正の半サイクルである
とき、トランジスタＱ１２とＱ１７、Ｑ１４、Ｑｌｇが
動作する。ここで、演算増幅器２２はその反転入力端子
（トランジスタＱｌｌ及びＱ１２の共通コレクタ）を接
地電位と同じ電位に維持しようと働く。これはトランジ
スタＱ１７のベース電流が演算増幅器２２側に供給され
ることにより供給されることにより得られる。
とき、トランジスタＱ１２とＱ１７、Ｑ１４、Ｑｌｇが
動作する。ここで、演算増幅器２２はその反転入力端子
（トランジスタＱｌｌ及びＱ１２の共通コレクタ）を接
地電位と同じ電位に維持しようと働く。これはトランジ
スタＱ１７のベース電流が演算増幅器２２側に供給され
ることにより供給されることにより得られる。
逆に入力信号が負の半サイクルであるときは、トランジ
スタＱ１１．Ｑ１５、Ｑ１６、Ｑ１３が動作する。
スタＱ１１．Ｑ１５、Ｑ１６、Ｑ１３が動作する。
このときも演算増幅器２２はその反転入力端子を接地電
位と同じ電位に維持しようと働く。これはトランジスタ
Ｑ１５のベース電流が演算増幅器２２の出力側の電流に
影響を与えることにより得られる。
位と同じ電位に維持しようと働く。これはトランジスタ
Ｑ１５のベース電流が演算増幅器２２の出力側の電流に
影響を与えることにより得られる。
人力信号の正の半サイクルのとき、抵抗Ｒ１１には
Ｉ Ｒ１＝ Ｖ ｉｎ／ Ｒ１１
なる電流が流れる。そしてこの電流ＩＲＩと等しい電流
が、トランジスタＱ１２とＱ１７に流れる。
が、トランジスタＱ１２とＱ１７に流れる。
ここで、トランジスタＱ１４のベースに与えられている
制御電圧ＶＣが、零（接地電位）であるとすると、トラ
ンジスタＱｌ？とＱ１８には同じ電流が流れる。従って
、各トランジスタＱ１２、Ｑ１４、Ｑ１７．０１Ｂの電
流とペースエミッタ間電位ＶＢＥとの関係を求めると、
次のように表せる。
制御電圧ＶＣが、零（接地電位）であるとすると、トラ
ンジスタＱｌ？とＱ１８には同じ電流が流れる。従って
、各トランジスタＱ１２、Ｑ１４、Ｑ１７．０１Ｂの電
流とペースエミッタ間電位ＶＢＥとの関係を求めると、
次のように表せる。
ＶＢＥＱｌ２ −ＶＴ ｘ １ ｎ （ＩＱ１２
／ ｌ５ｎ）ＶＢＥＱｌ７−ＶＴＸ ｌ ｎ （Ｉ
Ｑ１７ ／ ｌ５ｐ）ＶＢＥＱｌ４ −Ｖｔ Ｘ
１ ｎ （Ｉ Ｑｌ４ ／ Ｉ ５ｎ）ＶＢＥＱ
ｌ８ −Ｖ７ ｘ １ ｎ （ＩＱｌＢ ／ Ｉ
ｓｐ）但し ＩｓｎはＮＰＮトランジスタの逆方向飽和電流Ｉｓｐは
ＰＮＰ ）ランジスタの逆方向飽和電流Ｉ Ｑ１２露Ｉ
Ｑ１７ 、ＩＱ１４− ＩＱｌＢである。
／ ｌ５ｎ）ＶＢＥＱｌ７−ＶＴＸ ｌ ｎ （Ｉ
Ｑ１７ ／ ｌ５ｐ）ＶＢＥＱｌ４ −Ｖｔ Ｘ
１ ｎ （Ｉ Ｑｌ４ ／ Ｉ ５ｎ）ＶＢＥＱ
ｌ８ −Ｖ７ ｘ １ ｎ （ＩＱｌＢ ／ Ｉ
ｓｐ）但し ＩｓｎはＮＰＮトランジスタの逆方向飽和電流Ｉｓｐは
ＰＮＰ ）ランジスタの逆方向飽和電流Ｉ Ｑ１２露Ｉ
Ｑ１７ 、ＩＱ１４− ＩＱｌＢである。
また、トランジスタＱ１７、Ｑｌ８のベースは共通接続
されているので次式が成立する。
されているので次式が成立する。
ＶＢＥＱｌ２ ＋ ＶＢＥＱｌ７− ＶＢＥＱｌ４ ＋
ＶＢＥＱｌ８− Ｖ Ｃ以上の式から、次の式をまと
めることができる。
ＶＢＥＱｌ８− Ｖ Ｃ以上の式から、次の式をまと
めることができる。
Ｖ、 ｘ １ ｎ （ＩＱ１２ ／ ｌ５ｎ）＋Ｖ、
ｘ ｌ ｎ （ＩＱ１２ ／ ｌ５ｐ）−ｖ、 ｘ ｌ
ｎ （ＩＱ１４ ／ ｌ５ｎ）十ｖ、 ｘ １ ｎ
（ＩＱ１４ ／ ｆｓｐ） −Ｖにれを整理すると、 １ ｎ （（ｌＱ１２ Ｘ ＩＱ１２ ｘ ｌ５ｎｘ
ｌ５ｐ） ／ （ＩＱ１４Ｘ ＩＱ１４ Ｘ ｌ５ｎ
Ｘ ｌ５ｐ） ） ＝ （−ＶＣ／ＶＴ ）となる。さ
らに整理すると （ＩＱ１２ ／ ＩＱ１４ ） −ｅｘｐ（−ＶＣ／Ｖ
Ｔ ）ＩＱ１４ ＝ Ｉ Ｑｌ２ Ｘｃｘｐ（−Ｖ Ｃ
／ ＶＴ ）となる。トランジスタＱ１４のコレクタ電
流は、抵抗Ｒ１２を流れるから、結局、出力端子にはＲ
１２Ｘ Ｉ Ｑｌ４という電圧が発生する。これらをま
とめると Ｖｏｕｔ −ＶｌｎＸｅｘｐ（ＶＣ／Ｖｒ ）を得るこ
とができる。つまり出力電圧を制御電圧ＶＣで制御する
ことができる。
ｘ ｌ ｎ （ＩＱ１２ ／ ｌ５ｐ）−ｖ、 ｘ ｌ
ｎ （ＩＱ１４ ／ ｌ５ｎ）十ｖ、 ｘ １ ｎ
（ＩＱ１４ ／ ｆｓｐ） −Ｖにれを整理すると、 １ ｎ （（ｌＱ１２ Ｘ ＩＱ１２ ｘ ｌ５ｎｘ
ｌ５ｐ） ／ （ＩＱ１４Ｘ ＩＱ１４ Ｘ ｌ５ｎ
Ｘ ｌ５ｐ） ） ＝ （−ＶＣ／ＶＴ ）となる。さ
らに整理すると （ＩＱ１２ ／ ＩＱ１４ ） −ｅｘｐ（−ＶＣ／Ｖ
Ｔ ）ＩＱ１４ ＝ Ｉ Ｑｌ２ Ｘｃｘｐ（−Ｖ Ｃ
／ ＶＴ ）となる。トランジスタＱ１４のコレクタ電
流は、抵抗Ｒ１２を流れるから、結局、出力端子にはＲ
１２Ｘ Ｉ Ｑｌ４という電圧が発生する。これらをま
とめると Ｖｏｕｔ −ＶｌｎＸｅｘｐ（ＶＣ／Ｖｒ ）を得るこ
とができる。つまり出力電圧を制御電圧ＶＣで制御する
ことができる。
上記の説明は、正の半サイクルの場合を説明したが、負
の半サイクルの場合も同様にして数式を示すと以下のよ
うになる。
の半サイクルの場合も同様にして数式を示すと以下のよ
うになる。
ＶＢＥＱｌ、５−Ｖｔ Ｘ １ ｎ （ＩＱ１５ ／
ｌ５ｎ）ＶＢＥＱｌ、８−ＶＴ Ｘ １ ｎ （ＩＱｌ
Ｂ ／ ｌ５ｎ）ＶＢＥＱＩＩ ＝ ＶＴ ｘ １ ｎ
（ＩＱＩＩ ／ Ｉ ５ｐ）ＶＢＥＱｌ３ ＝ＶＴＸ
１ ｎ （ＩＱ１３ ／ ｌ５ｐ）ＶＢＥＱｌ５ ＋
ＶＢＥＱＩＩ ＋ Ｖ Ｃ−ＶＢＥＱｌＢ ＋Ｖｆ３
ＥＱ１３抵抗Ｒ１１にはＩ Ｒ１−Ｖ ｉｎ／ ＲＬｌ
の電流がながれこれと同じ電流がトランジスタＱｌｌに
も流れる。
ｌ５ｎ）ＶＢＥＱｌ、８−ＶＴ Ｘ １ ｎ （ＩＱｌ
Ｂ ／ ｌ５ｎ）ＶＢＥＱＩＩ ＝ ＶＴ ｘ １ ｎ
（ＩＱＩＩ ／ Ｉ ５ｐ）ＶＢＥＱｌ３ ＝ＶＴＸ
１ ｎ （ＩＱ１３ ／ ｌ５ｐ）ＶＢＥＱｌ５ ＋
ＶＢＥＱＩＩ ＋ Ｖ Ｃ−ＶＢＥＱｌＢ ＋Ｖｆ３
ＥＱ１３抵抗Ｒ１１にはＩ Ｒ１−Ｖ ｉｎ／ ＲＬｌ
の電流がながれこれと同じ電流がトランジスタＱｌｌに
も流れる。
また出力電流は、トランジスタＱ１３のコレクタに現れ
る。よって出力電圧Ｖ ｏｕｔは、Ｖｏｕｔ −Ｒ１２
ｘ Ｉ ＱＩ３ Ｖｏｕｔ −Ｖ ｉｎＸ ｅｘｐ（Ｖ Ｃ／ Ｖ Ｔ
）となる。
る。よって出力電圧Ｖ ｏｕｔは、Ｖｏｕｔ −Ｒ１２
ｘ Ｉ ＱＩ３ Ｖｏｕｔ −Ｖ ｉｎＸ ｅｘｐ（Ｖ Ｃ／ Ｖ Ｔ
）となる。
上記したように、この実施例によれば、入力信号の正の
半サイクルではトランジスタＱ１２（ＮＰＮ）、Ｑｌ７
（ＰＮＰ） 、Ｑｌ４（ＮＰＮ）、Ｑｌｇ（ＰＮＰ）が
働き、負の半サイクルではＱｌ５（ＮＰＮ） 、Ｑｌｌ
（ＰＮＰ） 、Ｑｌ［１（ＮＰＮ）、Ｑｌ３（ＰＮＰ）
が働く。つまり入力信号の両サイクルともにＰＮＰとＮ
ＰＮ）ランジスタが関与しているので、正、負ともに対
称な動作を得ることができ出力も歪みなく得ることがで
きる。
半サイクルではトランジスタＱ１２（ＮＰＮ）、Ｑｌ７
（ＰＮＰ） 、Ｑｌ４（ＮＰＮ）、Ｑｌｇ（ＰＮＰ）が
働き、負の半サイクルではＱｌ５（ＮＰＮ） 、Ｑｌｌ
（ＰＮＰ） 、Ｑｌ［１（ＮＰＮ）、Ｑｌ３（ＰＮＰ）
が働く。つまり入力信号の両サイクルともにＰＮＰとＮ
ＰＮ）ランジスタが関与しているので、正、負ともに対
称な動作を得ることができ出力も歪みなく得ることがで
きる。
第２図は第１図の回路の演算増幅器２２及びバイアス回
路を詳しく示した回路である。
路を詳しく示した回路である。
従って第１図と同一部分には同じ符号を付している。演
算増幅器２２の部分は差動対のトランジスタＱ２１．Ｑ
２２により構成され、このトランジスタＱ２１ＳＱ２２
の共通エミッタは定電流源１２２を介して負電源に接続
されている。トランジスタＱ２１のコレクタは、カレン
トミラー回路を構成するトランジスタＱ２３のコレクタ
及びベース、トランジスタＱ２４のベースに接続される
。トランジスタＱ２４のコレクタはトランジスタＱ２２
のベースに接続される。トランジスタＱ２３、Ｑ２４の
コレクタは正電源ＶＣＣに接続されている。トランジス
タＱ２２のコレクタは、トランジスタＱ２５のベースに
接続されている。このトランジスタＱ２５はバイアス回
路を構成しており、コレクタは正電源Ｖｃｃに接続され
、エミッタはダイオード接続のトランジスタＱ２Ｂを介
してトランジスタＱ１９のエミッタに接続されている。
算増幅器２２の部分は差動対のトランジスタＱ２１．Ｑ
２２により構成され、このトランジスタＱ２１ＳＱ２２
の共通エミッタは定電流源１２２を介して負電源に接続
されている。トランジスタＱ２１のコレクタは、カレン
トミラー回路を構成するトランジスタＱ２３のコレクタ
及びベース、トランジスタＱ２４のベースに接続される
。トランジスタＱ２４のコレクタはトランジスタＱ２２
のベースに接続される。トランジスタＱ２３、Ｑ２４の
コレクタは正電源ＶＣＣに接続されている。トランジス
タＱ２２のコレクタは、トランジスタＱ２５のベースに
接続されている。このトランジスタＱ２５はバイアス回
路を構成しており、コレクタは正電源Ｖｃｃに接続され
、エミッタはダイオード接続のトランジスタＱ２Ｂを介
してトランジスタＱ１９のエミッタに接続されている。
トランジスタＱ１９のコレクタは、定電流ｉ １２３を
介して負電源ＶＥＥに接続されている。
介して負電源ＶＥＥに接続されている。
第３図は、この発明の他の実施例であり、トランジスタ
Ｑ１７及びトランジスタＱ１８のコレクタを定電流源Ｉ
２３にベースとともに接続した例である。
Ｑ１７及びトランジスタＱ１８のコレクタを定電流源Ｉ
２３にベースとともに接続した例である。
また制御電圧ＶＣを供給するトランジスタをＱｌ２とＱ
ｌ３に変えている。このように構成しても先の実施例と
同じ動作を得る。他の部分は先の実施例と同じであるか
ら、同じ符号を付している。
ｌ３に変えている。このように構成しても先の実施例と
同じ動作を得る。他の部分は先の実施例と同じであるか
ら、同じ符号を付している。
［発明の効果］
以上説明したようにこの発明によれば、ラテラルＰＮＰ
）ランジスタを使用しても出力−に歪みを生じない電
圧制御可変利得増幅器を得ることができる。
）ランジスタを使用しても出力−に歪みを生じない電
圧制御可変利得増幅器を得ることができる。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の一部をさらに具体的に示す回路図、第３図
はこの発明の他の実施例を示す回路図、第４図は従来の
電圧制御可変利得増幅器を示す回路図である。 Ｒ１１−Ｒｌ４・・・抵抗、Ｑｌｌ−Ｑ１９、Ｑ２１−
Ｑ２５・・・トランジスタ、２２．２４・・・演算増幅
器。
１図の回路の一部をさらに具体的に示す回路図、第３図
はこの発明の他の実施例を示す回路図、第４図は従来の
電圧制御可変利得増幅器を示す回路図である。 Ｒ１１−Ｒｌ４・・・抵抗、Ｑｌｌ−Ｑ１９、Ｑ２１−
Ｑ２５・・・トランジスタ、２２．２４・・・演算増幅
器。
Claims (1)
- 【特許請求の範囲】 入力信号が反転入力端子に供給される演算増幅器と、 前記入力信号が共通コレクタに供給される逆極性の第１
、第２のトランジスタと、 出力信号が共通コレクタから導出される逆極性の第３、
第４のトランジスタと、 前記第１と第４のトランジスタのベースに制御電圧を供
給する制御電圧供給手段と、 第１と第３のトランジスタと同極性でありこれらトラン
ジスタのエミッタにそれぞれエミッタが接続され、ベー
スがバイアス回路に接続された第５、第６のトランジス
タと、 第２と第４のトランジスタと同極性でありこれらトラン
ジスタのエミッタにそれぞれエミッタが接続され、ベー
スが前記演算増幅器の出力端子に接続された第７、第８
のトランジスタとを具備したことを特徴とする電圧制御
可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23577289A JP2621994B2 (ja) | 1989-09-13 | 1989-09-13 | 電圧制御可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23577289A JP2621994B2 (ja) | 1989-09-13 | 1989-09-13 | 電圧制御可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0399505A true JPH0399505A (ja) | 1991-04-24 |
| JP2621994B2 JP2621994B2 (ja) | 1997-06-18 |
Family
ID=16991012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23577289A Expired - Lifetime JP2621994B2 (ja) | 1989-09-13 | 1989-09-13 | 電圧制御可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621994B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410271A (en) * | 1993-05-17 | 1995-04-25 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| US5623228A (en) * | 1993-05-17 | 1997-04-22 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| CN102364875A (zh) * | 2011-11-15 | 2012-02-29 | 南京国睿嘉源微电子有限公司 | 一种双环反馈高线性度可变增益放大器 |
-
1989
- 1989-09-13 JP JP23577289A patent/JP2621994B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410271A (en) * | 1993-05-17 | 1995-04-25 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| US5623228A (en) * | 1993-05-17 | 1997-04-22 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| CN102364875A (zh) * | 2011-11-15 | 2012-02-29 | 南京国睿嘉源微电子有限公司 | 一种双环反馈高线性度可变增益放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621994B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP2607729B2 (ja) | ヒステリシスコンパレータ | |
| JPH0399505A (ja) | 電圧制御可変利得増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH03203410A (ja) | レベル変換回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPS5941321B2 (ja) | 電圧比較回路 | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH0151207B2 (ja) | ||
| JPS58207119A (ja) | 電流源回路 | |
| JPH0244407B2 (ja) | Shusekikairo | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JP3407833B2 (ja) | 電圧リミット回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH03192922A (ja) | ３値論理回路 | |
| JPS59200511A (ja) | オペアンプ | |
| JPS6161519A (ja) | アナログスイツチ回路 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPS582385B2 (ja) | デンイサオウドウカイロ | |
| JPS6217956B2 (ja) | ||
| JPS586321B2 (ja) | トランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |