JPH03259611A - アクティブ・フィルタ - Google Patents
アクティブ・フィルタInfo
- Publication number
- JPH03259611A JPH03259611A JP2032699A JP3269990A JPH03259611A JP H03259611 A JPH03259611 A JP H03259611A JP 2032699 A JP2032699 A JP 2032699A JP 3269990 A JP3269990 A JP 3269990A JP H03259611 A JPH03259611 A JP H03259611A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- current
- amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は映像信号または音声信号周波帯域の各種フィ
ルタとして用いられるアクティブ・フィルタに関する。
ルタとして用いられるアクティブ・フィルタに関する。
（従来の技術）
小型化、軽量化が容易なフィルタとして、演算増幅器（
アンプ）と抵抗素子及び容量素子との組み合わせ回路を
伝達関数に対応させて回路を動作させるアクティブ・フ
ィルタが知られている。
アンプ）と抵抗素子及び容量素子との組み合わせ回路を
伝達関数に対応させて回路を動作させるアクティブ・フ
ィルタが知られている。
第３図は従来のアクティブ・フィルタの構成を示す等価
回路図である。同図は特開昭６０−１１１５１５号公報
に記載された０次フィルタ装置と基本的には同じ構成を
示している。
回路図である。同図は特開昭６０−１１１５１５号公報
に記載された０次フィルタ装置と基本的には同じ構成を
示している。
入力端子ＩＮはアンプ８１の入力端及び電流差動アンプ
（ｇ■アンプ）３２の正入力端に接続されている。アン
プ３１の出力端はコンデンサＣＯを介してＨ＋アンプ３
２の出力端及び出力端子ＯＵＴに接続されている。また
、このｇ＝アンプ３２の出力端はｇ−アンプ３２の負入
力端に接続されている。
（ｇ■アンプ）３２の正入力端に接続されている。アン
プ３１の出力端はコンデンサＣＯを介してＨ＋アンプ３
２の出力端及び出力端子ＯＵＴに接続されている。また
、このｇ＝アンプ３２の出力端はｇ−アンプ３２の負入
力端に接続されている。
第４図は上記等価回路の具体的な構成を示す回路図であ
り、破線で囲まれた左側の領域はアンプ３１１右例の領
域はｇｌアンプ３２を示す。
り、破線で囲まれた左側の領域はアンプ３１１右例の領
域はｇｌアンプ３２を示す。
入力端子ＩＮからの信号電圧は、ｇ１アンプ３２の正入
力端としてのＮＰＮトランジスタＱ１のベース及びアン
プ３ｔの入力端としてのＮＰＮ ）ランジスタＱ７のベ
ースに供給される。トランジスタＱ１のコレクタ・エミ
ッタ間を流れる電流は、抵抗Ｒ１を介してトランジスタ
Ｑ２をオンさせ、差動対を構成する一方のトランジスタ
Ｑ、をオンにする。また、トランジスタＱ、のオン状態
により、抵抗Ｒ２を介して流れる電流によりトランジス
タＱ６がオンし、差動対を構成する他方のトランジスタ
Ｑ４がオンする。なお、この第４図中１１はトランジス
タＱ２．Ｑ６共通の定電流源、Ｉ２は差動対のトランジ
スタＱ３．Ｑ４共通の定電流源、■、はトランジスタＱ
、をバイアスする定電流源である。
力端としてのＮＰＮトランジスタＱ１のベース及びアン
プ３ｔの入力端としてのＮＰＮ ）ランジスタＱ７のベ
ースに供給される。トランジスタＱ１のコレクタ・エミ
ッタ間を流れる電流は、抵抗Ｒ１を介してトランジスタ
Ｑ２をオンさせ、差動対を構成する一方のトランジスタ
Ｑ、をオンにする。また、トランジスタＱ、のオン状態
により、抵抗Ｒ２を介して流れる電流によりトランジス
タＱ６がオンし、差動対を構成する他方のトランジスタ
Ｑ４がオンする。なお、この第４図中１１はトランジス
タＱ２．Ｑ６共通の定電流源、Ｉ２は差動対のトランジ
スタＱ３．Ｑ４共通の定電流源、■、はトランジスタＱ
、をバイアスする定電流源である。
上記両トランジスタＱ９、Ｑ４のコレクタ電流の電流差
によって、トランジスタＱ４のコレクタに接続されてい
るコンデンサＣＯで電荷が充放電される。上記トランジ
スタＱ４のコレクタより出力信号が出力端子ＯＵＴに得
られると共にこのｇａアンプ３２の負入力端に帰還され
る。
によって、トランジスタＱ４のコレクタに接続されてい
るコンデンサＣＯで電荷が充放電される。上記トランジ
スタＱ４のコレクタより出力信号が出力端子ＯＵＴに得
られると共にこのｇａアンプ３２の負入力端に帰還され
る。
一方、アンプ３１は、オンしたトランジスタＱ７のエミ
ッタ電流により、抵抗Ｒ３を介して差動対を構成する他
方のトランジスタＱ８の電流量を抑える。これにより、
抵抗Ｒ４でバイアスされるトランジスタＱ９の動作を制
御する。トランジスタＱ９のエミッタ電位の変化によっ
て、コンデンサＣＯに蓄積される電荷量が変化する。な
お、この第３図中１４．Ｉ、はそれぞれ差動対のトラン
ジスタＱ、、Ｑ、の定電流源、Ｉ６はトランジスタＱ９
の定電流源、また、ＶｏはトランジスタＱ８のベースに
印加される基準電圧である。これにより、トランジスタ
Ｑ９のエミッタに接続されているコンデンサＣｏには上
記入力端子ＩＮからの信号電圧の任意のレベルが印加さ
れる。
ッタ電流により、抵抗Ｒ３を介して差動対を構成する他
方のトランジスタＱ８の電流量を抑える。これにより、
抵抗Ｒ４でバイアスされるトランジスタＱ９の動作を制
御する。トランジスタＱ９のエミッタ電位の変化によっ
て、コンデンサＣＯに蓄積される電荷量が変化する。な
お、この第３図中１４．Ｉ、はそれぞれ差動対のトラン
ジスタＱ、、Ｑ、の定電流源、Ｉ６はトランジスタＱ９
の定電流源、また、ＶｏはトランジスタＱ８のベースに
印加される基準電圧である。これにより、トランジスタ
Ｑ９のエミッタに接続されているコンデンサＣｏには上
記入力端子ＩＮからの信号電圧の任意のレベルが印加さ
れる。
すなわち、入力端子ＩＮからの信号電圧は、ｇｍアンプ
３２により電流に変換され、これがｇｍアンプ３２の出
力を介してコンデンサＣｏに蓄積された電荷を放電させ
る。これに伴い、コンデンサＣｏはアンプ３１の出力に
よって、入力端子ＩＮから信号電圧の任意のレベルが印
加される。これにより、出力端ＯＵＴには、上記電流に
変換された信号に任意のレベルが加算された信号が出力
される。
３２により電流に変換され、これがｇｍアンプ３２の出
力を介してコンデンサＣｏに蓄積された電荷を放電させ
る。これに伴い、コンデンサＣｏはアンプ３１の出力に
よって、入力端子ＩＮから信号電圧の任意のレベルが印
加される。これにより、出力端ＯＵＴには、上記電流に
変換された信号に任意のレベルが加算された信号が出力
される。
ところで、上記ｇ■アンプ３２により電流に変換された
信号は、実際にはコンデンサＣＯだけでなく、トランジ
スタＱ９のエミッタ抵抗ｒ９を直列に接続している回路
を持つアンプ３１の出力端に影響を与える。このため、
出力端ＯＵＴからの出力の理論値にずれが生じる。また
、コンデンサＣＯを上記入力端子ＩＮからの信号電圧の
任意のレベルで印加して、上記電流に変換された信号に
加算する場合も、トランジスタＱ、におけるエミッタ抵
抗ｒ９及びトランジスタＱ４のコレクタインピーダンス
Ｒｏが不安定になるという欠点がある。
信号は、実際にはコンデンサＣＯだけでなく、トランジ
スタＱ９のエミッタ抵抗ｒ９を直列に接続している回路
を持つアンプ３１の出力端に影響を与える。このため、
出力端ＯＵＴからの出力の理論値にずれが生じる。また
、コンデンサＣＯを上記入力端子ＩＮからの信号電圧の
任意のレベルで印加して、上記電流に変換された信号に
加算する場合も、トランジスタＱ、におけるエミッタ抵
抗ｒ９及びトランジスタＱ４のコレクタインピーダンス
Ｒｏが不安定になるという欠点がある。
以下、このような欠点を説明するために、上記第４図の
構成の回路の伝達関数を次式に示す。なお、各トランジ
スタＱｎにおけるエミッタ抵抗はｒ、で示し、トランジ
スタＱ４のコレクタインピーダンスはＲｏで示す。そし
て、ｇｍアンプのｇ■（コンダクタンス）をｇ−〇とし
、入力をＸ１出力をＹとした場合、 上記（１）式は、 となり、 とすれば、上記（２）式は、 上記（４）式に示されるように理論値と一致するのはａ
−０，ｂ−１のときのみであり、これは、上記第３図中
のトランジスタＱ、におけるエミッタ抵抗ｒ、を無視し
、トランジスタＱ４のコレクタインピーダンスＲＯを無
限大とした場合に成り立つものである。
構成の回路の伝達関数を次式に示す。なお、各トランジ
スタＱｎにおけるエミッタ抵抗はｒ、で示し、トランジ
スタＱ４のコレクタインピーダンスはＲｏで示す。そし
て、ｇｍアンプのｇ■（コンダクタンス）をｇ−〇とし
、入力をＸ１出力をＹとした場合、 上記（１）式は、 となり、 とすれば、上記（２）式は、 上記（４）式に示されるように理論値と一致するのはａ
−０，ｂ−１のときのみであり、これは、上記第３図中
のトランジスタＱ、におけるエミッタ抵抗ｒ、を無視し
、トランジスタＱ４のコレクタインピーダンスＲＯを無
限大とした場合に成り立つものである。
（発明が解決しようとする課題）
このように、従来のアクティブ・フィルタでは、信号電
圧を信号電流に変換し、この信号電流をコンデンサの一
端に供給すると共に、コンデンサの他端に上記信号電圧
を任意のレベルで印加して上記信号電流に加算するよう
にしている。このため、コンデンサを介して、互いに接
続されている回路が干渉しあい、出力の理論値にずれが
生じるという欠点がある。
圧を信号電流に変換し、この信号電流をコンデンサの一
端に供給すると共に、コンデンサの他端に上記信号電圧
を任意のレベルで印加して上記信号電流に加算するよう
にしている。このため、コンデンサを介して、互いに接
続されている回路が干渉しあい、出力の理論値にずれが
生じるという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、より理論値の出力が得られるような
アクティブ・フィルタを提供することにある。
あり、その目的は、より理論値の出力が得られるような
アクティブ・フィルタを提供することにある。
［発明の構成コ
（課題を解決するための手段）
この発明のアクティブ・フィルタは、第１の入力端子に
入力信号が供給され、第２の入力端子に出力信号が帰還
される電流差動アンプと、前記電流差動アンプの第１の
出力端子と第１の電源との間に挿入され、この電流差動
アンプの電流差に応じて電荷が蓄積される容量素子と、
前記入力信号の任意のレベルと上記電流差動アンプの出
力端子からの信号とをそれぞれ抵抗素子で分圧し前記出
力信号に加算する信号加算手段とから構成される。
入力信号が供給され、第２の入力端子に出力信号が帰還
される電流差動アンプと、前記電流差動アンプの第１の
出力端子と第１の電源との間に挿入され、この電流差動
アンプの電流差に応じて電荷が蓄積される容量素子と、
前記入力信号の任意のレベルと上記電流差動アンプの出
力端子からの信号とをそれぞれ抵抗素子で分圧し前記出
力信号に加算する信号加算手段とから構成される。
（作用）
この発明では、電流差動アンプにより電流に変換された
信号と入力信号の任意のレベルとは、それぞれ分割抵抗
の比に応じてフィルタの出力信号として加算される。コ
ンデンサは上記電流差動アンプの電流差に応じて電荷が
蓄積され、常に一方端が接地されるようになっており、
上記出力信号の値や帰還信号の出力ノードとは直接に接
続されない。
信号と入力信号の任意のレベルとは、それぞれ分割抵抗
の比に応じてフィルタの出力信号として加算される。コ
ンデンサは上記電流差動アンプの電流差に応じて電荷が
蓄積され、常に一方端が接地されるようになっており、
上記出力信号の値や帰還信号の出力ノードとは直接に接
続されない。
（実施例）
以下、図面を参照してこの発明を実施例により説明する
。
。
第１図はこの発明のアクティブ・フィルタの一実施例に
よる構成を示す等価回路図であり、ＨＰＦ （バイパス
フィルタ）またはリグ型バイパスフィルタを示すもので
ある。
よる構成を示す等価回路図であり、ＨＰＦ （バイパス
フィルタ）またはリグ型バイパスフィルタを示すもので
ある。
この等価回路は、電流差動アンプ（ｇｍアンプ）１（及
び加算回路１２を構成するバッファ回路１３〜１５から
なる。
び加算回路１２を構成するバッファ回路１３〜１５から
なる。
入力端子ＩＮは、ｇ■アンプ１１の正入力端及びバッフ
ァ回路１３の入力端に接続されている。ｇ−アンプ１１
の出力端はコンデンサＣｏを介して接地電圧Ｖｓｓに接
続されると共にバッファ回路１４の入力端に接続されて
いる。上記バッファ回路１３の出力端は抵抗Ｒ９を介し
て、バッファ回路１４の出力端は抵抗Ｒ６を介してバッ
ファ回路１５の入力端に接続されている。このバッファ
回路１５の出力端は出力端子ＯＵＴに接続されると共に
上記ｇｌアンプ１１の負入力端に接続されている。
ァ回路１３の入力端に接続されている。ｇ−アンプ１１
の出力端はコンデンサＣｏを介して接地電圧Ｖｓｓに接
続されると共にバッファ回路１４の入力端に接続されて
いる。上記バッファ回路１３の出力端は抵抗Ｒ９を介し
て、バッファ回路１４の出力端は抵抗Ｒ６を介してバッ
ファ回路１５の入力端に接続されている。このバッファ
回路１５の出力端は出力端子ＯＵＴに接続されると共に
上記ｇｌアンプ１１の負入力端に接続されている。
第２図は上記等価回路の具体的な構成を示す回路図であ
り、破線で囲まれた左側の領域はｇ−アンプ１１．右側
の領域は加算回路１２を示す。
り、破線で囲まれた左側の領域はｇ−アンプ１１．右側
の領域は加算回路１２を示す。
ｇｌアンプ１１において、ＮＰＮトランジスタＱ１のベ
ースは、入力端子ＩＮに接続される正入力端、ＮＰＮト
ランジスタＱ、のベースは出力端子ＯＵＴに接続される
負入力端となっており、これら両トランジスタＱ＋、Ｑ
ｓのコレクタは電源電圧ｖｃｃに接続されている。上記
トランジスタＱ。
ースは、入力端子ＩＮに接続される正入力端、ＮＰＮト
ランジスタＱ、のベースは出力端子ＯＵＴに接続される
負入力端となっており、これら両トランジスタＱ＋、Ｑ
ｓのコレクタは電源電圧ｖｃｃに接続されている。上記
トランジスタＱ。
のエミッタは抵抗Ｒ１を介してＮＰＮ ）ランジスタＱ
２のベース及びコレクタに、さらにＮＰＮトランジスタ
Ｑ、のベースに接続されている。上記トランジスタＱ、
のエミッタは抵抗Ｒ２を介してＮＰＮ ｌ−ランジスタ
Ｑ６のベース及びコレクタに、さらにＮＰＮ ）ランジ
スタＱ４のベースに接続されている。
２のベース及びコレクタに、さらにＮＰＮトランジスタ
Ｑ、のベースに接続されている。上記トランジスタＱ、
のエミッタは抵抗Ｒ２を介してＮＰＮ ｌ−ランジスタ
Ｑ６のベース及びコレクタに、さらにＮＰＮ ）ランジ
スタＱ４のベースに接続されている。
上記トランジスタＱ、のコレクタは電源電圧Ｖｅｅに接
続されている。上記トランジスタＱ４のコレクタは定電
流源１３を介して電源電圧Ｖｃｃに接続されている。こ
れらトランジスタＱ３．Ｑ４の両コレクタ間にはコンデ
ンサＣｏが挿入されている。
続されている。上記トランジスタＱ４のコレクタは定電
流源１３を介して電源電圧Ｖｃｃに接続されている。こ
れらトランジスタＱ３．Ｑ４の両コレクタ間にはコンデ
ンサＣｏが挿入されている。
上記トランジスタＱ２．Ｑ６の両エミッタは定電流源■
１を介して接地電圧ＶＳＳに接続されている。上記トラ
ンジスタＱｓ、Ｑ４の両エミッタは定電流源Ｉ２を介し
て接地電圧ｖｓｓに接続されている。
１を介して接地電圧ＶＳＳに接続されている。上記トラ
ンジスタＱｓ、Ｑ４の両エミッタは定電流源Ｉ２を介し
て接地電圧ｖｓｓに接続されている。
加算回路１２において、ＮＰＮトランジスタＱ＋。
のベースはバッファ回路１３の入力端であり、入力端子
ＩＮに接続されている。このトランジスタＱ ＋ｏのコ
レクタは電源電圧■ｃｃに接続され、エミッタは定電流
源工、を介して接地電圧ＶＳＳに接続されている。
ＩＮに接続されている。このトランジスタＱ ＋ｏのコ
レクタは電源電圧■ｃｃに接続され、エミッタは定電流
源工、を介して接地電圧ＶＳＳに接続されている。
ＮＰＮトランジスタＱ ＋＋のベースはバッファ回路１
４の入力端であり、上記ｇｌアンプの出力端であるトラ
ンジスタＱ４のコレクタに接続されている。
４の入力端であり、上記ｇｌアンプの出力端であるトラ
ンジスタＱ４のコレクタに接続されている。
このトランジスタＱ １１のコレクタは電源電圧ＶＣＣ
に接続され、エミッタは定電流源Ｉ８を介して接地電圧
ＶＳＳに接続されている。
に接続され、エミッタは定電流源Ｉ８を介して接地電圧
ＶＳＳに接続されている。
ＰＮＰトランジスタＱ１２のベースはバッファ回路１５
の入力端であり、上記トランジスタＱ１ｏのエミッタに
抵抗Ｒ６を介して接続され、さらに上記トランジスタＱ
１＋のエミッタに抵抗Ｒ６を介して接続されている。
の入力端であり、上記トランジスタＱ１ｏのエミッタに
抵抗Ｒ６を介して接続され、さらに上記トランジスタＱ
１＋のエミッタに抵抗Ｒ６を介して接続されている。
このトランジスタＱ１２のエミッタは、上記ｇ１１アン
プ１１の負入力端であるトランジスタＱ、のベース及び
出力端子ＯＵＴに接続されると共に定電流源Ｉ９を介し
て電源電圧ＶＣＣに接続されており、コレクタは接地電
圧ＶＳＳに接続されている。
プ１１の負入力端であるトランジスタＱ、のベース及び
出力端子ＯＵＴに接続されると共に定電流源Ｉ９を介し
て電源電圧ＶＣＣに接続されており、コレクタは接地電
圧ＶＳＳに接続されている。
上記構成の回路について動作を説明する。
ｇｍアンプｌｌ内のトランジスタＱ、のベースには、バ
ッファ１５から帰還されてくる電流が供給される。
ッファ１５から帰還されてくる電流が供給される。
トランジスタＱ、のコレクタ・エミッタ間を流れる電流
は、抵抗Ｒ２を介してトランジスタＱ６をオンさせ、差
動対を構成する一方のトランジスタＱ４をオンにする。
は、抵抗Ｒ２を介してトランジスタＱ６をオンさせ、差
動対を構成する一方のトランジスタＱ４をオンにする。
入力端子ＩＮからの信号電圧はトランジスタＱ１のベー
ス及びトランジスタＱ ＋ｏのベースに供給される。ト
ランジスタＱ１のコレクタ・エミッタ間を流れる電流は
、抵抗Ｒ１を介してトランジスタＱ２をオンさせ、差動
対を構成する一方のトランジスタＱ、をオンにする。
ス及びトランジスタＱ ＋ｏのベースに供給される。ト
ランジスタＱ１のコレクタ・エミッタ間を流れる電流は
、抵抗Ｒ１を介してトランジスタＱ２をオンさせ、差動
対を構成する一方のトランジスタＱ、をオンにする。
上記トランジスタＱ、とＱ４のコレクタ電流の差に応じ
て、コンデンサＣｏに電荷が蓄積される。
て、コンデンサＣｏに電荷が蓄積される。
一方、入力端子ＩＮからの信号電圧によってオンしたト
ランジスタＱ、。と、上記ｇｍアンプの出力でオンした
トランジスタＱｚは、それぞれのエミッタ電流により、
各抵抗Ｒ５、抵抗Ｒ６で分圧してバッファ２５内のトラ
ンジスタＱＩ２をオンさせる。
ランジスタＱ、。と、上記ｇｍアンプの出力でオンした
トランジスタＱｚは、それぞれのエミッタ電流により、
各抵抗Ｒ５、抵抗Ｒ６で分圧してバッファ２５内のトラ
ンジスタＱＩ２をオンさせる。
すなわち、上記ｇｌアンプ１１により電流に変換された
信号と入力端子ＩＮからの信号電圧の任意のレベルとは
、それぞれ抵抗Ｒ６とＲ９の分割抵抗の比に応じて加算
される。これにより、出力端ＯＵＴには、上記電流に変
換された信号に任意のレベルが加算された信号が出力さ
れる。
信号と入力端子ＩＮからの信号電圧の任意のレベルとは
、それぞれ抵抗Ｒ６とＲ９の分割抵抗の比に応じて加算
される。これにより、出力端ＯＵＴには、上記電流に変
換された信号に任意のレベルが加算された信号が出力さ
れる。
上記実施例によれば、コンデンサＣｏは常に一方端が接
地されるようになっているので、従来のように出力端Ｏ
ＵＴの理論値に影響することはない。従って、ｇｓアン
プ１１への帰還人力である負入力端にも、コンデンサＣ
ｏの影響はなく、上記出力端ＯＵＴの信号か帰還される
。
地されるようになっているので、従来のように出力端Ｏ
ＵＴの理論値に影響することはない。従って、ｇｓアン
プ１１への帰還人力である負入力端にも、コンデンサＣ
ｏの影響はなく、上記出力端ＯＵＴの信号か帰還される
。
以下、この実施例の構成の回路の伝達関数を次式に示す
。なお、各トランジスタＱｎにおける負荷抵抗はｒ、、
で示す。そして、ｇｍアンプ１１のｇ。
。なお、各トランジスタＱｎにおける負荷抵抗はｒ、、
で示す。そして、ｇｍアンプ１１のｇ。
（コンダクタンス）をｇｌＩＩＯとし、人力をＸ１出力
をＹとした場合、 となり、 とすれば、上記（５）式は、 ｎ、 ｎ。
をＹとした場合、 となり、 とすれば、上記（５）式は、 ｎ、 ｎ。
−（−十−ｍ、 ＋１−ｍ、 ） Ｘ
Ｓ Ｓ
となる。そこで、
１千ｍ、−ｍ、ｎｌ （１＋ｒｒ＋＋ ） −ｎとす
れば、上記（７）式は、 ｎ＋ｍＳ ｎ＋ｓ ・・・（６） ・・・（８） 上記〈７）式に示されるように式の上では出力が理論値
と一致するアクティブ・フィルタが実現される。
れば、上記（７）式は、 ｎ＋ｍＳ ｎ＋ｓ ・・・（６） ・・・（８） 上記〈７）式に示されるように式の上では出力が理論値
と一致するアクティブ・フィルタが実現される。
なお、上記実施例回路のｇａアンプやバッファ等は種々
の変形か考えられるので、特に限定されるものではない
。
の変形か考えられるので、特に限定されるものではない
。
［発明の効果］
以上説明したようにこの発明によれば、コンデンサを加
算回路と独立させたので、理論値に近似するのではなく
、理論値とほぼ一致する出力が得られるアクティブ・フ
ィルタを提供することができる。
算回路と独立させたので、理論値に近似するのではなく
、理論値とほぼ一致する出力が得られるアクティブ・フ
ィルタを提供することができる。
第１図はこの発明の一実施例による構成の等価回路図、
第２図は第１図の具体的な構成を示す回路図、第３図は
従来のアクティブ・フィルタの構成を示す等価回路図、
第４図は第３図の回路の具体的な構成を示す回路図であ
る。 Ｃｏ・・・コンデンサ、１１〜ｌ、・・・定電流源、Ｑ
１〜Ｑ＋＋・・・ＮＰＮ トランジスタ、Ｑ１０・・・
ＰＮＰトランジスタ、 １ 〜Ｒ６ ・・・抵抗。
第２図は第１図の具体的な構成を示す回路図、第３図は
従来のアクティブ・フィルタの構成を示す等価回路図、
第４図は第３図の回路の具体的な構成を示す回路図であ
る。 Ｃｏ・・・コンデンサ、１１〜ｌ、・・・定電流源、Ｑ
１〜Ｑ＋＋・・・ＮＰＮ トランジスタ、Ｑ１０・・・
ＰＮＰトランジスタ、 １ 〜Ｒ６ ・・・抵抗。
Claims (1)
- 【特許請求の範囲】 第１の入力端子に入力信号が供給され、第２の入力端子
に出力信号が帰還される電流差動アンプと、 前記電流差動アンプの第１の出力端子と第１の電源との
間に挿入され、この電流差動アンプの電流差に応じて電
荷が蓄積される容量素子と、前記入力信号の任意のレベ
ルと上記電流差動アンプの出力端子からの信号とをそれ
ぞれ抵抗素子で分圧し前記出力信号に加算する信号加算
手段とを具備したことを特徴とするアクティブ・フィル
タ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032699A JPH063861B2 (ja) | 1990-02-14 | 1990-02-14 | アクティブ・フィルタ |
| KR1019910002454A KR950010479B1 (ko) | 1990-02-14 | 1991-02-13 | 액티브필터 |
| US07/655,547 US5124592A (en) | 1990-02-14 | 1991-02-13 | Active filter |
| DE69123611T DE69123611T2 (de) | 1990-02-14 | 1991-02-14 | Aktiver Filter |
| EP91102092A EP0442492B1 (en) | 1990-02-14 | 1991-02-14 | Active filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032699A JPH063861B2 (ja) | 1990-02-14 | 1990-02-14 | アクティブ・フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03259611A true JPH03259611A (ja) | 1991-11-19 |
| JPH063861B2 JPH063861B2 (ja) | 1994-01-12 |
Family
ID=12366102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032699A Expired - Lifetime JPH063861B2 (ja) | 1990-02-14 | 1990-02-14 | アクティブ・フィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5124592A (ja) |
| EP (1) | EP0442492B1 (ja) |
| JP (1) | JPH063861B2 (ja) |
| KR (1) | KR950010479B1 (ja) |
| DE (1) | DE69123611T2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2714269B2 (ja) * | 1991-04-30 | 1998-02-16 | 三洋電機株式会社 | 等価インダクタンス回路 |
| JP2840490B2 (ja) * | 1991-11-29 | 1998-12-24 | 三菱電機株式会社 | アクティブフィルタ回路 |
| US5397927A (en) * | 1992-08-25 | 1995-03-14 | Helionetics, Inc. | Active filter for reducing non-fundamental currents and voltages |
| US5614770A (en) * | 1994-06-06 | 1997-03-25 | Helionetics, Inc. | Structure and method for performing active injection mode filtering on an AC power system |
| JPH0936702A (ja) * | 1995-07-20 | 1997-02-07 | Nippon Motorola Ltd | アクティブロ−パスフィルタ |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6091940A (en) | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
| US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
| US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
| US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) * | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160150A (en) * | 1978-06-09 | 1979-12-18 | Nippon Gakki Seizo Kk | Frequency selecting circuit |
| JPS60111515A (ja) * | 1983-11-21 | 1985-06-18 | Sony Corp | ｎ次フイルタ装置 |
| JPH0648771B2 (ja) * | 1985-03-26 | 1994-06-22 | ソニー株式会社 | イコライザ回路 |
| JPS6294003A (ja) * | 1985-10-21 | 1987-04-30 | Hitachi Ltd | 複合形の広帯域バツフア増巾器 |
| JPH0828644B2 (ja) * | 1986-12-26 | 1996-03-21 | 株式会社東芝 | アクテイブ型位相等化器 |
| JP2542634B2 (ja) * | 1987-09-08 | 1996-10-09 | 株式会社東芝 | アクティブフィルタ型信号調整回路 |
| FR2622752B1 (fr) * | 1987-10-30 | 1990-02-23 | Labo Electronique Physique | Circuit formant un filtre actif r.c. pour application coupe-bande |
-
1990
- 1990-02-14 JP JP2032699A patent/JPH063861B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-13 KR KR1019910002454A patent/KR950010479B1/ko not_active IP Right Cessation
- 1991-02-13 US US07/655,547 patent/US5124592A/en not_active Expired - Fee Related
- 1991-02-14 EP EP91102092A patent/EP0442492B1/en not_active Expired - Lifetime
- 1991-02-14 DE DE69123611T patent/DE69123611T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0442492A3 (en) | 1991-12-27 |
| JPH063861B2 (ja) | 1994-01-12 |
| EP0442492A2 (en) | 1991-08-21 |
| KR950010479B1 (ko) | 1995-09-18 |
| EP0442492B1 (en) | 1996-12-18 |
| US5124592A (en) | 1992-06-23 |
| KR910016139A (ko) | 1991-09-30 |
| DE69123611T2 (de) | 1997-05-15 |
| DE69123611D1 (de) | 1997-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| JPS6213843B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6341446B2 (ja) | ||
| JPH03142752A (ja) | 帰還型エンファシス回路 | |
| JPS61251214A (ja) | 電源回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0154884B2 (ja) | ||
| JPS6033616Y2 (ja) | 増幅装置 | |
| JPH0363847B2 (ja) | ||
| JPS6161286B2 (ja) | ||
| JPH01268302A (ja) | 増幅回路 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JPS6015161B2 (ja) | バイアス回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH01238207A (ja) | 温度補償増幅回路 | |
| JPS5951043B2 (ja) | 録音ヘツド駆動回路 | |
| JPH01114205A (ja) | 増幅器 | |
| JPS62230209A (ja) | 自動調整フイルタ | |
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPS59191913A (ja) | 差動増幅器 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| JPS586435B2 (ja) | 信号処理回路 | |
| JPH0585083B2 (ja) | ||
| JPS6016762B2 (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 17 |