JP2914011B2 - 電流スイッチ回路 - Google Patents
電流スイッチ回路Info
- Publication number
- JP2914011B2 JP2914011B2 JP15277792A JP15277792A JP2914011B2 JP 2914011 B2 JP2914011 B2 JP 2914011B2 JP 15277792 A JP15277792 A JP 15277792A JP 15277792 A JP15277792 A JP 15277792A JP 2914011 B2 JP2914011 B2 JP 2914011B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- base
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は電流スイッチ回路に関
し、特に発振器の時定数に対する充放電電流を切換える
電流スイッチ回路に関する。
し、特に発振器の時定数に対する充放電電流を切換える
電流スイッチ回路に関する。
【０００２】
【従来の技術】従来の電流スイッチ回路を図２に示す。
端子１には入力電流を与え、端子２，端子７はそれぞれ
電源及び接地に接続する。端子５，端子６には互いに逆
極性の制御信号を与える。
端子１には入力電流を与え、端子２，端子７はそれぞれ
電源及び接地に接続する。端子５，端子６には互いに逆
極性の制御信号を与える。
【０００３】トランジスタ１０，１１，１２及び抵抗
８，９はカレントミラー回路を構成し、カレントミラー
回路の出力であるトランジスタ１１のコレクタは差動回
路を構成するトランジスタ１３，１４のエミッタの共通
接続点に接続される。
８，９はカレントミラー回路を構成し、カレントミラー
回路の出力であるトランジスタ１１のコレクタは差動回
路を構成するトランジスタ１３，１４のエミッタの共通
接続点に接続される。
【０００４】次に図２に示す従来例の動作説明を行う。
端子１に与えられた入力電流は、トランジスタ１０，１
１，１２及び抵抗８，９からなるカレントミラー回路に
与えられる。
端子１に与えられた入力電流は、トランジスタ１０，１
１，１２及び抵抗８，９からなるカレントミラー回路に
与えられる。
【０００５】トランジスタ１０，１１，１２の特性は揃
っており、また、抵抗８，９の抵抗値は等しく設定され
ている。このカレントミラー回路では、ベースを入力に
接続したトランジスタ１２を介して、トランジスタ１
０，１１のベース電流を与えるので、トランジスタ１
０，１１のベース電流をトランジスタ１２のエミッタ接
地電流増幅率（ｈFE）で割った値の電流を入力から供給
するだけであり、入力に与えた電流がトランジスタ１
０，１１のベース電流として失われる割合をほとんど無
視することができる。
っており、また、抵抗８，９の抵抗値は等しく設定され
ている。このカレントミラー回路では、ベースを入力に
接続したトランジスタ１２を介して、トランジスタ１
０，１１のベース電流を与えるので、トランジスタ１
０，１１のベース電流をトランジスタ１２のエミッタ接
地電流増幅率（ｈFE）で割った値の電流を入力から供給
するだけであり、入力に与えた電流がトランジスタ１
０，１１のベース電流として失われる割合をほとんど無
視することができる。
【０００６】トランジスタ１０，１１，１２のｈFEを１
００とした場合のこの割合の具体的数値は、多くとも
０．１％以下となる。よって、このカレントミラー回路
は、入力電流と出力電流をほとんど等しい値とすること
ができる。このカレントミラー回路は、通常ベース電流
補償型カレントミラー回路と呼ばれる。
００とした場合のこの割合の具体的数値は、多くとも
０．１％以下となる。よって、このカレントミラー回路
は、入力電流と出力電流をほとんど等しい値とすること
ができる。このカレントミラー回路は、通常ベース電流
補償型カレントミラー回路と呼ばれる。
【０００７】カレントミラー回路の出力電流は、トラン
ジスタ１１のコレクタから、差動回路を構成するトラン
ジスタ１３，１４のエミッタの共通接続点へ出力され
る。トランジスタ１３，１４のベースには、それぞれ端
子５，端子６を介して互いに逆極性の制御信号が与えら
れる。トランジスタ１３のベース電位が、トランジスタ
１４のベース電位より高い場合には、トランジスタ１３
のみ導通状態となり、トランジスタ１３，１４のエミッ
タの共通接続点に与えられた電流からトランジスタ１３
のベース電流を差し引いた電流を端子３に出力する。
ジスタ１１のコレクタから、差動回路を構成するトラン
ジスタ１３，１４のエミッタの共通接続点へ出力され
る。トランジスタ１３，１４のベースには、それぞれ端
子５，端子６を介して互いに逆極性の制御信号が与えら
れる。トランジスタ１３のベース電位が、トランジスタ
１４のベース電位より高い場合には、トランジスタ１３
のみ導通状態となり、トランジスタ１３，１４のエミッ
タの共通接続点に与えられた電流からトランジスタ１３
のベース電流を差し引いた電流を端子３に出力する。
【０００８】逆に、トランジスタ１４のベース電位が、
トランジスタ１３のベース電位より高い場合には、トラ
ンジスタ１４のみ導通状態となり、この場合にはトラン
ジスタ１３，１４のエミッタの共通接続点に与えられた
電流からトランジスタ１４のベース電流を差し引いた電
流を端子４に出力する。
トランジスタ１３のベース電位より高い場合には、トラ
ンジスタ１４のみ導通状態となり、この場合にはトラン
ジスタ１３，１４のエミッタの共通接続点に与えられた
電流からトランジスタ１４のベース電流を差し引いた電
流を端子４に出力する。
【０００９】
【発明が解決しようとする課題】上述した従来の電流ス
イッチ回路は、電流ミラー回路を介して差動回路に与え
られる電流は入力電流に対してほぼ等しい値となるが、
差動回路の出力は差動回路を構成するトランジスタのベ
ース電流分だけ少なくなるので、差動回路を構成するト
ランジスタのｈFEがばらついた場合には、出力電流値が
ばらついてしまうという欠点を有する。
イッチ回路は、電流ミラー回路を介して差動回路に与え
られる電流は入力電流に対してほぼ等しい値となるが、
差動回路の出力は差動回路を構成するトランジスタのベ
ース電流分だけ少なくなるので、差動回路を構成するト
ランジスタのｈFEがばらついた場合には、出力電流値が
ばらついてしまうという欠点を有する。
【００１０】本発明の目的は、差動回路に使用するトラ
ンジスタのベース電流の影響を排除した電流スイッチ回
路を提供することにある。
ンジスタのベース電流の影響を排除した電流スイッチ回
路を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る電流スイッチ回路は、少なくとも２個
以上のトランジスタ対からなるカレントミラー回路と、
前記トランジスタ対のベース電流を供給するベース電流
補償回路と、前記トランジスタ対のベース電流を検出す
る検出回路と、前記検出回路の出力と前記カレントミラ
ー回路の出力が与えられる差動回路とを有するものであ
る。
め、本発明に係る電流スイッチ回路は、少なくとも２個
以上のトランジスタ対からなるカレントミラー回路と、
前記トランジスタ対のベース電流を供給するベース電流
補償回路と、前記トランジスタ対のベース電流を検出す
る検出回路と、前記検出回路の出力と前記カレントミラ
ー回路の出力が与えられる差動回路とを有するものであ
る。
【００１２】
【作用】差動回路に使用するトランジスタのベース電流
により失われる電流を入力電流に上乗せして差動回路に
加える。
により失われる電流を入力電流に上乗せして差動回路に
加える。
【００１３】
【実施例】以下、本発明の一実施例を図により説明す
る。図１は本発明の一実施例を示す回路図である。
る。図１は本発明の一実施例を示す回路図である。
【００１４】図において、トランジスタ１５のベース，
エミッタは、トランジスタ１２のベース，エミッタと共
通に接続される。トランジスタ１５のコレクタは、トラ
ンジスタ１３，１４のエミッタの共通接続点に接続され
る。トランジスタ１０，１１、抵抗８，９は、カレント
ミラー回路を構成している。ここで、全てのトランジス
タ１０，１１，１２，１３，１４，１５の増幅率は等し
く、また抵抗８，９の抵抗値は、等しく設定する。
エミッタは、トランジスタ１２のベース，エミッタと共
通に接続される。トランジスタ１５のコレクタは、トラ
ンジスタ１３，１４のエミッタの共通接続点に接続され
る。トランジスタ１０，１１、抵抗８，９は、カレント
ミラー回路を構成している。ここで、全てのトランジス
タ１０，１１，１２，１３，１４，１５の増幅率は等し
く、また抵抗８，９の抵抗値は、等しく設定する。
【００１５】次に、本発明の動作説明を行う。カレント
ミラー回路を構成するトランジスタ１０，１１は、ベー
スが共通に接続され、また、それぞれのエミッタが等し
い値を有する抵抗８及び９を介して接地されていること
により、それぞれのエミッタに流れる電流は、互いに等
しいものとなる。さらに、トランジスタ１０と１１は互
いに等しいｈ FE を有することにより、これらのトランジ
スタ１０，１１のベース及びコレクタに流れる電流も等
しいものとなる。以上のトランジスタ１０とトランジス
タ１１とのエミッタ電流をＩｅ、ベース電流をＩｂ、コ
レクタ電流をＩｃとすると、これら電流Ｉｅ，Ｉｂ，Ｉ
ｃの間には、以下の関係が成立つ。 Ｉｂ＝Ｉｅ（１／１＋ｈ FE ） Ｉｃ＝Ｉｅ（ｈ FE ／１＋ｈ FE ） トランジスタ１０及びトランジスタ１１から等しく出力
されるベース電流Ｉｂは、共通に接続されることにより
加算され、トランジスタ１２とトランジスタ１５とのエ
ミッタ接続点に加えられる。ここで、トランジスタ１
２，１５は増幅率が等しく、そのベース及びエミッタは
共通に接続されていることにより、ベース−エミッタ間
の電位差も等しくなり、トランジスタ１２及びトランジ
スタ１５のエミッタに流れる電流は等しくなるため、ト
ランジスタ１２及びトランジスタ１５のエミッタに流れ
る電流値は、トランジスタ１０とトランジスタ１１との
等しいベース電流Ｉｂを加算したものを等しく分配した
電流値Ｉｂそのものとなる。トランジスタ１２及びトラ
ンジスタ１５は増幅率が等しいため、これらのベース及
びコレクタに流れる電流は、それぞれのエミッタに流れ
るＩｂを１／（１＋ｈ FE ）倍したＩｂ／（１＋ｈ FE ）、
及び同じくＩｂをｈ FE ／（１＋ｈ FE ）倍した（Ｉｂ・ｈ
FE ）／（１＋ｈ FE ）なる値となる。
ミラー回路を構成するトランジスタ１０，１１は、ベー
スが共通に接続され、また、それぞれのエミッタが等し
い値を有する抵抗８及び９を介して接地されていること
により、それぞれのエミッタに流れる電流は、互いに等
しいものとなる。さらに、トランジスタ１０と１１は互
いに等しいｈ FE を有することにより、これらのトランジ
スタ１０，１１のベース及びコレクタに流れる電流も等
しいものとなる。以上のトランジスタ１０とトランジス
タ１１とのエミッタ電流をＩｅ、ベース電流をＩｂ、コ
レクタ電流をＩｃとすると、これら電流Ｉｅ，Ｉｂ，Ｉ
ｃの間には、以下の関係が成立つ。 Ｉｂ＝Ｉｅ（１／１＋ｈ FE ） Ｉｃ＝Ｉｅ（ｈ FE ／１＋ｈ FE ） トランジスタ１０及びトランジスタ１１から等しく出力
されるベース電流Ｉｂは、共通に接続されることにより
加算され、トランジスタ１２とトランジスタ１５とのエ
ミッタ接続点に加えられる。ここで、トランジスタ１
２，１５は増幅率が等しく、そのベース及びエミッタは
共通に接続されていることにより、ベース−エミッタ間
の電位差も等しくなり、トランジスタ１２及びトランジ
スタ１５のエミッタに流れる電流は等しくなるため、ト
ランジスタ１２及びトランジスタ１５のエミッタに流れ
る電流値は、トランジスタ１０とトランジスタ１１との
等しいベース電流Ｉｂを加算したものを等しく分配した
電流値Ｉｂそのものとなる。トランジスタ１２及びトラ
ンジスタ１５は増幅率が等しいため、これらのベース及
びコレクタに流れる電流は、それぞれのエミッタに流れ
るＩｂを１／（１＋ｈ FE ）倍したＩｂ／（１＋ｈ FE ）、
及び同じくＩｂをｈ FE ／（１＋ｈ FE ）倍した（Ｉｂ・ｈ
FE ）／（１＋ｈ FE ）なる値となる。
【００１６】入力１には、トランジスタ１０のコレクタ
と、トランジスタ１２及びトランジスタ１１５の各ベー
スが接続されているため、入力１に流れる電流値は、ト
ランジスタ１０のコレクタ電流とトランジスタ１２及び
トランジスタ１５のベース電流とを加算した電流値とな
る。したがって、入力１に流れる電流をＩｉｎとする
と、Ｉｉｎは、ＩｂとＩｅ及びＩｃとＩｅの関係式を用
いることにより、Ｉｅとｈ FE とにより、以下に表わすこ
とができる。 Ｉｉｎ＝Ｉｅ・（ｈ FE ／１＋ｈ FE ）・（１＋２（１／ｈ FE （１＋ｈ FE ））
と、トランジスタ１２及びトランジスタ１１５の各ベー
スが接続されているため、入力１に流れる電流値は、ト
ランジスタ１０のコレクタ電流とトランジスタ１２及び
トランジスタ１５のベース電流とを加算した電流値とな
る。したがって、入力１に流れる電流をＩｉｎとする
と、Ｉｉｎは、ＩｂとＩｅ及びＩｃとＩｅの関係式を用
いることにより、Ｉｅとｈ FE とにより、以下に表わすこ
とができる。 Ｉｉｎ＝Ｉｅ・（ｈ FE ／１＋ｈ FE ）・（１＋２（１／ｈ FE （１＋ｈ FE ））
【００１７】次に、差動回路を構成するトランジスタ１
３とトランジスタ１４とのエミッタ共通接続点に流れる
電流値は、この共通接続点に接続されているトランジス
タ１５のコレクタとトランジスタ１１のコレクタとから
出力される電流を加算したものとなり、差動回路の出力
３又は４に出力される電流値は、トランジスタ１３及び
トランジスタ１４のエミッタ共通接続点に流れる電流値
をｈFE／（１＋ｈFE）倍したものとなる。これらの関係
と、Ｉｂ，Ｉｅ及びＩｃ，Ｉｅの関係式を用いることに
より、出力３及び出力４に出力される電流値をＩｏｕｔ
とすると、Ｉｏｕｔは、以下のように表わすことができ
る。 Ｉｏｕｔ＝Ｉｅ・｛ｈ FE ／（１＋ｈ FE ）｝ 2 ・｛１＋１／（１＋ｈFE）｝ 以上のＩｉｎとＩｏｕｔとの比をとって、Ｉｅを消去す
ると、次式となる。Ｉｏｕｔ／Ｉｉｎ＝｛ｈ FE ／（１＋ｈ FE ）｝・｛１＋１／（１＋ｈ FE ）｝／｛１ ＋２／（１＋ｈ FE ）ｈ FE ｝ ここで、ｈFEを５０，１００，２００とした場合の上式
の値は、それぞれ約０．９９９５，０．９９６０，０．
９９９９となり、ほとんど一定の値となる。したがっ
て、出力３、４に出力される電流は、ｈFEの影響をほと
んど受けることがなく、ほぼ入力と等しい電流として出
力することができる。
３とトランジスタ１４とのエミッタ共通接続点に流れる
電流値は、この共通接続点に接続されているトランジス
タ１５のコレクタとトランジスタ１１のコレクタとから
出力される電流を加算したものとなり、差動回路の出力
３又は４に出力される電流値は、トランジスタ１３及び
トランジスタ１４のエミッタ共通接続点に流れる電流値
をｈFE／（１＋ｈFE）倍したものとなる。これらの関係
と、Ｉｂ，Ｉｅ及びＩｃ，Ｉｅの関係式を用いることに
より、出力３及び出力４に出力される電流値をＩｏｕｔ
とすると、Ｉｏｕｔは、以下のように表わすことができ
る。 Ｉｏｕｔ＝Ｉｅ・｛ｈ FE ／（１＋ｈ FE ）｝ 2 ・｛１＋１／（１＋ｈFE）｝ 以上のＩｉｎとＩｏｕｔとの比をとって、Ｉｅを消去す
ると、次式となる。Ｉｏｕｔ／Ｉｉｎ＝｛ｈ FE ／（１＋ｈ FE ）｝・｛１＋１／（１＋ｈ FE ）｝／｛１ ＋２／（１＋ｈ FE ）ｈ FE ｝ ここで、ｈFEを５０，１００，２００とした場合の上式
の値は、それぞれ約０．９９９５，０．９９６０，０．
９９９９となり、ほとんど一定の値となる。したがっ
て、出力３、４に出力される電流は、ｈFEの影響をほと
んど受けることがなく、ほぼ入力と等しい電流として出
力することができる。
【００１８】
【発明の効果】以上説明したように本発明は、差動回路
に使用するトランジスタのベース電流により失われる電
流を入力電流に上乗せして差動回路に加えるようにした
ので、差動回路に使用するトランジスタのベース電流の
影響を排除できる。
に使用するトランジスタのベース電流により失われる電
流を入力電流に上乗せして差動回路に加えるようにした
ので、差動回路に使用するトランジスタのベース電流の
影響を排除できる。
【００１９】従って、差動回路に使用するトランジスタ
のｈFEのばらつきによる出力電流の変動を排除できると
いう効果がある。
のｈFEのばらつきによる出力電流の変動を排除できると
いう効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例の回路図である。
１ 入力 ２ 電源 ３，４ 出力 ５，６ 制御信号入力 ７ 接地 ８，９ 抵抗 １０〜１５ トランジスタ
Claims (1)
- 【請求項１】 少なくとも２個以上のトランジスタ対か
らなるカレントミラー回路と、 前記トランジスタ対のベース電流を供給するベース電流
補償回路と、 前記トランジスタ対のベース電流を検出する検出回路
と、 前記検出回路の出力と前記カレントミラー回路の出力が
与えられる差動回路とを有することを特徴とする電流ス
イッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15277792A JP2914011B2 (ja) | 1992-05-20 | 1992-05-20 | 電流スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15277792A JP2914011B2 (ja) | 1992-05-20 | 1992-05-20 | 電流スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327446A JPH05327446A (ja) | 1993-12-10 |
| JP2914011B2 true JP2914011B2 (ja) | 1999-06-28 |
Family
ID=15547923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15277792A Expired - Lifetime JP2914011B2 (ja) | 1992-05-20 | 1992-05-20 | 電流スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914011B2 (ja) |
-
1992
- 1992-05-20 JP JP15277792A patent/JP2914011B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327446A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092529B2 (ja) | ウィンドウコンパレータ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP3089735B2 (ja) | 電流出力回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| US5285121A (en) | Current switching circuit | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JPH03196279A (ja) | 演算増幅器 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JP2911654B2 (ja) | コンパレータ回路 | |
| JP3095343B2 (ja) | 歪補償回路 | |
| JPS6126848B2 (ja) | ||
| JP3197503B2 (ja) | フィードバック回路 | |
| JPH01238210A (ja) | トランジスタ増幅回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JP3051600B2 (ja) | 電流発生回路 | |
| JP3197807B2 (ja) | 電源電圧検出回路 | |
| JPS62208702A (ja) | 電圧電流変換回路 | |
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JP2002151980A (ja) | オフセット補正回路ならびにそれを備えた半導体装置および無線機 | |
| JPH0472410B2 (ja) |