JPH02162837A - Ｄ／ａ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に係り、特にＤ／Ａ変換器の電
流スイッチに適゛したベース電流補償回路憂こ関する。

〔従来の技術〕

従来Ｄ／Ａ変換器の電流スイッチ回路は、第５図に示す
ような回路である。第５図において、定電流源１２１こ
コレクタが接続されたトランジスタ１３と、トランジス
タ１３のコレクタにベースが、ベースｔこエミッタがそ
れぞれ接続されかつ定電圧源２０に、コレクタが接続さ
れたトランジスタ１４と、トランジスタ１３とベースが
互いに接続され、かつカレントミラーを構成するトラン
ジスタ１６、および１９と、トランジスタ１３．１６、
および１９のエミッタにそれぞれ一端が接続され他端が
接地された抵抗１５，２０．および２１と、トランジス
タ１６のコレクタＩこエミッタが接続されたトランジス
タ８および９と、トランジスタ８および９０ベースにそ
れぞれ接続された入力端子１および２と、トランジスタ
１９のコレクタにエミッタが接続されたトランジスタ１
７および１８と、トランジスタ１７Ｐよび１８のベース
にそれぞれ接続された入力端子３および４と、トランジ
スタ８のコレクタに一端が、電圧源２０に他端が接続さ
れた抵抗１０と、トランジスタ１７のコレクタに一端が
、電圧源２０に他端が接続された抵抗７と、トランジス
タ８のコレクタに一端が、トランジスタ１７のコレクタ
に他端が接続された抵抗６と、トランジスタ８のコレク
タに接続された出力端子５とを備えている。トランジス
タ９および１８のコレクタは電圧源２０に接続されてい
る。

トランジスタ１３，１６および１９、抵抗１５゜２０お
よび２１がそれぞれ同じ特性とすると、カレントミラー
により定電流源１２からトランジスタ１３のコレクタＥ
こ流れる電流と同じ大きさの電流がトランジスタ１６お
よび１９のコレクタに流れる。入力端子１，２．３およ
び４への入力信号により、トランジスタ８．９．１７お
よび１８からなる電流スイッチがオンオフし、抵抗１０
．６および７からなるはしご形抵抗回路の出力端子５に
Ｄ／Ａ変換器出力電圧が出力される。

本回路では、２ビツトのＤ／Ａ変換器の例だが、ビット
数が多くなっても同様である。

〔発明が解決しようとする課題〕

前述した従来のＤ／Ａ変換器では、定電流源１２の電流
が同じでも、トランジスタ電流増幅率ｈｆｅ　が異なる
と、出力電圧が異なるという欠点がある。第５図の回路
で定電流源１２の電流をＩｌとおき、全トランジスタの
電流増幅率を同じ値ｈｆｅ、トランジスタＱ！のコレク
タ電流をＩＣＱＩと、それぞれおくと、次式となる。

ＩＣＱＩ中工１ 従って、トランジスタ１６および１９のコレクタ電流も
ほぼ１１になる。ところが、Ｄ／Ａ変換器の出力電圧を
決定するトランジスタ８および１７がオンの時のコレク
タ電流を工＠とおくと、次式となる。これは、ｈｆｅ　
　が小さいとトランジスタ８および１７のＯＮ時のコレ
クタ′ｒ！Ｌ流が小さくなることを示し、これをグラフ
で示すと、第４図の曲線Ｃのようになる。従って、ｈｆ
ｅ　　の大きさにより、Ｄ／Ａ変換器のダイナミックレ
ンジが変化するという問題が生じる。また、電流増幅率
ｈｆｅが温度により変化することから、従来のＤ／ＡＫ
換器は出力電圧の温度変動が大きいという問題点がある
。

本発明の目的は、前記問題点が解決され、出力電圧の温
度変動を極力小さくした半導体集積回路を提供すること
にある。

〔課題を解決するための手段〕

本発明の半導体集積回路の構成は、コレクタ定電流源が
接続された第１のトランジスタと、前記第１のトランジ
スタとベースが共通接続されてなる少なくとも第２およ
び第３のトランジスタを有する第１のカレントミラーと
、前記第１のトランジスタのコレクタにベースが、ベー
ス１こエミッタが接続された第４のトランジスタと、前
ａピ第２のトランジスタのコレクタにエミッタが接続さ
れた第５のトランジスタと、前記第５のトランジスタの
ベースに入力が接続され、前記第１のトランジスタのコ
レクタに出力が接続されかつ前記第１のカレントミラー
と逆極性のトランジスタからなる第２のカレントミラー
と、前記第３のトランジスタのコレクタにエミッタが共
通接続された第６および第７のトランジスタとを備えた
ことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の半導体集積回路の（ロ
）路図である。第１図において、本実施例の半導体集積
回路は、一端が接地された定電圧源１１０他端は定電流
源１２１こ接続され、定電流源１２の他端はトランジス
タ１３のコレクタとトランジスタ３５０ベースに接続さ
れ、トランジスタ３５のコレクタは、定電圧源２０に接
続される。

トランジスタ３４．４５および４６０ベースはトランジ
スタ１３０ベースと接続され、トランジスタ１３，３４
．４５および４６のエミッタにそれぞれ抵抗３０，３１
．３２および３４が接続され、抵抗３０．３１．３２ｊ
？よび３４の他端は接地される。トランジスタ１３．３
４．’３５．４５および４６はカレントミラーを構成す
る。トランジスタ３６は、トランジスタ３４のコレクタ
にエミッタが接続され、トランジスタ３７のコレクタと
。

トランジスタ３９のベースｆこベースが接続され、トラ
ンジスタ３８は、トランジスタ１３のコレクタにコレク
タが接続される。トランジスタ３７および３８のエミッ
タは定電圧源２０に接続される。

トランジスタ３９のエミッタはトランジスタ３７および
３８のベースに接続され、コレクタは接地される。トラ
ンジスタ３７．３８および３９は、カレントミラーを構
成する。トランジスタ４５のコレクタにトランジスタ４
３および４４のエミッタが接続され、トランジスタ４３
および４４０ベースにそれぞれ入力端子１および２が接
続され、トランジスタ４６のコレクタにトランジスタ４
７および４８のエミッタが接続され、トランジスタ４７
および４８のベースに、それぞれ入力端子３および４か
接続される。

トランジスタ４３および４７のコレクタにそれぞれ抵抗
４０および４２が接続され、抵抗４０および４２の他端
には定電圧源２０が接続される。

トランジスタ４４および４８のコレクタには定電圧源２
０が接続される。トランジスタ４３および４７のコレク
タ間に抵抗４１が接続され、トランジスタ４３のコレク
タＩこ出力端子５が接続される。

抵抗４０．４１および４２は、はしご形抵抗回路である
。

次に、第１図の回路の動作を説明する。

今、定電流源１２の電流を１１とおき、ＮＰＮトランジ
スタの電流増幅率をｈｆｅ、ＰＮＰ）ランジスタの電流
増幅率をｈｆｅ’とおく。　トランジスタ１３，３４，
４５および４６のコレクタ電流をＩＸとお（と、トラン
ジスタ３６のベースＩＩＬ流は１＋ｈｆｅ　　ＩＸとな
り、トランジスタ３８のコレクタ電流をＩｃｑ＠とおく
と、次式となる。

となる。

従って、Ｉｘは次式となる。

次式となる。

従って、トランジスタ４３および４７がオンの時のコレ
クタ電流Ｉｏは、次式となる。

即ち、電流増幅率ｈｆｅによらず、一定になる。

このようすを、第４図１こ示すと、曲線Ｂのようになり
（第５図のトランジスタ８は第１図ではトランジスタ４
３となる）、電流増幅率が低下しても、トランジスタ４
３および４７０オン時のコレクタ電流の減少が小さくな
る。これ−こより、電流増幅率の変化によるＤ／Ａ変換
器のダイナミックレンジの変化が小さくなり、また、電
流増幅率が温度により変化しても、Ｄ／Ａ変換器の出力
変化が小さくできる。これは温度規格の厳しい特にビッ
ト数の大きなり／Ａ変換器にとって必要な特性である。

＠２図は本発明の第２の実施例の半導体集積回路を示す
回路図である。第２図において、本実施例の半導体集積
回路は、第１図の定電流源１２０部分が異なり、他の回
路部分は第１図と同様である。即ち、一端を接地し他端
をオペレージ１ン・アンプ５００反転入力に接続した定
電圧源４９と、オペアンプ５０の出力にベースを接続し
たトランジスタ５２．５４と、一端が定電圧源２０に接
続され、他端がトランジスタ５２．５４のエミッタにそ
れぞれ接続された抵抗５１．５３と、１１ｆｌがトラン
ジスタ５４のコレクタとオペアンプ５０の非反転入力に
接続され、他端が接地された抵抗５５とを含み、構成し
ている。定電圧源４９を温度補償することにより、抵抗
５５の一端の電圧も抵抗値の温度変化−こよらず一定と
なる。抵抗４０゜４１９よび４２も抵抗５５と同じチッ
プ上にあるので、同一温度であり、同一温度特性なので
、出力端子５の電圧も＠度によらず一定１こなる。

第３図は本発明の第３の実施例の半導体集積回路の回路
図である。第３図において、本実施例の半導体集積回路
が第１の第１の実施例と異なる部分は、トランジスタ３
５のコレクタが定電圧源２０に接続されず、トランジス
タ６０のエミッタに接続されている点、トランジスタ６
０．６１および６２が追加されている点である。トラン
ジスタ６００ベースはトランジスタ６１０ベースおよび
コレクタとトランジスタ６２０ベースに接続され、トラ
ンジスタ６２のコレクタはトランジスタ１３のコレクタ
に接続され、トランジスタ６０のコレクタ、トランジス
タ６１および６２のエミッタは定電圧源２０に接続され
る。トランジスタ６１および６２は、カレントミラーを
構成する。

本実施例が、第１の実施例と異なる動作は、トランジス
タ３５のベース電流を補償している点である。即ち、ト
ランジスタ３５および６０のベース電流を、それぞれＩ
ｅａｓ　＋　ｌ５ｓｏとおくと、次式が得られる。

ここで、トランジスタ６２のコレクタ電流をＩｃ５ｚと
おくと、次式となる。

る。

Ｉｃ５ｓ中ＩＢｓｏ中Ｉｅｓｓ トランジスタ３５のベース電流が補償される。

このようすを、第４図に示すと、曲線Ａのようになり（
第５図のトランジスタ８は第３図のトランジスタ３５と
なる）、第１図の回路より更によい特性を示す。

〔発明の効果〕

以上説明したように、本発明は、定電流源の電流と、電
流スイッチのトランジスタのベース電流の和をカレント
ミラー回路の入力トランジスタに流すことにより、ベー
ス電流補償を行い、電流スイッチのトランジスタのコレ
クタ電流を、トランジスタの電流を増幅率の大きさによ
らず、定電流源の電流に等しくさせるという効果がある
。

５図は従来の半導体集積回路を示す回路図である。

１．２，３．４・・・・・・入力端子、５・・・・・・
出力端子、６．７，１０，１５．２０，２１，３０，３
１゜３２．３３．４０．４１．４２．５１，５３゜５５
・・・・・・抵抗、１１．２０・・・・・・定電圧源、
１２・・・・・・定電流源、８，９，１３，１４，１６
，１７゜１８．１９．３４．３６．４３．４４．４５゜
４６．４７，４８．６０・−・−・ｎｐｎトランジスタ
、３７．３８．５２，５４，６１．６２−・・・ｐｎｐ
トランジスタ。

代理人　弁理士　　　内　原　　　晋

【図面の簡単な説明】

第１図は本発明の第１の実施例の半導体集積回路を示す
回路図、第２図は本発明の第２の実施例の半導体集積回
路を示す回路図、第３図は本発明の第３の実施例の半導
体集積回路を示す回路図、第４図は本発明の実施例の効
果を示す特性図、第躬夕図 々

Claims (1)

【特許請求の範囲】
1. コレクタに定電流電源が接続された第１のトランジスタ
   と、前記第１のトランジスタとベースが共通接続されて
   なる少なくとも第２および第３のトランジスタを有する
   第１のカレントミラーと、前記第１のトランジスタのコ
   レクタにベースが、ベースにエミッタが接続された第４
   のトランジスタと、前記第２のトランジスタのコレクタ
   にエミッタが接続された第５のトランジスタと、前記第
   ５のトランジスタのベースに入力が接続され、前記第１
   のトランジスタのコレクタに出力が接続されかつ前記第
   １のカレントミラーと逆極性のトランジスタからなる第
   ２のカレントミラーと、前記第３のトランジスタのコレ
   クタにエミッタが共通接続された第６および第７のトラ
   ンジスタとを備えたことを特徴とする半導体集積回路。