JP3128361B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP3128361B2 JP3128361B2 JP04317541A JP31754192A JP3128361B2 JP 3128361 B2 JP3128361 B2 JP 3128361B2 JP 04317541 A JP04317541 A JP 04317541A JP 31754192 A JP31754192 A JP 31754192A JP 3128361 B2 JP3128361 B2 JP 3128361B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- amplifier circuit
- power supply
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅回路の改良に
関するもので、特にジャイレ−タ（等価Ｌ回路）に用い
て好適な差動増幅回路を提供せんとするものである。
関するもので、特にジャイレ−タ（等価Ｌ回路）に用い
て好適な差動増幅回路を提供せんとするものである。
【０００２】
【従来の技術】従来から図２に示す如きジャイレ−タが
知られている。このジャイレ−タは、入力端子１と、正
入力端が前記入力端子１に負入力端がアースに接続され
た第１増幅回路２と、該第１増幅回路２の出力端に接続
されたコンデンサ３と、負入力端が前記第１増幅回路２
の出力端に、正入力端がアースに、出力端が前記第１増
幅回路２の正入力端にそれぞれ接続された第２増幅回路
４とによって構成されている。しかして、図２の回路を
用いれば、入力端子１から見て、Ｃ／（Ｇ１×Ｇ２）
（但し、Ｃはコンデンサ３の容量、Ｇ１は第１増幅回路
２の相互コンダクタンス、Ｇ２は第２増幅回路４の相互
コンダクタンス）成る値の等価Ｌが得られるので、集積
回路化された位相シフト回路等に多用されている。
知られている。このジャイレ−タは、入力端子１と、正
入力端が前記入力端子１に負入力端がアースに接続され
た第１増幅回路２と、該第１増幅回路２の出力端に接続
されたコンデンサ３と、負入力端が前記第１増幅回路２
の出力端に、正入力端がアースに、出力端が前記第１増
幅回路２の正入力端にそれぞれ接続された第２増幅回路
４とによって構成されている。しかして、図２の回路を
用いれば、入力端子１から見て、Ｃ／（Ｇ１×Ｇ２）
（但し、Ｃはコンデンサ３の容量、Ｇ１は第１増幅回路
２の相互コンダクタンス、Ｇ２は第２増幅回路４の相互
コンダクタンス）成る値の等価Ｌが得られるので、集積
回路化された位相シフト回路等に多用されている。
【０００３】図２の第１及び第２増幅回路２及び４に
は、入力ダイナミックレンジが広いこと、相互コンダク
タンスが安定で大きいこと等の特性が要求されるので、
例えば図３に示す如き差動増幅回路が従来用いられてい
た。図３において、入力段は、差動接続された第１及び
第２トランジスタ５及び６から成る。第１及び第２トラ
ンジスタ５及び６のコレクタには、ベースに定電圧源７
が接続された負荷となる第３及び第４トランジスタ８及
び９のエミッタが接続される。また、第１及び第２トラ
ンジスタ５及び６のコレクタには、次段差動増幅回路を
構成する第５及び第６トランジスタ１０及び１１のベー
スがそれぞれ接続される。前記第６トランジスタ１１の
コレクタには、出力トランジスタ１２のベースが接続さ
れる。
は、入力ダイナミックレンジが広いこと、相互コンダク
タンスが安定で大きいこと等の特性が要求されるので、
例えば図３に示す如き差動増幅回路が従来用いられてい
た。図３において、入力段は、差動接続された第１及び
第２トランジスタ５及び６から成る。第１及び第２トラ
ンジスタ５及び６のコレクタには、ベースに定電圧源７
が接続された負荷となる第３及び第４トランジスタ８及
び９のエミッタが接続される。また、第１及び第２トラ
ンジスタ５及び６のコレクタには、次段差動増幅回路を
構成する第５及び第６トランジスタ１０及び１１のベー
スがそれぞれ接続される。前記第６トランジスタ１１の
コレクタには、出力トランジスタ１２のベースが接続さ
れる。
【０００４】図３の差動増幅回路において、定電流源１
３及び１４に流れる電流をそれぞれＩ1、定電流源１５
に流れる電流をＩ2、抵抗１６の抵抗値をＲEとすれば、
相互コンダクタンスＧは、Ｉ2／（２Ｉ1ＲE）となる。
この図３の差動増幅回路は、特性がよいので多用されて
いるが、第３及び第４トランジスタ８及び９のベース・
エミッタ間電圧ＶBEと第５及び第６トランジスタ１０及
び１１のベース・エミッタ間電圧ＶBEとが必要となるの
で、１．５Ｖの乾電池を用いる場合の如く低電源電圧の
機器に用いることができないという問題があった。
３及び１４に流れる電流をそれぞれＩ1、定電流源１５
に流れる電流をＩ2、抵抗１６の抵抗値をＲEとすれば、
相互コンダクタンスＧは、Ｉ2／（２Ｉ1ＲE）となる。
この図３の差動増幅回路は、特性がよいので多用されて
いるが、第３及び第４トランジスタ８及び９のベース・
エミッタ間電圧ＶBEと第５及び第６トランジスタ１０及
び１１のベース・エミッタ間電圧ＶBEとが必要となるの
で、１．５Ｖの乾電池を用いる場合の如く低電源電圧の
機器に用いることができないという問題があった。
【０００５】図４の差動増幅回路は、図３の差動増幅回
路を改良して低電源電圧で動作するようにしたものであ
る。図４において、第１及び第２トランジスタ５及び６
のコレクタ電流は、第１及び第２電流ミラー回路１７及
び１８を介して取り出され、負荷抵抗１９及び２０に供
給される。そして、負荷抵抗１９の端子電圧は、トラン
ジスタ１１のベースに印加され、負荷抵抗２０の端子電
圧は、トランジスタ１０のベースに印加され、前記トラ
ンジスタ１０及び１１で差動増幅される。前記トランジ
スタ１０及び１１で差動増幅された出力信号は、出力端
子２１に導出される。
路を改良して低電源電圧で動作するようにしたものであ
る。図４において、第１及び第２トランジスタ５及び６
のコレクタ電流は、第１及び第２電流ミラー回路１７及
び１８を介して取り出され、負荷抵抗１９及び２０に供
給される。そして、負荷抵抗１９の端子電圧は、トラン
ジスタ１１のベースに印加され、負荷抵抗２０の端子電
圧は、トランジスタ１０のベースに印加され、前記トラ
ンジスタ１０及び１１で差動増幅される。前記トランジ
スタ１０及び１１で差動増幅された出力信号は、出力端
子２１に導出される。
【０００６】
【発明が解決しようとする課題】図４の差動増幅回路
は、トランジスタのベース・エミッタ間電圧ＶBEと、コ
レクタ・エミッタ間電圧ＶCEとの和電圧ＶBE＋２ＶCEの
電圧で動作可能であるから、低電源電圧の機器に用いる
ことができる。しかしながら、図４の回路は、第１及び
第２トランジスタ５及び６のコレクタ電流をＰＮＰトラ
ンジスタで構成される第１及び第２電流ミラー回路１７
及び１８を用いて取り出さなければならず、周波数特性
が悪化し、高周波数で動作しないという問題があった。
また、出力段を構成するトランジスタ１０及び１１の入
力レベルが、入力段への入力信号レベルと入力段の利得
とによって決まるので、回路全体の相互コンダクタンス
が、入力信号レベルによって変化するという問題があっ
た。従って、図４の差動増幅回路は、用途が限定されて
いた。
は、トランジスタのベース・エミッタ間電圧ＶBEと、コ
レクタ・エミッタ間電圧ＶCEとの和電圧ＶBE＋２ＶCEの
電圧で動作可能であるから、低電源電圧の機器に用いる
ことができる。しかしながら、図４の回路は、第１及び
第２トランジスタ５及び６のコレクタ電流をＰＮＰトラ
ンジスタで構成される第１及び第２電流ミラー回路１７
及び１８を用いて取り出さなければならず、周波数特性
が悪化し、高周波数で動作しないという問題があった。
また、出力段を構成するトランジスタ１０及び１１の入
力レベルが、入力段への入力信号レベルと入力段の利得
とによって決まるので、回路全体の相互コンダクタンス
が、入力信号レベルによって変化するという問題があっ
た。従って、図４の差動増幅回路は、用途が限定されて
いた。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、低電源電圧で動作し、入力信号レベ
ルによって相互コンダクタンスが変化しない差動増幅回
路を提供するため、差動接続された第１及び第２トラン
ジスタと、該第１及び第２トランジスタのコレクタにそ
れぞれ接続された電流負荷と、差動接続され、ベースに
それぞれ前記第１及び第２トランジスタのコレクタ出力
が印加される第３及び第４トランジスタと、エミッタが
それぞれ前記第３及び第４トランジスタのベースに接続
され、ベースが共通に基準電源に接続された第５及び第
６トランジスタとを設けた点を特徴とする。
み成されたもので、低電源電圧で動作し、入力信号レベ
ルによって相互コンダクタンスが変化しない差動増幅回
路を提供するため、差動接続された第１及び第２トラン
ジスタと、該第１及び第２トランジスタのコレクタにそ
れぞれ接続された電流負荷と、差動接続され、ベースに
それぞれ前記第１及び第２トランジスタのコレクタ出力
が印加される第３及び第４トランジスタと、エミッタが
それぞれ前記第３及び第４トランジスタのベースに接続
され、ベースが共通に基準電源に接続された第５及び第
６トランジスタとを設けた点を特徴とする。
【０００８】また本発明は、エミッタがそれぞれ第１及
び第２トランジスタのコレクタに接続され、ベースが共
通に第２の基準電源に接続され、コレクタが第３及び第
４トランジスタのベースにそれぞれ接続された第７及び
第８トランジスタを設けた点を特徴とする。
び第２トランジスタのコレクタに接続され、ベースが共
通に第２の基準電源に接続され、コレクタが第３及び第
４トランジスタのベースにそれぞれ接続された第７及び
第８トランジスタを設けた点を特徴とする。
【０００９】
【作用】本発明によれば、第１及び第２トランジスタか
ら成る入力段の負荷として電流負荷を配置し、前記入力
段の出力端に第３及び第４トランジスタから成る出力段
の入力端を直接接続しているので、低電圧で動作する差
動増幅回路を提供できる。また、第５及び第６トランジ
スタを設け、出力段の入力インピーダンスを低下させて
いるので、入力信号レベルの影響を受けない回路を提供
できる。
ら成る入力段の負荷として電流負荷を配置し、前記入力
段の出力端に第３及び第４トランジスタから成る出力段
の入力端を直接接続しているので、低電圧で動作する差
動増幅回路を提供できる。また、第５及び第６トランジ
スタを設け、出力段の入力インピーダンスを低下させて
いるので、入力信号レベルの影響を受けない回路を提供
できる。
【００１０】更に、第１及び第２トランジスタと、第３
及び第４トランジスタとの間に、ベースに電源電圧に応
じて変化する基準電圧が印加される第７及び第８トラン
ジスタを設けると、電源電圧の変動に応じて前記第７及
び第８トランジスタのコレクタ・エミッタ間電圧を変化
させることができ、電流負荷の電圧降下を一定として相
互コンダクタンスを一定に保つことができるので、電源
電圧の変動に強い差動増幅回路を提供できる。
及び第４トランジスタとの間に、ベースに電源電圧に応
じて変化する基準電圧が印加される第７及び第８トラン
ジスタを設けると、電源電圧の変動に応じて前記第７及
び第８トランジスタのコレクタ・エミッタ間電圧を変化
させることができ、電流負荷の電圧降下を一定として相
互コンダクタンスを一定に保つことができるので、電源
電圧の変動に強い差動増幅回路を提供できる。
【００１１】
【実施例】図１は、本発明の一実施例を示す回路図で、
図において、２２は第１トランジスタ５のコレクタに接
続された電流負荷となる定電流源、２３は第２トランジ
スタ６のコレクタに接続された電流負荷となる定電流
源、２４はエミッタが第１トランジスタ５のコレクタ
に、コレクタがアースに、ベースが第１基準電源ＶREF
にそれぞれ接続された第５トランジスタ、及び２５はエ
ミッタが第２トランジスタ６のコレクタに、コレクタが
アースに、ベースが前記第１基準電源にそれぞれ接続さ
れた第６トランジスタである。
図において、２２は第１トランジスタ５のコレクタに接
続された電流負荷となる定電流源、２３は第２トランジ
スタ６のコレクタに接続された電流負荷となる定電流
源、２４はエミッタが第１トランジスタ５のコレクタ
に、コレクタがアースに、ベースが第１基準電源ＶREF
にそれぞれ接続された第５トランジスタ、及び２５はエ
ミッタが第２トランジスタ６のコレクタに、コレクタが
アースに、ベースが前記第１基準電源にそれぞれ接続さ
れた第６トランジスタである。
【００１２】尚、図１におけるその他の回路素子は、図
４と同一に付、同一の符号を付し説明を省略する。次に
動作を説明する。入力端子Ａ及びＢ間に印加される入力
信号ΔＶinは、まず第１及び第２トランジスタ５及び６
で差動増幅される。定電流源１３及び１４に流れる電流
をＩ1、定電流源１５に流れる電流をＩ2、定電流源２２
及び２３に流れる電流をＩ3とすれば、第１トランジス
タ５のコレクタ電流Δｉ1は、第（１）式の如くなる。
４と同一に付、同一の符号を付し説明を省略する。次に
動作を説明する。入力端子Ａ及びＢ間に印加される入力
信号ΔＶinは、まず第１及び第２トランジスタ５及び６
で差動増幅される。定電流源１３及び１４に流れる電流
をＩ1、定電流源１５に流れる電流をＩ2、定電流源２２
及び２３に流れる電流をＩ3とすれば、第１トランジス
タ５のコレクタ電流Δｉ1は、第（１）式の如くなる。
【００１３】
【数１】
【００１４】但し、ｒｅはトランジスタのエミッタ抵抗
の抵抗値、ＲEはエミッタ抵抗の抵抗値である。また、
第５トランジスタ２４のコレクタ電流Ｉ3は、Ｉ3＝Ｉ4
−Ｉ1となるので、第３及び第４トランジスタ１０及び
１１のベース間電圧ΔＶ2は、第（２）式の如くなる。
の抵抗値、ＲEはエミッタ抵抗の抵抗値である。また、
第５トランジスタ２４のコレクタ電流Ｉ3は、Ｉ3＝Ｉ4
−Ｉ1となるので、第３及び第４トランジスタ１０及び
１１のベース間電圧ΔＶ2は、第（２）式の如くなる。
【００１５】
【数２】
【００１６】第３及び第４トランジスタ１０及び１１の
ベース間に印加される信号は、前記第３及び第４トラン
ジスタ１０及び１１から成る差動増幅回路で更に増幅さ
れる。従って、第４トランジスタ１１のコレクタに得ら
れる出力電流Ｉoutは、第（３）式の如くなる。
ベース間に印加される信号は、前記第３及び第４トラン
ジスタ１０及び１１から成る差動増幅回路で更に増幅さ
れる。従って、第４トランジスタ１１のコレクタに得ら
れる出力電流Ｉoutは、第（３）式の如くなる。
【００１７】
【数３】
【００１８】但し、ＶTは温度計数である。入力電圧Δ
Ｖinと出力電流ΔＩoutとの関係、即ち相互コンダクタ
ンスＧは、第（４）式の如くなり、第（４）式から明ら
かな如く、相互コンダクタンスＧは、入力信号レベルと
関係なく安定なものとなる。
Ｖinと出力電流ΔＩoutとの関係、即ち相互コンダクタ
ンスＧは、第（４）式の如くなり、第（４）式から明ら
かな如く、相互コンダクタンスＧは、入力信号レベルと
関係なく安定なものとなる。
【００１９】
【数４】
【００２０】一方、図１の回路は、定電流源１５及び２
２の電圧降下（ＶCE）とトランジスタ１０のベース・エ
ミッタ間電圧ＶBEとの和電圧（ＶBE＋２ＶCE）以上の電
源電圧で動作するので、低電源電圧で動作可能な差動増
幅回路を提供できる。ところで、図１の回路は、電源電
圧が変動すると、それに応じて定電流源２２のコレクタ
・エミッタ間電圧が変化し、第３及び第４トランジスタ
１０及び１１のベース電圧が変化する。この電圧変化は
微小なものであるが、より正確な相互コンダクタンスを
得る場合問題となる。
２の電圧降下（ＶCE）とトランジスタ１０のベース・エ
ミッタ間電圧ＶBEとの和電圧（ＶBE＋２ＶCE）以上の電
源電圧で動作するので、低電源電圧で動作可能な差動増
幅回路を提供できる。ところで、図１の回路は、電源電
圧が変動すると、それに応じて定電流源２２のコレクタ
・エミッタ間電圧が変化し、第３及び第４トランジスタ
１０及び１１のベース電圧が変化する。この電圧変化は
微小なものであるが、より正確な相互コンダクタンスを
得る場合問題となる。
【００２１】図５は、図１の作動増幅回路を更に改善し
たもので、電源電圧の変動があっても相互コンダクタン
スを所定値に保つことができるものである。図５におい
て、図１の定電流源２２及び２３に対応する回路は、ト
ランジスタ２６乃至２８と、抵抗２９乃至３１と、定電
流源３２とによって構成される。また、第１及び第２ト
ランジスタ５及び６のコレクタと第３及び第４トランジ
スタ１０及び１１のベースとの間には、それぞれ第７及
び第８トランジスタ３３及び３４のコレクタエミッタ路
が接続されている。前記第７及び第８トランジスタ３３
及び３４のベースには、電源電圧に応じて変化する基準
電圧ＶREF1が印加される。
たもので、電源電圧の変動があっても相互コンダクタン
スを所定値に保つことができるものである。図５におい
て、図１の定電流源２２及び２３に対応する回路は、ト
ランジスタ２６乃至２８と、抵抗２９乃至３１と、定電
流源３２とによって構成される。また、第１及び第２ト
ランジスタ５及び６のコレクタと第３及び第４トランジ
スタ１０及び１１のベースとの間には、それぞれ第７及
び第８トランジスタ３３及び３４のコレクタエミッタ路
が接続されている。前記第７及び第８トランジスタ３３
及び３４のベースには、電源電圧に応じて変化する基準
電圧ＶREF1が印加される。
【００２２】図５の回路においては、第７及び第８トラ
ンジスタ３３及び３４のベース電圧が電源電圧に応じて
変化し、定電流源を構成するトランジスタ２７及び２８
のエミッタコレクタ間電圧を略一定に保つので、第５及
び第６トランジスタ２４及び２５のエミッタ電流を略一
定に保つことができる。その結果、第３及び第４トラン
ジスタのベース電圧を電源電圧の変化に対して安定に保
つことができ、より正確な相互コンダクタンスを得るこ
とができる。
ンジスタ３３及び３４のベース電圧が電源電圧に応じて
変化し、定電流源を構成するトランジスタ２７及び２８
のエミッタコレクタ間電圧を略一定に保つので、第５及
び第６トランジスタ２４及び２５のエミッタ電流を略一
定に保つことができる。その結果、第３及び第４トラン
ジスタのベース電圧を電源電圧の変化に対して安定に保
つことができ、より正確な相互コンダクタンスを得るこ
とができる。
【００２３】
【発明の効果】以上述べた如く、本発明によれば、低電
源電圧で動作する差動増幅回路を提供できる。又本発明
によれば、次段増幅回路の利得が入力信号レベルの影響
を受けない差動増幅回路を提供できる。さらに本発明に
よれば、電源電圧の変動に対して安定な差動増幅回路を
提供できる。
源電圧で動作する差動増幅回路を提供できる。又本発明
によれば、次段増幅回路の利得が入力信号レベルの影響
を受けない差動増幅回路を提供できる。さらに本発明に
よれば、電源電圧の変動に対して安定な差動増幅回路を
提供できる。
【図１】本発明の一実施例を示す回路図。
【図２】従来のジャイレ−タを示す回路図。
【図３】従来の差動増幅回路を示す回路図。
【図４】従来の差動増幅回路を示す回路図。
【図５】本発明の別の実施例を示す回路図。
５・・・第１トランジスタ ６・・・第２トランジスタ １０・・・第３トランジスタ １１・・・第４トランジスタ １３、１４、１５・・・定電流源 ２２、２３・・・電流負荷 ２４・・・第５トランジスタ ２５・・・第６トランジスタ ３３・・・第７トランジスタ ３４・・・第８トランジスタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45
Claims (2)
- 【請求項１】 差動接続された第１及び第２トランジス
タと、 該第１及び第２トランジスタのコレクタにそれぞれ接続
された電流負荷と、 差動接続され、ベースにそれぞれ前記第１及び第２トラ
ンジスタのコレクタ出力が印加される第３及び第４トラ
ンジスタと、 エミッタがそれぞれ前記第３及び第４トランジスタのベ
ースに接続され、ベースが共通に基準電源に接続された
第５及び第６トランジスタと、 からなり、前記第３トランジスタ若しくは第４トランジ
スタのコレクタに出力信号を得るように成したことを特
徴とする差動増幅回路。 - 【請求項２】 エミッタがそれぞれ第１及び第２トラン
ジスタのコレクタに接続され、ベースが共通に、出力電
圧が電源電圧の変化に追従して変化する第２の基準電源
に接続された第７及び第８トランジスタを設け、該第７
及び第８トランジスタのコレクタを前記第３及び第４ト
ランジスタのベースにそれぞれ接続したことを特徴とす
る請求項１記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04317541A JP3128361B2 (ja) | 1992-11-26 | 1992-11-26 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04317541A JP3128361B2 (ja) | 1992-11-26 | 1992-11-26 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164264A JPH06164264A (ja) | 1994-06-10 |
| JP3128361B2 true JP3128361B2 (ja) | 2001-01-29 |
Family
ID=18089407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04317541A Expired - Fee Related JP3128361B2 (ja) | 1992-11-26 | 1992-11-26 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128361B2 (ja) |
-
1992
- 1992-11-26 JP JP04317541A patent/JP3128361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164264A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05241672A (ja) | 定電圧回路および定電流回路 | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| JPH0452645B2 (ja) | ||
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4928073A (en) | DC amplifier | |
| KR920010238B1 (ko) | 증폭회로 | |
| JP3128361B2 (ja) | 差動増幅回路 | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPS6154286B2 (ja) | ||
| US5144169A (en) | Operational amplifier circuit | |
| US4529946A (en) | Differential amplifier circuit | |
| US6806769B2 (en) | Differential amplifier | |
| US6259307B1 (en) | Temperature compensated voltage gain stage | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JP2797470B2 (ja) | アナログ乗算器 | |
| JPH0720960A (ja) | 電流発生装置 | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPH0716138B2 (ja) | 増幅回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |