KR920010238B1 - 증폭회로 - Google Patents

증폭회로 Download PDF

Info

Publication number
KR920010238B1
KR920010238B1 KR1019890011161A KR890011161A KR920010238B1 KR 920010238 B1 KR920010238 B1 KR 920010238B1 KR 1019890011161 A KR1019890011161 A KR 1019890011161A KR 890011161 A KR890011161 A KR 890011161A KR 920010238 B1 KR920010238 B1 KR 920010238B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
collector
transistors
emitter
Prior art date
Application number
KR1019890011161A
Other languages
English (en)
Other versions
KR900004096A (ko
Inventor
도시히로 쇼오가끼
도요히로 시바야마
노리아끼 오오모도
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP19652488A external-priority patent/JPH0244908A/ja
Priority claimed from JP63196525A external-priority patent/JPH0244906A/ja
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR900004096A publication Critical patent/KR900004096A/ko
Application granted granted Critical
Publication of KR920010238B1 publication Critical patent/KR920010238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

증폭회로
제1도는 종래의 증폭회로의 회로도.
제2도는 제1도에 있어서의 입력전압과 출력전압과의 관계를 표시한 특성도.
제3도는 종래의 다른 증폭회로의 회로도.
제4도는 제3도에 있어서의 입력전압과 출력전압과의 관계를 표시한 특성도.
제5도는 본 발명의 제1의 실시예에 있어서의 증폭회로의 회로도.
제6도는 그 입력전압과 각부의 전압과의 관계를 표시한 특성도.
제7도는 본 발명의 다른 실시예에 있어서의 증폭회로의 회로도.
제8도는 그 입력전압과 각부의 전압과의 관계를 표시한 특성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전원단자 2 : 출력단자
3 : 접지전위단자 4 : 입력단자
5 : 부하저항 6 : NPN 트랜지스터
7 : 트랜지스터(6)의 이미터 저항 11 : 전원전압단자
12 : 출력단자
13, 14 : 차동증폭기를 구성하는 NPN 트랜지스터
15, 16 : 트랜지스터 17 : 접지전위단자
18 : 정전류원 19, 20 : 입력단자
21 : 제1의 전원단자 22 : 출력단자
23 : 접지전위단자 24 : 입력단자
25 : 제1의 부하저항 26 : NPN 트랜지스터
27, 28 : 저항 29, 30 : NPN 트랜지스터
31 : 제2의 부하저항 32 : 제2의 전원단자
41 : 제1의 전원전압단자 42 : 출력잔자
43, 44 : 제1의 차동증폭기를 구성하는 트랜지스터
45, 46 : 트랜지스터(43), (44)의 부하저항
47 : 접지전위단자 48 : 정전류원
49, 50 : 입력단자
51, 52 : 출력단자(42)의 전압변화를 분압하기 위한 트랜지스터
53, 54 : 제2의 차동증폭기를 구성하는 트랜지스터
55 : 제2의 전원전압단자 56 : 정전류원
57, 58 : 트랜지스터(53), (54)의 부하저항
본 발명은, 트랜지스터의 콜렉터 이미터간 부레이트다운 전압을 초과하는 출력전압변화를 얻게되는 트랜지스터 증폭회로에 관한 것이다.
근년, 반도체 집적회로에 사용되는 트랜지스터는, 고집적화, 고속화가 진행되고, 트랜지스터의 면적이 작아짐과 동시에, 트랜지스터의 콜렉터 이미터간 부레이크다운 전압도 낮아지고 있으나, 출력전압의 변화폭은, 종래와 마찬가지로 광범위한 전압변화를 요구하는 일이 많다.
다음에 종래의 증폭회로에 대해서 설명한다.
제1도는 종래의 증폭회로에 제1의 예를 표시한 것이다. 제1도에 있어서 (1)은 전원단자, (2)는 출력단자, (3)은 접지전위단자, (4)는 입력단자, (5)는 부하저항, (6)은 NPN 트랜지스터, (7)은 틀랜지스터(6)의 이미터 저항이다. 제1도의 증폭회로의 동작은 일반적으로 잘 알려져 있으며, 트랜지스터(6)의 이미터 저항이다. 제1도는증폭회로의 동작은 일반적으로 잘 알려져 있으며, 트랜지스터(6)의 이미터 저항(7)의 저항치를 RE, 부하저항(5)의 저항치를 RL로 하면, 증폭기의 이득 G는 (1)식에서 근사해진다.
Figure kpo00001
제2도는 제1도의 회로에 있어서, 입력단자(4)의 전압 V4의 변화에 대한 각부의 전압변화의 모양을 도시한 특성도이다. 제2도에 있어서, V2는 단자(2)의 전압변화를 표시한 것이고, VE6은 트랜지스터(6)의 이미터 전압의 변화를 표시한 것이다. (1)식에서 구하는 이득은, V2의 기울기로서 표시되어 있다. 또 트랜지스터(6)의 콜렉터 이미터간 전압 VCE6은 (2)식에 의해서 구할 수 있다.
Figure kpo00002
또 전원단자(1)의 전압을 VCC,트랜지스터(6)의 이미터 전류를 I6, 트랜지스터(6)의 직류 전류증폭을 hFE를 무한대로 하면, V2는 (3)식, VE6는 (4)식에 의해 구할 수 있다.
Figure kpo00003
VBE6 : 트랜지스터(6)의 베이스·이미터간 전압
그러나 제1도의 구성에서는, 트랜지스터의 콜렉터 이미터간 부레이크다운 전압(BVCE)을 초과하는 출력전압 변화를 얻을 수 없다고 하는 과제가 있다. 예를들면, 제1도의 회로에서는, 입력단자(4)의 전압이 접지전위에 동등한 경우, 트랜지스터(6)의 VCE는, 전원전압(VCC)과 동등해진다. 즉, VCC는 트랜지스터의 BVCE 이하가 아니면 안된다. 또 단자(2)의 최대 전압변화폭 DL은 VCC 이하인 것은 명백하므로, 제1도와 같은 회로구성에서는, 트랜지스터의 BVCE를 초과하는 출력전압 변화를 얻을 수 없다고 하는 결점을 가지고 있었다.
제3도는 종래의 차동증폭기를 표시하는 것이다. 제3도에 있어서, (11)은 전원전압단자, (12)는 출력단자, (13), (14)는 차동증폭기를 구성하는 NPN 트랜지스터, (15), (16)은 각각 트랜지스터(13), (14)의 부하저항이 되어 있고, (17)은 접지전위단자, (18)은 정전류원, (19), (20)은 입력단자이다.
제3도의 증폭기의 동작은 일반적으로 잘 알려져 있는 것으로, 증폭기의 이득(G)은, 정전류원(18)의 전류치를 I0, 부하저항(15), (16)의 저항치를 RL로 하면 (5)식으로 표시된다.
Figure kpo00004
q : 전자의 전하량, K : 볼쯔만정수, T : 절대온도 또, 출력단자(12)의 최대전압변화폭 DL은 (6)식에 의해 구해진다.
Figure kpo00005
이 경우, 트랜지스터(13), (14)의 콜렉터 이미터간 전압 VCE가 얻을 수 있는 최대의 값은, 상기 DL보다 큰 것은, 말할 것도 없다.
그러나 제3도의 구성에서는, 출력의 최대전압변화폭 DL이, 트랜지스터의 콜렉터 이미터간 브레이크다운전압 BVCE 이상 필요한 경우, 트랜지스터(3), (4)의 VCE에는 BVCE 이상의 전압이 인가될 것이 필요하다. 트랜지스터의 콜렉터 이미터간에, BVCE 이상의 전압이 인가된 경우, 트랜지스터의 콜렉터 전류가 급격히 증가하고, 통상의 트랜지스터 특성을 표시하지 않게 된다.
제4도는 입력단자(20), (19)의 전압차와, 출력단자(12)의 전압변화와의 관계를 표시한 특성도이다. 제4도에 있어서 BVCE》 DL의 경우는, 통상의 차동증폭기의 특성을 표시하고 있으나 BVCE＜DL의 경우에는, 도면과 같이 트랜지스터(14)의 VCE가 BVCE 이상으로 증가하지 않을 뿐 아니라, 트랜지스터를 파괴하는 일도 있다. 즉, 출력단자(12)의 최대전압변화폭은 BVCE 이상 얻을 수 없다고 하는 결점을 가지고 있다.
본 발명은 상기 종래의 문제점을 해결하는 것으로, 트랜지스터의 콜렉터 이미터간 브레이크다운 전압을 초과하는 출력전압변화를 얻게되는 증폭회로를 제공하는 것을 목적으로 한다.
본 목적을 달성하기 위하여 본발명의 제1의 증폭회로는, 제1의 트랜지스터의 이미터가 제1의 이미터 저항을 개재해서 접지되고, 제1의 트랜지스터의 콜렉터에는 제2의 트랜지스터의 이미터가 접속되고, 제2의 트랜지서트의 콜렉터는 제1의 부하저항을 개재해서 제1의 전원단자에 인도되어 있고, 또 제1의 트랜지스터의 베이스는 제3의 트랜지스터의 베이스에 접속되고, 제3의 트랜지스터의 이미터는 제2의 이미터에, 제2의 부하저항을 개재해서 제2의 전원단자에 인도되는 구성을 가지고 있다.
상기 구성에 의해서, 제1, 제3의 트랜지스터의 콜렉터 전류는, 입력전압의 변화에 대해서, 동일한 변화이고, 제2의 트랜지스터는 제1의 트랜지스터의 콜렉터 전류를 그대로 제2의 트랜지스터의 콜렉터 전류로서 전달하기 때문에, 제2의 트랜지스터의 콜렉터 전압이 증가하면, 제3의 트랜지스터의 콜렉터 전압도 증가하고, 반대로 제2의 트랜지스터의 콜렉터 전압이 감소하면 제3의 트랜지스터의 콜렉터 전압도 감소한다. 이 때문에, 제2의 트랜지스터의 콜렉터 이미터간 전압의 변화는, 제2의 트랜지스터의 콜렉터 전압의 변화보다도 작게할 수 있다. 즉, 제2의 트랜지스터의 콜렉터 전압의 변화분을, 제2의 트랜지스터의 콜렉터 이미터간 전압의 변화분과, 제1의 트랜지스터의 콜렉터 이미터간 전압의 변화분으로 분할하게 되어, 제2의 트랜지스터의 콜렉터 전압의 변화가, 트랜지스터의 콜렉터 이미터간 브레이크다운 전압 BVCE 이상일지라도, 각 트랜지스터의 콜렉터 이미터간 전압 VCE는 BVCE를 초과하지 않도록 할 수가 있고, 트랜지스터의 BVCE를 초과하는 출력전압 변화를 얻는 것이 가능해진다.
또, 본 발명의 제2의 증폭회로는, 제1 및 제2의 트랜지스터에 의해서 차동증폭기를 구성하고, 제1의 트랜지스터의 콜렉터에 제3의 트랜지스터의 이미터를 접속하고 제2의 트랜지스터의 콜렉터에 제4의 트랜지스터의 이미터를 접속하고 제3, 제4의 트랜지스터의 콜렉터는, 각각 제1, 제2의 부하저항을 개재해서 제1의 전원전압단자에 접속한다. 또 제5, 제6의 트랜지스터에 의해서 제1, 제2의 트랜지스터와는 별도의 제2의 차동증폭기를 구성하고, 제5의 트랜지스터의 베이스는 제1의 트랜지스터의 베이스에 접속하고 제6의 트랜지스터의 베이스는 제2의 트랜지스터의 베이스에 접속하고, 제5의 트랜지스터의 콜렉터는 제3의 트랜지스터의 베이스에 접속함과 동시에 제3의 부하저항을 개재해서 제2의 전원전압단자에 접속하고, 마찬가지로 제6의 트랜지스터의 콜렉터는 제4의 트랜지스터의 베이스에 접속함과 동시에 제4의 부하저항을 개재해서 제2의 전원전압단자에 접속하는 구성을 가지고 있다.
상기 구성에 의해서, 제1, 제2의 트랜지스터가 구성하는 차동증폭기와, 제5, 제6의 트랜지스터가 구성하는 차동증폭기의 입력이 동일한 것이 되고, 제1의 트랜지스터의 콜렉터 전류가 증가하는 경우는 제5의 트랜지스터의 콜렉터 전류도 증가하고, 제2, 제6의 트랜지스터의 콜렉터 전류는 다같이 감소되는 관계에 있다. 또, 제3, 제4의 트랜지스터는, 각각 제1, 제2의 트랜지스터의 콜렉터 전류를 그대로 제3, 제4의 트랜지스터의 콜렉터 전류로서 전달하기 때문에, 제3의 트랜지스터의 콜렉터 전압이 증가하면, 제3의 트랜지스터의 베이스전압도 증가하고, 반대로 콜렉터 전압이 감소하면, 베이스전압도 감소한다. 제4의 트랜지스터도, 제3의 트랜지스터와 마찬가지의 동작을 한다. 이 때문에, 제3, 제4의 트랜지스터의 콜렉터 전압의 변화분을, 제3, 제4의 트랜지스터의 콜렉터 이미터간 전압의 변화분과, 제1, 제2의 트랜지스터의 콜렉터 이미터간 전압의 변화분으로 분할하게 되어, 제3, 제4의 콜렉터 전압의 변화가, 트랜지스터의 BVCE를 초과하지 않도록 할 수 있다. 즉, 트랜지스터의 BVCE를 초과하는 변화일지라도, 각 트랜지스터의 콜렉터 이미터간 전압은 BVCE를 초과하는 출력변화를 얻을 수 있다.
이하, 본 발명의 일실시예에 대해서 도면을 참조하면서 설명한다. 제5도는 본발명의 제1의 실시예에 있어서 증폭회로를 표시하는 것이다. 제5도에 있어서, (21)은 제1의 전원단자, (22)는 출력단자, (23)은 접지전위단자, (24)는 입력단자, (25)는 제1의 부하저항, (26)은 NPN 트랜지스터, (27) 및 (28)은 저항, (29) 및 (30)은 NPN 트랜지스터, (31)은 제2의 부하저항, (26)은 NPN 트랜지스터, (27) 및 (28)은 저항, (29) 및 (30)은 NPN 트랜지스터, (31)은 제2의 부하저항, (32)는 제2의 전원단자이다.
제5도에 있어서 트랜지스터(26), (29)는 각각 입력은 동일하지만, 별개의 증폭기를 구성하고 있다. 트랜지스터(30)는 트랜지스터(26)의 콜렉터 전류를 그대로 트랜지스터(30)의 콜렉터 전류로서 전달하기 때문에, 저항(25)은 트랜지스터(26)의 부하저항이 되어 있다. 또 저항(31)은 트랜지스터(29)의 부하저항이고, 트랜지스터(26)을 중심으로 구성되는 증폭기의 이득을 G1, 트랜지스터(29)를 중심으로 구성되는 증폭기의 이득을 G2, 저항(25)의 저항치를 R25, 저항(27)의 저항치를 R27, 저항(28)의 저항치를 R28, 저항(31)의 저항치를 R31이라고 하면 이득 G1, G2는, 각각 (5)식, (6)식에 의해 구하여진다.
Figure kpo00006
제6도는 입력단자(24)의 전압변화 V24에 대한 각부의 전압변화를 표시한 특성도이다. 제6도에 있어서 V22는 출력단자(22)의 전압을 표시하고, VE30은 트랜지스터(30)의 이미터 전압이고, VE26은 트랜지스터(26)의 이미터 전압이다. 또 제5도에 있어서 제1의 전원단자(21)의 전압을 VCC21, 제2의 전원단자(32)의 전압을 VCC32라고 하면, V22는 (9)식, VE30은 (10)식, VE26은 (11)식에서 구해진다.
Figure kpo00007
VBE30 : 트랜지스터(30)의 베이스 이미터간 전압
Figure kpo00008
VBE26 : 트랜지스터(26)의 베이스 이미터간 전압
(7)식, (8)식이 표시하는 증폭기의 이들은, 제6도에 있어서, V22, VE30의 기울기로서 표시되어 있는 것은 (9)식, (10)식에서 설명할 수 있다. 이상과 같이 증폭기의 동작, 이득 등은 종래예와 마찬가지로 구할 수 있으나, 제5도의 회로에서는, 각 트랜지스터의 콜렉터 이미터간에 인가되는 최대 전압이, 전원단자의 전압보다도 매우 작게 할 수 있다고 하는 특징을 가지고 있다. 트랜지스터(30)의 콜렉터 이미터간 전압 VCE30은 (12)식에 의해 구해진다.
Figure kpo00009
이 VCE30이 얻을 수 있는 최대의 값 VCE30 max은 (13)식으로 얻게된다.
Figure kpo00010
트랜지스터(26)의 콜렉터 이미터간 전압 VCE26은 (14)식에서 구하여진다.
Figure kpo00011
VCE26의 최대치 VCE26 max는, (15)식이 된다.
Figure kpo00012
트랜지스터(29)의 콜렉터 이미터간 전압 VCE29는 (16)식으로 구해진다.
Figure kpo00013
그리고 VCE29의 최대치 VCE29 max는 (17)식이 된다.
Figure kpo00014
즉 (18)식, (19)식, (20)식이 성립되면, 각 트랜지스터의 VCE는 트랜지스터의 콜렉터 이미터간 브레이크다운 전압 BVCE를 초과하는 일은 없다.
Figure kpo00015
또, 트랜지스터의 콜렉터 이미터간 포화전압 VCE SAT를 무시하면, 출력단자(22)의 최대변화 폭 DL은, 대략 (21)식에 의해 구해진다.
Figure kpo00016
예를들면 VCC21=9V, VCC32=5V, BVCE=5V, R27=R28=1KΩ, R25=17KΩ, R31=9KΩ, VBE=0.7V라고 하면 (18)식, (19)식, (20)식은 성립한다.
트랜지스터(30)의 VCE의 최대치 VCE30 max는 (13)식에 의해 VCE30 max=4.7V이고, BVCE 이하이다.
트랜지스터(26)의 VCE의 최대치 VCE26 max는 (15)식에 의해 VCE26 max=4.3V이고, BVCE 이하이다.
트랜지스터(29)의 VCE의 최대치 VCE29 max는 (17)식에 의해 VCE29 max=5V이고, BVCE와 동등하다.
또, 출력단자(22)의 최대전압 변화폭 DL은 (21)식에 의해 DL≒8.5V이고, BVCE의 약1.7배이다.
이상과 같이 본 실시예에 의하면, 트랜지스터(30)과 (26)과의 VCE로 출력전압을 분압하는 구성을 취하므로서, 출력전압 변화폭을, 트랜지스터의 BVCE의 대략 2배정도까지 확대시킬 수 있다.
또한, 본 실시예에서는 트랜지스터(26), (29)의 이미터에 저항(27), (28)을 접속하고 있으나, 트랜지스터(26), (29)의 이미터가 직접 접지되고 있어도 좋은 것은 말할 것도 없다.
또 본 실시예에서는 트랜지스터(26)과 (30)의 2개의 트랜지스터의 VCE로 출력전압을 분압하였으나, 마찬가지로 3개 또는 그 이상의 트랜지스터의 VCE로 출력전압을 분압하면 BVCE의 2배이상의 출력전압 변화폭을 얻을 수 있음은 명백하다.
다음에 본 발명의 제2의 실시예에 대해서, 제7도를 참조하면서 설명한다. 제7도에 있어서, (41)은 제1의 전원전압단자(VCC41), (42)는 출력단자, (43), (44)은 제1의 차동증폭기를 구성하는 트랜지스터 1쌍, (45), (46)은 트랜지스터(43), (44)의 부하저항, (47)은 접지 전위단자(GND), (48)은 정전류원, (49), (50)은 입력단자, (51), (52)는 출력단자(42)의 전압변화를 분압하기 위한 트랜지스터, (53), (54)는 제2의 차동증폭기를 구성하는 트랜지스터 1쌍, (55)는 제2의 전원전압단자(VCC55), (56)은 정전류원, (57), (58)은 트랜지스터(53), (54)의 부하저항이다.
상기 구성에 있어서, 먼저, 제2의 전원전압단자(55)(VCC55)는, 트랜지스터의 BVCE를 초과하지 않는 전압으로 설정한다.
즉,
Figure kpo00017
로 한다. 또, 제1의 전원전압단자(41)(VCC41)의 전압은, 출력단자(42)의 전압변화폭을 크게 하기 위하여 트랜지스터의 BVCE를 초과하는 전압으로 설정한다.
즉,
Figure kpo00018
으로 한다.
다음에, 정전류원(48)의 전류치를 I1, 정전류원(56)의 전류치를 I2, 트랜지스터(51)의 콜렉터 전류를 I51, 트랜지스터(52)의 콜렉터 전류를 I52, 마찬가지로 트랜지스터(53)의 콜렉터 전류를 I53, 트랜지스터(54)의 콜렉터 전류를 I54로 하고, 트랜지스터의 전류증폭율을 무한대로 가정하면, (24), (25)식이 성립한다.
Figure kpo00019
또 부하저항(45), (46)의 저항치를 RL1, 부하저항(47), (48)의 저항치를 RL2로 하면, 트랜지스터(3), (4)에서 구성되는 제1의 차동증폭기의 이득 G1은 26식으로 구해진다.
Figure kpo00020
마찬가지로, 제2의 차동증폭기의 이득 G2는 (27)식에 의해 구해진다.
Figure kpo00021
또 입력단자(50), (49)의 차전압 V50-49와, 출력단자(42)의 전압(42)와의 관계 및 입력전압 V50-49와 트랜지스터(54)의 콜렉터전압 VC54와의 관계는, 종래의 차동증폭기의 계산식과 마찬가지로, (28)식, (29)식에 의해 구할 수 있다.
Figure kpo00022
Figure kpo00023
제8도는 입력전압 V50-49와, 출력단자(42)의 전압 V42, 트랜지스터(44)의 콜렉터 전압 VC44, 트랜지스터(44)의 이미터 전압 VE44와의 관계를 펴시하는 특성도이다. 출력전압 V42는, 상기 (28)식에 의해 구할 수 있다.
VC44는 VC54에서 트랜지스터(52)의 베이스, 이미터간 전압 VBE52 만큼 낮은 전압이기 때문에 (30)식에 의해 구하여진다.
Figure kpo00024
또, VE44는 입력단자(50)의 전압 V50과 입력단자(49)의 전압 V49에 의해 결정되고, 대략(31)식, (32)식에 의해 구하여진다.
V50-49
Figure kpo00025
인 경우
Figure kpo00026
VBE44 : 트랜지스터(44)의 베이스.이미터 간전압 V50-49＜0인 경우
Figure kpo00027
VBE43 : 트랜지스터(43)의 베이스, 이미터 간 전압
이와같이, 증폭기로서의 동작은 종래예와 마찬가지이고, 증폭율도 종래의 계산식에 의해 구할 수 있다. 그러나, 제7도의 회로구성을 가진 증폭회로는, 출력단자(42)의 최대전압변화폭 DL이 트랜지스터의 BVCE 이상 일지라도 각 트랜지스터의 콜렉터 이미터간 전압 VCE는 BVCE 이하로 하는 것이 가능하다. 제8도에 있어서 V42와, VC44와의 전압차는, 트랜지스터(52)의 콜렉터 이미터간 전압 VCE52를 표시하고 있다. V44와 VE44와의 전압차는 트랜지스터(4)의 콜렉터 이미터간 전압 VCE44를 표시하고 있다. 또 V42의 최대전압 변화폭 DL은 (33)식에 의해 구하여진다.
Figure kpo00028
다음에, 각 트랜지스터의 콜렉터 이미터 간에 인가되는 전압을 계산식으로 표시하면, 트랜지스터(52)의 VCE(VCE52)는 (34)식이다.
Figure kpo00029
트랜지스터(44)의 VCE(VCE44)는, (35)식으로 표시된다.
Figure kpo00030
트랜지스터(54)의 VCE(VCE54)는 식(36)식이 된다.
Figure kpo00031
VBE54 : 트랜지스터(54)의 베이스, 이미터간 전압
여기서, 조건으로서 (37), (38), (39)식이 성립한다고 가정한다.
Figure kpo00032
이 경우, 트랜지스터(52)의 VCE의 최대치 VCE max 52는 (40)식으로 표시된다.
Figure kpo00033
트랜지스터(44)의 VCE의 최대치 VCE max 44는 (41)식이 된다.
Figure kpo00034
트랜지스터(54)의 VCE의 최대치 VCE max 54는 (42)식이 된다.
Figure kpo00035
마찬가지로 계산하면 트랜지스터(51)의 VCE 최대치는 VCE max 52와 동등하고, 트랜지스터(43)의 VCE의 최대치는 VCE max 44와 동등하고, 트랜지스터(53)의 VCE의 최대치는 VCE max 54와 동등해지는 것을 알 수 있다.
트랜지스터(43), (44), (53), (54)의 VCE는, (38)식이 성립되면 BVCE 이하인 것은 (41), (42)식에 의해 명백하다. 또 트랜지스터(51), (52)의 VCE는(39)식이 성립되면, BVCE 이하이다. 즉, (37)식, (38)식, (39)식이 성립되는 것과 같이, 각 회로정수를 결정하면, 각 트랜지스터의 VCE는 BVCE를 초과하는 일 없이 BVCE 이상의 출력전압 변화폭을 얻게 된다.
예를들면, VCC41=9V, VCC55=5V, I1=I2=2mA, BVCE=5V, RL1=8KΩ, RL2=4.3KΩ, V49=V50=1V라고 하면, (37)식, (38)식, (39)식은 성립한다. 출력단자(42)의 최대 전압변화 폭 DL은 (33)식에서 DL=I1RL1=8V이고, BVCE의 1.6배이다. 또 각 트랜지스터의 VCC의 최대치는,
(40)식에서 VCEmax×52=VCC41-VCC55+VBE52≒4.7V
(41)식에서 VCEmax×44=VCC55-V50=4V
(42)식에서 VCEmax×54=VCC55-V50+VBE54≒4.7V
이고, BVCE(5V) 이하가 되어 있다.
이상과 같이 본 실시예에 의하면, 트랜지스터(51), (52)의 각각의 콜렉터 전압과 베이스 전압을 동일방향으로 변화시키고, 트랜지스터(51), (52)의 콜렉터 전압의 변화분을, 트랜지스터(51), (52)의 VCE 및 트랜지스터(43), (44)의 VCE로 분압하는 구성을 취함으로서, 출력단자(42)의 최대 전압변화폭을, 트랜지스터의 BVCE의 약 2배정도까지 확대할 수 있다.
또한, 본 실시예에 있어서의 정전류원(48), (56)은, 다같이 저항으로서도 좋은 것은 말할 것도 없다.
또, 본 실시예에서는, 트랜지스터(52)와, 트랜지스터(44) 또는 트랜지스터(51)와 트랜지스터(43)의 2개의 트랜지스터의 VCE로 출력전압을 분압하였으나, 마찬가지로, 3개 또는 그 이상의 트랜지스터의 VCE로 출력전압을 분압하면, BVCE의 약 3배 또는 그 이상의 출력전압 변화폭을 얻을 수 있음은 명백하다.

Claims (2)

  1. 제1의 트랜지스터의 이미터가 제1의 이미터 저항을 개재해서 접지되고, 제1의 트랜지스터의 콜렉터에서는 제2의 트랜지스터의 이미터가 접속되고, 제2의 트랜지스터의 콜렉터는 제1의 부하저항을 개재해서 제1의 전원단자에 접속되고, 제1의 트랜지스터의 베이스는 제3의 트랜지스터의 베이스에 접속되고, 제3의 트랜지스터이 이미터는 제2의 이미터 저항을 개재해서 접지되고, 제3의 트랜지스터의 콜렉터는 제2의 트랜지스터의 베이스에 접속됨과 동시에, 제2의 부하저항을 개재해서 제2의 전원단자에 접속되고, 제1 및 제3의 트랜지스터의 베이스에 입력신호가 인가되고, 제2의 트랜지스터의 콜렉터로부터 출력신호를 얻도록 한 것을 특징으로 하는 증폭회로.
  2. 제1 및 제2의 트랜지스터에 의해서 제1의 차동증폭기를 구성하고, 제1의 트랜지스터의 콜렉터에는 제3의 트랜지스터의 이미터를, 제2의 트랜지스터의 콜렉터에는 제4의 트랜지스터의 이미터를 각각 접속하고, 제3의 트랜지스터의 콜렉터는 제1의 부하저항을 개재해서 제1의 전원전압단자에 접속하고 제4의 트랜지스터의 콜렉터는 제2의 부하저항을 개재해서 제1의 전원전압단자에 접속함과 동시에, 제5 및 제6의 트랜지스터에 의해서 제2의 차동증폭기를 구성하고, 제5의 트랜지스터의 베이스를 제1의 트랜지스터의 베이스에 접속하고, 제6의 트랜지스터의 베이스를 제2의 트랜지스터의 베이스에 접속하고, 제5의 트랜지스터의 콜렉터는 제3의 트랜지스터의 베이스에 접속함과 동시에 제3의 부하저항을 개재해서 제2의 전원전압단자에 접속하고, 제6의 트랜지스터의 콜렉터는 제4의 트랜지스터의 베이스에 접속함과 동시에 제4의 부하저항을 개재해서 제2의 전원전압단자에 접속하는 것을 특징으로 하는 증폭회로.
KR1019890011161A 1988-08-05 1989-08-04 증폭회로 KR920010238B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19652488A JPH0244908A (ja) 1988-08-05 1988-08-05 増幅回路
JP63196525A JPH0244906A (ja) 1988-08-05 1988-08-05 増幅回路
JP63-196524 1988-08-05
JP63-196525 1988-08-05

Publications (2)

Publication Number Publication Date
KR900004096A KR900004096A (ko) 1990-03-27
KR920010238B1 true KR920010238B1 (ko) 1992-11-21

Family

ID=26509787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011161A KR920010238B1 (ko) 1988-08-05 1989-08-04 증폭회로

Country Status (6)

Country Link
US (1) US4926137A (ko)
EP (1) EP0353742B1 (ko)
KR (1) KR920010238B1 (ko)
CN (1) CN1015588B (ko)
AU (1) AU601336B2 (ko)
DE (1) DE68915221T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9000518A (nl) * 1990-03-07 1991-10-01 Philips Nv Breedband signaalversterker.
JP2564719Y2 (ja) * 1990-08-20 1998-03-09 ソニー株式会社 広帯域増幅回路
FR2676149A1 (fr) * 1991-04-30 1992-11-06 Philips Composants Amplificateur differentiel notamment du type a cascode.
GB2283630B (en) * 1993-11-03 1997-11-19 Plessey Semiconductors Ltd Drive circuit
FR2730363A1 (fr) * 1995-02-08 1996-08-09 Philips Electronics Nv Amplificateur a gain eleve en hautes frequences et oscillateur a circuit resonant muni d'un tel amplificateur
KR970073704A (ko) * 1997-09-22 1997-12-10 한상관 촉매를 이용한 매연 감속 장치
ITMI20021336A1 (it) 2002-06-17 2003-12-17 St Microelectronics Srl Dispositivo per la conversione di un segnale differenziale in un segnale singolo
US20100073349A1 (en) * 2006-09-18 2010-03-25 Silicon Quest Kabushiki-Kaisha. Pixel driver with low voltage transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079336A (en) * 1976-12-22 1978-03-14 National Semiconductor Corporation Stacked transistor output amplifier
CA1134463A (en) * 1978-10-13 1982-10-26 Kyoichi Murakami Circuit for converting single-ended input signals to a pair of differential output signals
DE2946952A1 (de) * 1979-11-21 1981-06-04 Philips Patentverwaltung Gmbh, 2000 Hamburg Differenzverstaerker
US4460872A (en) * 1981-12-03 1984-07-17 Inventab Audio Kb Low noise differential amplifier
JPS58200610A (ja) * 1982-05-18 1983-11-22 Sony Corp 高入力インピーダンス回路

Also Published As

Publication number Publication date
EP0353742A3 (en) 1990-12-19
US4926137A (en) 1990-05-15
AU3919389A (en) 1990-02-08
DE68915221T2 (de) 1994-08-18
AU601336B2 (en) 1990-09-06
KR900004096A (ko) 1990-03-27
EP0353742A2 (en) 1990-02-07
EP0353742B1 (en) 1994-05-11
CN1040891A (zh) 1990-03-28
CN1015588B (zh) 1992-02-19
DE68915221D1 (de) 1994-06-16

Similar Documents

Publication Publication Date Title
US4951003A (en) Differential transconductance circuit
US4591804A (en) Cascode current-source arrangement having dual current paths
KR920010238B1 (ko) 증폭회로
JP2869664B2 (ja) 電流増幅器
US5382919A (en) Wideband constant impedance amplifiers
US4928073A (en) DC amplifier
US4757275A (en) Wideband closed loop amplifier
EP0478389B1 (en) Amplifier having polygonal-line characteristics
EP0528659B1 (en) Impedance multiplier
JPH09105763A (ja) コンパレータ回路
US4112387A (en) Bias circuit
JPH0350447B2 (ko)
JP2751747B2 (ja) カレントミラー回路
US6339319B1 (en) Cascoded current mirror circuit
JPH0257372B2 (ko)
JPH0225561B2 (ko)
KR900008754B1 (ko) 차동증폭회로
JP2578886B2 (ja) シュミット・トリガ回路
JP2623954B2 (ja) 利得可変増幅器
JP2703953B2 (ja) 電流増幅回路
JPS6167310A (ja) Ａｇｃ増幅回路
JP3255226B2 (ja) 電圧制御増幅器
JPH063868B2 (ja) 差動型コンパレ−タ回路
JP2996551B2 (ja) カレントミラー回路装置
JP2865296B2 (ja) 利得制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971112

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee