JP2865296B2 - 利得制御装置 - Google Patents
利得制御装置Info
- Publication number
- JP2865296B2 JP2865296B2 JP63276457A JP27645788A JP2865296B2 JP 2865296 B2 JP2865296 B2 JP 2865296B2 JP 63276457 A JP63276457 A JP 63276457A JP 27645788 A JP27645788 A JP 27645788A JP 2865296 B2 JP2865296 B2 JP 2865296B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- resistor
- zener diode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は映像分野における利得制御装置に関するもの
である。
である。
従来の技術 近年、利得制御装置は映像分野の発達につれて益々高
性能化が要求されている。
性能化が要求されている。
以下、従来の利得制御装置について、図面を参照しな
がら説明する。
がら説明する。
第２図は従来の利得制御装置の一例を示す回路図であ
る。第２図において、入力端子１は演算増幅器２の端
子に接続され、演算増幅器２の端子は抵抗３を介して
接地されるとともに、抵抗４を介して演算増幅器２の出
力端子に接続される。演算増幅器２の出力端子はツェナ
ーダイオード５と抵抗６を介して接地されるとともに、
抵抗７とツェナーダイオード８を介して接地される。ま
た、抵抗７とツェナーダイオード８のカソードの接続点
が第１の出力端子９に接続され、ツェナーダイォード５
のアノードと抵抗６の接続点が第２の出力端子10に接続
される。
る。第２図において、入力端子１は演算増幅器２の端
子に接続され、演算増幅器２の端子は抵抗３を介して
接地されるとともに、抵抗４を介して演算増幅器２の出
力端子に接続される。演算増幅器２の出力端子はツェナ
ーダイオード５と抵抗６を介して接地されるとともに、
抵抗７とツェナーダイオード８を介して接地される。ま
た、抵抗７とツェナーダイオード８のカソードの接続点
が第１の出力端子９に接続され、ツェナーダイォード５
のアノードと抵抗６の接続点が第２の出力端子10に接続
される。
上記構成により、以下、その動作を説明する。
入力信号は入力端子１に入力され、演算増幅器２と抵
抗3,4により同相増幅される。その出力は一方が抵抗７
を介してツェナーダイオード８により最大電位が一定値
に抑えられて第１の出力端子９から出力され、他方はツ
ェナーダイオード５を介して第２の出力端子10から出力
される。ここで、第２の出力端子10からの出力は第１の
出力端子９からの出力よりも、ツェナーダイオード５の
ツェナー電位だけ低い電位となる。これにより、ツェナ
ーダイオード５のツェナー電位だけ差のある利得制御電
位を得ている。
抗3,4により同相増幅される。その出力は一方が抵抗７
を介してツェナーダイオード８により最大電位が一定値
に抑えられて第１の出力端子９から出力され、他方はツ
ェナーダイオード５を介して第２の出力端子10から出力
される。ここで、第２の出力端子10からの出力は第１の
出力端子９からの出力よりも、ツェナーダイオード５の
ツェナー電位だけ低い電位となる。これにより、ツェナ
ーダイオード５のツェナー電位だけ差のある利得制御電
位を得ている。
発明が解決しようとする課題 しかしながら、上記従来の構成では、通常の入力電圧
のときには、第３図のＡ領域に示すように、演算増幅器
２の出力電圧VOUTは抵抗３をR1、抵抗４をR2、入力電圧
VINとすると、 となるが、入力電圧VINが0V近辺になると第３図のＢ領
域に示すように、演算増幅器２の出力電圧VOUTは急激な
不連続点を示すという問題を有していた。
のときには、第３図のＡ領域に示すように、演算増幅器
２の出力電圧VOUTは抵抗３をR1、抵抗４をR2、入力電圧
VINとすると、 となるが、入力電圧VINが0V近辺になると第３図のＢ領
域に示すように、演算増幅器２の出力電圧VOUTは急激な
不連続点を示すという問題を有していた。
本発明は上記従来の問題を解決するもので、入力／出
力特性の良好な利得制御装置を提供することを目的とす
るものである。
力特性の良好な利得制御装置を提供することを目的とす
るものである。
課題を解決するための手段 上記課題を解決するために本発明の利得制御装置は、
反転増幅器を構成する第１の極性の第１のトランジスタ
のベースを入力端子に接続し、かつ、エミッタを抵抗を
介して接地するとともにコレクタをダイオードと抵抗を
介して電源に接続し、前記第１のトランジスタのコレク
タにべースが接続された第２の極性の第２のトランジス
タのエミッタを抵抗を介して前記電源に接続し、かつ、
コレクタをカソードが前記コレクタに接続されたツェナ
ーダイオードと縦列接続されたＮ個のダイオードと抵抗
を介して接地するとともに前記コレクタと前記ツェナー
ダイオードのカソードとの接続点を第１の出力端子に接
続し、前記ツェナーダイオードのアノードと前記縦列接
続されたＮ個のダイオードとの接続点を第２の出力端子
に接続し、前記第１のトランジスタのコレクタ側に接続
された抵抗と前記第２のトランジスタのエミッタに接続
された抵抗とを各抵抗値が等しくなるように設定し、前
記第１のトランジスタのエミッタに接続された抵抗と前
記第２のトランジスタのコレクタ側に接続された抵抗と
をそれらの抵抗値の比率が略整数倍になるように設定
し、前記ツェナーダイオードのアノードと縦列接続され
たダイオードの個数を示すＮを前記整数倍の数値とし、
前記整数値により利得設定可能としたものである。
反転増幅器を構成する第１の極性の第１のトランジスタ
のベースを入力端子に接続し、かつ、エミッタを抵抗を
介して接地するとともにコレクタをダイオードと抵抗を
介して電源に接続し、前記第１のトランジスタのコレク
タにべースが接続された第２の極性の第２のトランジス
タのエミッタを抵抗を介して前記電源に接続し、かつ、
コレクタをカソードが前記コレクタに接続されたツェナ
ーダイオードと縦列接続されたＮ個のダイオードと抵抗
を介して接地するとともに前記コレクタと前記ツェナー
ダイオードのカソードとの接続点を第１の出力端子に接
続し、前記ツェナーダイオードのアノードと前記縦列接
続されたＮ個のダイオードとの接続点を第２の出力端子
に接続し、前記第１のトランジスタのコレクタ側に接続
された抵抗と前記第２のトランジスタのエミッタに接続
された抵抗とを各抵抗値が等しくなるように設定し、前
記第１のトランジスタのエミッタに接続された抵抗と前
記第２のトランジスタのコレクタ側に接続された抵抗と
をそれらの抵抗値の比率が略整数倍になるように設定
し、前記ツェナーダイオードのアノードと縦列接続され
たダイオードの個数を示すＮを前記整数倍の数値とし、
前記整数値により利得設定可能としたものである。
作用 上記構成により、ダイオードとこのダイオードに接続
される抵抗と第２のトランジスタとこの第２のトランジ
スタのエミッタに接続される抵抗により定電流源を構成
し、かつ、ダイオードと第２のトランジスタのベース、
エミッタ間のダイオード特性によって温度補償を行なう
とともに、ダイオードに接続される抵抗と第２のトラン
ジスタのエミッタに接続される抵抗との抵抗値を等しく
設定して第１のトランジスタと第２のトランジスタに流
れる電流を等しくし、第１のトランジスタのエミッタに
接続した抵抗と第２のトランジスタのコレタタに接続し
た抵抗との抵抗値の比率を整数倍に近づけて、その数の
ダイオードを挿入することにより、その整数値で利得を
決めることができ、入力電圧が0Vのときには、第１およ
び第２の出力端子からの出力電圧も0Vとなり、従来のよ
うな演算増幅器による入力電圧0V付近における出力電圧
の電位不連続点の発生はなく、入力／出力特性は良好と
なる。また、第２のトランジスタ26のコレクタと接地抵
抗の間に挿入されたツェナーダイオードにより第１およ
び第２の出力端子からはツェナー電位だけの差のある利
得制御電圧を得ることができる。さらに、第１のトラン
ジスタと第２のトランジスタに流れる電流は等しいと、
第１のトランジスタおよび第２のトランジスタのベー
ス、エミッタ間のダイオードの温度特性も極めて近く、
温度特性の優れた利得制御装置が得られる。
される抵抗と第２のトランジスタとこの第２のトランジ
スタのエミッタに接続される抵抗により定電流源を構成
し、かつ、ダイオードと第２のトランジスタのベース、
エミッタ間のダイオード特性によって温度補償を行なう
とともに、ダイオードに接続される抵抗と第２のトラン
ジスタのエミッタに接続される抵抗との抵抗値を等しく
設定して第１のトランジスタと第２のトランジスタに流
れる電流を等しくし、第１のトランジスタのエミッタに
接続した抵抗と第２のトランジスタのコレタタに接続し
た抵抗との抵抗値の比率を整数倍に近づけて、その数の
ダイオードを挿入することにより、その整数値で利得を
決めることができ、入力電圧が0Vのときには、第１およ
び第２の出力端子からの出力電圧も0Vとなり、従来のよ
うな演算増幅器による入力電圧0V付近における出力電圧
の電位不連続点の発生はなく、入力／出力特性は良好と
なる。また、第２のトランジスタ26のコレクタと接地抵
抗の間に挿入されたツェナーダイオードにより第１およ
び第２の出力端子からはツェナー電位だけの差のある利
得制御電圧を得ることができる。さらに、第１のトラン
ジスタと第２のトランジスタに流れる電流は等しいと、
第１のトランジスタおよび第２のトランジスタのベー
ス、エミッタ間のダイオードの温度特性も極めて近く、
温度特性の優れた利得制御装置が得られる。
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例を示す利得制御装置の回路
図である。反転増幅器を構成するNPNトランジスタ21の
ベースを入力端子22に接続し、かつエミッタを抵抗23を
介して接地するとともにコレクタをダイオード24と抵抗
25を介して電源VCCに接続する。また、PNPトランジスタ
26のベースをNPNトランジスタ21のコレクタに接続し、
かつエミッタを抵抗27を介して電源VCCに接続するとと
もにコレクタをツェナーダイオード28と縦列接続された
Ｎ個のダイオード29と抵抗30を介して接地する。また、
PNPトランジスタ26のコレクタとツェナーダイオード28
のカソードの接続点を第１の出力端子31に接続し、ツェ
ナーダイオード28のアノードと縦列接続されたＮ個のダ
イオード29の一端との接続点を第２の出力端子32に接続
する。
図である。反転増幅器を構成するNPNトランジスタ21の
ベースを入力端子22に接続し、かつエミッタを抵抗23を
介して接地するとともにコレクタをダイオード24と抵抗
25を介して電源VCCに接続する。また、PNPトランジスタ
26のベースをNPNトランジスタ21のコレクタに接続し、
かつエミッタを抵抗27を介して電源VCCに接続するとと
もにコレクタをツェナーダイオード28と縦列接続された
Ｎ個のダイオード29と抵抗30を介して接地する。また、
PNPトランジスタ26のコレクタとツェナーダイオード28
のカソードの接続点を第１の出力端子31に接続し、ツェ
ナーダイオード28のアノードと縦列接続されたＮ個のダ
イオード29の一端との接続点を第２の出力端子32に接続
する。
上記構成により、以下、その動作を説明する。
入力信号が入力端子22に入力され、NPNトランジスタ2
1と抵抗23,25とダイオード24により反転増幅し、さら
に、これをPNPトランジスタ26と抵抗27,30とツェナーダ
イオード28とＮ個のダイオード29により反転増幅して第
１および第２の出力端子31,32から出力信号が出力され
る。このとき、ダイオード24と抵抗25,27とPNPトランジ
スタ26により定電流源が構成され、このダイオード24と
PNPトランジスタ26のベース、エミッタ間のダイオード
特性により温度補償が行なわれる。また、ダイオード24
に接続される抵抗25と抵抗27の抵抗値を等しく設定する
ことにより、NPNトランジスタ21とPNPトランジスタ26に
流れる電流は等しくなり、NPNトランジスタ21のエミッ
タに接続した抵抗23とPNPトランジスタ26のコレクタに
接続された抵抗30との抵抗値の比率を整数倍に近づけ、
その数のダイオード29を挿入することによりその整数値
で利得が決まり、入力電圧が0Vのときには第１および第
２の出力端子31,32からの出力電圧も0Vになり、従来の
ような演算増幅器による入力電圧0V付近における電位不
連続点の発生もなく、温度特性に優れた利得制御が行わ
れる。また、PNPトランジスタ26のコレタタと接地抵抗3
0の間に挿入されたツェナーダイオード28により第１お
よび第２の出力端子31,32からのツェナー電位だけの差
のある利得制御電位を得ることができ、このツェナーダ
イオード28のツェナー電位として6V近辺のものを使用す
れば、ツェナータイオードは温度特性を持たないため、
温度的にも安定になる。
1と抵抗23,25とダイオード24により反転増幅し、さら
に、これをPNPトランジスタ26と抵抗27,30とツェナーダ
イオード28とＮ個のダイオード29により反転増幅して第
１および第２の出力端子31,32から出力信号が出力され
る。このとき、ダイオード24と抵抗25,27とPNPトランジ
スタ26により定電流源が構成され、このダイオード24と
PNPトランジスタ26のベース、エミッタ間のダイオード
特性により温度補償が行なわれる。また、ダイオード24
に接続される抵抗25と抵抗27の抵抗値を等しく設定する
ことにより、NPNトランジスタ21とPNPトランジスタ26に
流れる電流は等しくなり、NPNトランジスタ21のエミッ
タに接続した抵抗23とPNPトランジスタ26のコレクタに
接続された抵抗30との抵抗値の比率を整数倍に近づけ、
その数のダイオード29を挿入することによりその整数値
で利得が決まり、入力電圧が0Vのときには第１および第
２の出力端子31,32からの出力電圧も0Vになり、従来の
ような演算増幅器による入力電圧0V付近における電位不
連続点の発生もなく、温度特性に優れた利得制御が行わ
れる。また、PNPトランジスタ26のコレタタと接地抵抗3
0の間に挿入されたツェナーダイオード28により第１お
よび第２の出力端子31,32からのツェナー電位だけの差
のある利得制御電位を得ることができ、このツェナーダ
イオード28のツェナー電位として6V近辺のものを使用す
れば、ツェナータイオードは温度特性を持たないため、
温度的にも安定になる。
さらに、NPNトランジスタ21とPNPトランジスタ26に流
れる電流は等しいので、NPNトランジスタ21およびPNPト
ランジスタ26のベース、エミッタ間のダイオードの温度
特性も極めて近く、温度特性の優れた利得制御装置が得
られる。 なお、上記実施例では第１のトランジスタ21
をNPN形とし、第２のトランジスタ26をPNP形としたが、
それぞれ逆の極性にしてもよい。その場合には、ダイオ
ード24やツェナーダイオード28の極性、電源VCCの極性
も逆にする。
れる電流は等しいので、NPNトランジスタ21およびPNPト
ランジスタ26のベース、エミッタ間のダイオードの温度
特性も極めて近く、温度特性の優れた利得制御装置が得
られる。 なお、上記実施例では第１のトランジスタ21
をNPN形とし、第２のトランジスタ26をPNP形としたが、
それぞれ逆の極性にしてもよい。その場合には、ダイオ
ード24やツェナーダイオード28の極性、電源VCCの極性
も逆にする。
発明の効果 以上のように本発明によれは、入力信号を第１のトラ
ンジスタを用いたエミッタ接地の反転増幅器を通し、そ
のコレタタをダイオードと抵抗を介して電源と接続する
とともに第２のトランジスタのベースに接続し、この第
２のトランジスタのエミッタを抵抗を介して電源と接続
するとともにコレクタをツェナーダイオードと縦列接続
されたＮ個のダイオードとを抵抗とを介して接地し、か
つこのツェナーダイオードの両端を第１および第２の出
力端子に接続することにより、第１および第２の出力端
子からはツェナー電位だけ差のある利得制御電位を得る
ことができ、しかも、第１のトランジスタのエミッタに
接続された接地抵抗と第２のトランジスタのコレクタに
接続された接地抵抗との抵抗値の比率を整数倍に近づ
け、その整数値により利得を設定することができ、従来
のような入力電圧0V付近における出力電圧の電圧不連続
点の発生はなく、入力／出力特性の良好な、かつ温度特
性の優れた利得制御装置を構成できる。
ンジスタを用いたエミッタ接地の反転増幅器を通し、そ
のコレタタをダイオードと抵抗を介して電源と接続する
とともに第２のトランジスタのベースに接続し、この第
２のトランジスタのエミッタを抵抗を介して電源と接続
するとともにコレクタをツェナーダイオードと縦列接続
されたＮ個のダイオードとを抵抗とを介して接地し、か
つこのツェナーダイオードの両端を第１および第２の出
力端子に接続することにより、第１および第２の出力端
子からはツェナー電位だけ差のある利得制御電位を得る
ことができ、しかも、第１のトランジスタのエミッタに
接続された接地抵抗と第２のトランジスタのコレクタに
接続された接地抵抗との抵抗値の比率を整数倍に近づ
け、その整数値により利得を設定することができ、従来
のような入力電圧0V付近における出力電圧の電圧不連続
点の発生はなく、入力／出力特性の良好な、かつ温度特
性の優れた利得制御装置を構成できる。
第１図は本発明の一実施例を示す利得制御装置の回路
図、第２図は従来の利得制御装置の一例を示す回路図、
第３図は従来の利得制御装置の入力／出力特性を示す図
である。 21……NPNトランジスタ、22……入力端子、23,25,27,30
……抵抗、24……ダイオード、26……PNPトランジス
タ、28……ツェナーダイオード、29……Ｎ個のダイオー
ド、31……第１の出力端子、32……第２の出力端子、V
CC……電源。
図、第２図は従来の利得制御装置の一例を示す回路図、
第３図は従来の利得制御装置の入力／出力特性を示す図
である。 21……NPNトランジスタ、22……入力端子、23,25,27,30
……抵抗、24……ダイオード、26……PNPトランジス
タ、28……ツェナーダイオード、29……Ｎ個のダイオー
ド、31……第１の出力端子、32……第２の出力端子、V
CC……電源。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 3/00 H03F 3/00
Claims (1)
- 【請求項１】反転増幅器を構成する第１の極性の第１の
トランジスタのベースを入力端子に接続し、かつ、エミ
ッタを抵抗を介して接地するとともにコレクタをダイオ
ードと抵抗を介して電源に接続し、前記第１のトランジ
スタのコレクタにベースが接続された第２の極性の第２
のトランジスタのエミッタを抵抗を介して前記電源に接
続し、かつ、コレクタをカソードが前記コレクタに接続
されたツェナーダイオードと縦列接続されたＮ個のダイ
オードと抵抗を介して接地するとともに前記コレクタと
前記ツェナーダイオードのカソードとの接続点を第１の
出力端子に接続し、前記ツェナーダイオードのアノード
と前記縦列接続されたＮ個のダイオードとの接続点を第
２の出力端子に接続し、前記第１のトランジスタのコレ
クタ側に接続された抵抗と前記第２のトランジスタのエ
ミッタに接続された抵抗とを各抵抗値が等しくなるよう
に設定し、前記第１のトランジスタのエミッタに接続さ
れた抵抗と前記第２のトランジスタのコレクタ側に接続
された抵抗とをそれらの抵抗値の比率が略整数倍になる
ように設定し、前記ツェナーダイオードのアノードと縦
列接続されたダイオードの個数を示すＮを前記整数倍の
数値とし、前記整数値により利得設定可能とした利得制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276457A JP2865296B2 (ja) | 1988-10-31 | 1988-10-31 | 利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276457A JP2865296B2 (ja) | 1988-10-31 | 1988-10-31 | 利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122713A JPH02122713A (ja) | 1990-05-10 |
| JP2865296B2 true JP2865296B2 (ja) | 1999-03-08 |
Family
ID=17569706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276457A Expired - Fee Related JP2865296B2 (ja) | 1988-10-31 | 1988-10-31 | 利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865296B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933546A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS56110307A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Electric power amplifier |
-
1988
- 1988-10-31 JP JP63276457A patent/JP2865296B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02122713A (ja) | 1990-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0217431B1 (en) | Amplifier arrangement | |
| EP0817372A2 (en) | Voltage to current conversion circuit for converting voltage to multiple current outputs | |
| EP0155039B1 (en) | Current-source arrangement | |
| US4779059A (en) | Current mirror circuit | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| EP0132863B1 (en) | Protection circuit | |
| KR920010238B1 (ko) | 증폭회로 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JPH04135307A (ja) | 折れ線特性回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US4137506A (en) | Compound transistor circuitry | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US4573019A (en) | Current mirror circuit | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| US3470486A (en) | Differential amplifier single ending circuit | |
| JP2614272B2 (ja) | フィルター回路 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JPH0254966B2 (ja) | ||
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |