JPH079615B2 - 絶対値電圧電流変換回路 - Google Patents
絶対値電圧電流変換回路Info
- Publication number
- JPH079615B2 JPH079615B2 JP59167134A JP16713484A JPH079615B2 JP H079615 B2 JPH079615 B2 JP H079615B2 JP 59167134 A JP59167134 A JP 59167134A JP 16713484 A JP16713484 A JP 16713484A JP H079615 B2 JPH079615 B2 JP H079615B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- input
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、入力電圧をその絶対値に比例する電流に変換
する絶対値電圧電流変換回路に関する。
する絶対値電圧電流変換回路に関する。
（従来の技術） 第３図は従来の絶対値電圧電流変換回路の一例を示す回
路図である。第３図において、抵抗R1の一端は入力電圧
端子11に接続されR1の他端は差動増幅器A1（以下A1とい
う。）の逆相入力端子に接続される。そしてA1の正相入
力は基準電圧端子13（ここでは接地）に接続される。NP
NトランジスタQ1（以下、Q1という。）のペースとPNPト
ランジスタQ2（以下、Q2という。）のベースとA1の出力
は共通接続される。Q2のコレクタは、NPNトランジスタQ
3（以下、Q3という。）のベースとコレクタと、NPNトラ
ンジスタQ4（以下、Q4という。）のベースとに共通接続
される。そしてQ3とQ4のエミッタは共通接続されて負の
電圧源V-に接続される。又、Q1とQ2のエミッタは共通接
続しA1の逆相入力と接続して負帰還をかける。そして、
Q1とQ4のコレクタを共通接続して出力端子12とする。こ
こでQ3とQ4とでカレントミラー回路を構成している。
路図である。第３図において、抵抗R1の一端は入力電圧
端子11に接続されR1の他端は差動増幅器A1（以下A1とい
う。）の逆相入力端子に接続される。そしてA1の正相入
力は基準電圧端子13（ここでは接地）に接続される。NP
NトランジスタQ1（以下、Q1という。）のペースとPNPト
ランジスタQ2（以下、Q2という。）のベースとA1の出力
は共通接続される。Q2のコレクタは、NPNトランジスタQ
3（以下、Q3という。）のベースとコレクタと、NPNトラ
ンジスタQ4（以下、Q4という。）のベースとに共通接続
される。そしてQ3とQ4のエミッタは共通接続されて負の
電圧源V-に接続される。又、Q1とQ2のエミッタは共通接
続しA1の逆相入力と接続して負帰還をかける。そして、
Q1とQ4のコレクタを共通接続して出力端子12とする。こ
こでQ3とQ4とでカレントミラー回路を構成している。
本従来例において、入力電圧端子11に正の入力電圧ＶIN
が印加されると、A1の逆相入力端子はパーチュアルグラ
ウンドなので、ＶIN/R1の電流がQ2のエミッタに流れ、
この電流がQ3,Q4のカレントミラーで折返されて、出力
電流ＩOUTとなる。このとき、Q1のエミッタ・ベース接
合は逆バイアスされてカットオフしているため、出力電
流に影響を与えない。次に、入力電圧端に負の入力電圧
ＶINが印加されると、ＶIN/R1の電流がQ1のエミッタに
流れて、Q1のコレクタより出力電流ＩOUTが得られる。
このとき、Q2のエミッタ・ベース接合は逆バイアスされ
ているので、出力電流に影響を与えない。
が印加されると、A1の逆相入力端子はパーチュアルグラ
ウンドなので、ＶIN/R1の電流がQ2のエミッタに流れ、
この電流がQ3,Q4のカレントミラーで折返されて、出力
電流ＩOUTとなる。このとき、Q1のエミッタ・ベース接
合は逆バイアスされてカットオフしているため、出力電
流に影響を与えない。次に、入力電圧端に負の入力電圧
ＶINが印加されると、ＶIN/R1の電流がQ1のエミッタに
流れて、Q1のコレクタより出力電流ＩOUTが得られる。
このとき、Q2のエミッタ・ベース接合は逆バイアスされ
ているので、出力電流に影響を与えない。
このようにして、第２図に示すように、入力電圧が正負
いずれの極性の場合でもその絶対値に比例する同一極性
の電流に変換される。ここで厳密にはＶIN＞０の場合と
ＶIN＜０の場合とで出力電流ＩOUTの誤差の程度が異な
る。ＶIN＞０の場合の入力電圧をＶIN +,VIN＜０の場合
の入力電圧をＶIN −とすると、 である。この理由を以下に詳説する。
いずれの極性の場合でもその絶対値に比例する同一極性
の電流に変換される。ここで厳密にはＶIN＞０の場合と
ＶIN＜０の場合とで出力電流ＩOUTの誤差の程度が異な
る。ＶIN＞０の場合の入力電圧をＶIN +,VIN＜０の場合
の入力電圧をＶIN −とすると、 である。この理由を以下に詳説する。
まずＶIN＞０の場合を考える。この時、Q1は非導通、Q2
は導通であるため、これによりQ2のエミッタ電流はＩＥ
＝ＶIN/R1となる。回路の特性からQ2のエミッタ電流Ｉ
Ｅは、コレクタ電流ＩＣ、ベース電流ＩＢを用いてＩＥ
＝ＩＣ＋ＩＢとなる。一般的にトランジスタのコレクタ
電流ＩＣ、ベース電流ＩＢ、エミッタ電流ＩＥの関係
は、エミッタ接地電流増幅率βを用いて、ＩＣ＝β×Ｉ
Ｂ＝（β／（１＋β））×ＩＥと表される。従って、Q2
のコレクタ電流は（βＰ／（１＋βＰ））×ＶIN/R1）
と当然に導かれる。この電流がQ3のコレクタ電流および
ベース電流とQ4のベース電流に分配されるから、Q2のコ
レクタ電流はベース電流ＩＢとコレクタ電流ＩＣで表す
とＩＣ＋2IＢとなる。ここでＩＣ＝βＮ×ＩＢの関係を
用いることで（βＰ／（１＋βＰ））×（ＶIN/R1）＝
（（βＮ＋２）／βＮ）×ＩＣが導かれる。さらに、Q1
は非導通であるからQ4のコレクタ電流ＩＣがＩOUTに相
当する。ゆえに（１）式が導かれる。
は導通であるため、これによりQ2のエミッタ電流はＩＥ
＝ＶIN/R1となる。回路の特性からQ2のエミッタ電流Ｉ
Ｅは、コレクタ電流ＩＣ、ベース電流ＩＢを用いてＩＥ
＝ＩＣ＋ＩＢとなる。一般的にトランジスタのコレクタ
電流ＩＣ、ベース電流ＩＢ、エミッタ電流ＩＥの関係
は、エミッタ接地電流増幅率βを用いて、ＩＣ＝β×Ｉ
Ｂ＝（β／（１＋β））×ＩＥと表される。従って、Q2
のコレクタ電流は（βＰ／（１＋βＰ））×ＶIN/R1）
と当然に導かれる。この電流がQ3のコレクタ電流および
ベース電流とQ4のベース電流に分配されるから、Q2のコ
レクタ電流はベース電流ＩＢとコレクタ電流ＩＣで表す
とＩＣ＋2IＢとなる。ここでＩＣ＝βＮ×ＩＢの関係を
用いることで（βＰ／（１＋βＰ））×（ＶIN/R1）＝
（（βＮ＋２）／βＮ）×ＩＣが導かれる。さらに、Q1
は非導通であるからQ4のコレクタ電流ＩＣがＩOUTに相
当する。ゆえに（１）式が導かれる。
次にＶIN＜０の場合を考える。この時、導通するのはQ1
のみである。よってQ1のコレクタ電流ＩC1がＩOUTに相
当する。Q1のエミッタ電流ＩE1は−ＶIN/R1となるか
ら、エミッタ電流とコレクタ電流の関係式であるＩC1＝
（βＮ／（１＋βＮ））×ＩE1を用いることで（２）式
が導かれる。
のみである。よってQ1のコレクタ電流ＩC1がＩOUTに相
当する。Q1のエミッタ電流ＩE1は−ＶIN/R1となるか
ら、エミッタ電流とコレクタ電流の関係式であるＩC1＝
（βＮ／（１＋βＮ））×ＩE1を用いることで（２）式
が導かれる。
（R1:抵抗R1の抵抗値、βＰ:PNPトランジスタQ2のエミ
ッタ接地電流増幅率、βＮ:NPNトランジスタQ1,Q3,Q4の
エミッタ接地電流増幅率） 上記の回路を集積回路で構成する場合、PNPトランジス
タQ2はβＰの低いラテラルPNPトランジスタを使用する
ので、出力電流ＩOUTのβによる誤差が無視できなくな
るだけではなく、ＩOUTのＶIN ＋とＶIN −による対称性
が悪くなるという欠点があった。この誤差は出力電流Ｉ
OUTが高電流レベルで顕著に現われる。なぜなら、ラテ
ラルPNPトランジスタは高電流でのβＰの低下が著しい
からである。ここで、一般的な数値を代入して計算す
る。βＮ＝100,βＰ＝10と仮定すると、ＶIN ＋の場合β
による出力電流ＩOUTの誤差は約11％,VIN ＋の場合は１
％となり、電圧電流変換率の誤差と、上記の対称性は非
常に悪い。
ッタ接地電流増幅率、βＮ:NPNトランジスタQ1,Q3,Q4の
エミッタ接地電流増幅率） 上記の回路を集積回路で構成する場合、PNPトランジス
タQ2はβＰの低いラテラルPNPトランジスタを使用する
ので、出力電流ＩOUTのβによる誤差が無視できなくな
るだけではなく、ＩOUTのＶIN ＋とＶIN −による対称性
が悪くなるという欠点があった。この誤差は出力電流Ｉ
OUTが高電流レベルで顕著に現われる。なぜなら、ラテ
ラルPNPトランジスタは高電流でのβＰの低下が著しい
からである。ここで、一般的な数値を代入して計算す
る。βＮ＝100,βＰ＝10と仮定すると、ＶIN ＋の場合β
による出力電流ＩOUTの誤差は約11％,VIN ＋の場合は１
％となり、電圧電流変換率の誤差と、上記の対称性は非
常に悪い。
（発明の目的） 本発明の目的は上記欠点を除去し、少ない素子数で構成
することができ、集積回路化に適した高精度の絶対値電
圧電流変換回路を提供することにある。
することができ、集積回路化に適した高精度の絶対値電
圧電流変換回路を提供することにある。
（発明の構成） 本発明の絶対値電圧電流変換回路は、一端が入力電圧端
子（又は基準電圧端子）に接続された抵抗と、逆相入力
が前記抵抗の他端とカレントミラー回路の入力端に正相
入力が前記基準電圧端子（又は前記入力電圧端子）に出
力が前記カレントミラー回路の共通端にそれぞれ接続さ
れた差動増幅器と、ベースが前記差動増幅器の出力にエ
ミッタが前記差動増幅器の逆相入力にそれぞれ接続され
たバイポーラトランジスタと、前記カレントミラー回路
の出力と前記バイポーラトランジスタのコレクタが共通
接続された出力端子を含むことから構成される。
子（又は基準電圧端子）に接続された抵抗と、逆相入力
が前記抵抗の他端とカレントミラー回路の入力端に正相
入力が前記基準電圧端子（又は前記入力電圧端子）に出
力が前記カレントミラー回路の共通端にそれぞれ接続さ
れた差動増幅器と、ベースが前記差動増幅器の出力にエ
ミッタが前記差動増幅器の逆相入力にそれぞれ接続され
たバイポーラトランジスタと、前記カレントミラー回路
の出力と前記バイポーラトランジスタのコレクタが共通
接続された出力端子を含むことから構成される。
（実施例） 以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。本実施
例は、抵抗R2の一端が入力電圧端子11に接続され、他端
は差動増幅器A2（以下、A2という。）の逆相入力とNPN
トランジスタQ5（以下、Q5という。）のベースとコレク
タとNPNトランジスタQ6（以下、Q6という。）のベース
とNPNトランジスタQ7（以下、Q7という。）のエミッタ
と共通接続される。A2の正相入力は基準電圧端子13（こ
こでは接地。）に接続される。A2の出力はQ5のエミッタ
とQ6のエミッタとQ7のベースに共通接続される。そして
Q6のコレクタとQ7のコレクタを共通接続して出力端子12
とすることから構成される。
例は、抵抗R2の一端が入力電圧端子11に接続され、他端
は差動増幅器A2（以下、A2という。）の逆相入力とNPN
トランジスタQ5（以下、Q5という。）のベースとコレク
タとNPNトランジスタQ6（以下、Q6という。）のベース
とNPNトランジスタQ7（以下、Q7という。）のエミッタ
と共通接続される。A2の正相入力は基準電圧端子13（こ
こでは接地。）に接続される。A2の出力はQ5のエミッタ
とQ6のエミッタとQ7のベースに共通接続される。そして
Q6のコレクタとQ7のコレクタを共通接続して出力端子12
とすることから構成される。
本実施例において、入力電圧ＶINが正のときは、Q5,Q6
が活性状態となり、Q7は遮断状態となる。なぜならQ5が
活性状態のため、Q7のエミッタ・ベース接合は逆バイア
ス状態だからである。そしてA2はQ5を介して負帰還がか
けられているから、A2の逆相入力はバーチュアルグラウ
ンドとなり、ＶIN/R2の電流がQ5に流れる。Q5とQ6とで
カレントミラー回路が構成されているから、Q5のコレク
タ電流と同じ電流がQ5のコレクタに流れ出力電流ＩOUT
となる。入力電圧ＶINが負のときは、逆にQ7が活性状態
となりQ5,Q6が遮断状態となる。そしてA2はQ7のベース
・エミッタ接合を介して負帰還がかけられているので、
やはりA2の逆相入力はバーチュアルグラウンドである。
よって入力電圧ＶINが正の場合と同じく、ＶIN/R2の出
力電流ＩOUTがQ7のコレクタを介して出力端子12から出
力できる。
が活性状態となり、Q7は遮断状態となる。なぜならQ5が
活性状態のため、Q7のエミッタ・ベース接合は逆バイア
ス状態だからである。そしてA2はQ5を介して負帰還がか
けられているから、A2の逆相入力はバーチュアルグラウ
ンドとなり、ＶIN/R2の電流がQ5に流れる。Q5とQ6とで
カレントミラー回路が構成されているから、Q5のコレク
タ電流と同じ電流がQ5のコレクタに流れ出力電流ＩOUT
となる。入力電圧ＶINが負のときは、逆にQ7が活性状態
となりQ5,Q6が遮断状態となる。そしてA2はQ7のベース
・エミッタ接合を介して負帰還がかけられているので、
やはりA2の逆相入力はバーチュアルグラウンドである。
よって入力電圧ＶINが正の場合と同じく、ＶIN/R2の出
力電流ＩOUTがQ7のコレクタを介して出力端子12から出
力できる。
以上より入力電圧ＶINと出力電流ＩOUTの関係は次式で
示される。
示される。
すなわち、入力電圧ＶINの絶対値が抵抗R2によって電流
に変換されたことになり、入力電圧ＶINと出力電流Ｉ
OUTの関係は第２図に示すようになる。なお、（３）式
は厳密には次のようになる。
に変換されたことになり、入力電圧ＶINと出力電流Ｉ
OUTの関係は第２図に示すようになる。なお、（３）式
は厳密には次のようになる。
ＩOUT＝（ＶIN +/R2）・（βＮ／（２＋βＮ））……
（４）（ＶIN＞０） ＩOUT＝（−ＶIN -/R2）・（βＮ／（１＋βＮ））……
（５）（ＶIN＜０） （R2:抵抗R2の抵抗値、βＮ:NPNトランジスタQ5,Q6,Q7
のエミッタ接地電流増幅率） 集積回路で作るNPNトランジスタは、一般的に数mAのコ
レクタ−電流レベルでもβＮが100以上あり、（４），
（５）式からわかるようにＶIN +,VIN −とも、βによる
変換誤差は共に１％以下であり、対称性も優れている。
又、このβによる変換誤差をより少なくするために、Q7
をダーリントン接続にし、Q5,Q6で構成するカレントミ
ラー回路をウィルソンタイプ等のβ補償型カレントミラ
ーにすることにより、より高精度化できる。さらに、ト
ランジスタをすべて逆導電型とすることにより出力電流
の向きを逆にすることもできる。又入力電圧端子11を基
準電圧端子13に接続し、A2の正相入力に入力電圧を印加
する方法によっても同様の効果が得られる。
（４）（ＶIN＞０） ＩOUT＝（−ＶIN -/R2）・（βＮ／（１＋βＮ））……
（５）（ＶIN＜０） （R2:抵抗R2の抵抗値、βＮ:NPNトランジスタQ5,Q6,Q7
のエミッタ接地電流増幅率） 集積回路で作るNPNトランジスタは、一般的に数mAのコ
レクタ−電流レベルでもβＮが100以上あり、（４），
（５）式からわかるようにＶIN +,VIN −とも、βによる
変換誤差は共に１％以下であり、対称性も優れている。
又、このβによる変換誤差をより少なくするために、Q7
をダーリントン接続にし、Q5,Q6で構成するカレントミ
ラー回路をウィルソンタイプ等のβ補償型カレントミラ
ーにすることにより、より高精度化できる。さらに、ト
ランジスタをすべて逆導電型とすることにより出力電流
の向きを逆にすることもできる。又入力電圧端子11を基
準電圧端子13に接続し、A2の正相入力に入力電圧を印加
する方法によっても同様の効果が得られる。
（発明の効果） 以上、詳細説明したように、本発明によれば、上記の構
成により、従来より少ない素子数で、かつ集積回路にお
いて性能の悪いPNPトランジスタを、電流変換部に使用
することなく、集積回路化に適した高精度の絶対値電圧
電流変換回路を得ることができる。
成により、従来より少ない素子数で、かつ集積回路にお
いて性能の悪いPNPトランジスタを、電流変換部に使用
することなく、集積回路化に適した高精度の絶対値電圧
電流変換回路を得ることができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図と第３図における入出力特性図、第３図は従来の絶対
値電圧電流変換回路の一例を示す回路図である。 11……入力電圧端子、12……出力端子、13……基準電圧
端子、A1,A2……差動増幅器、ＩOUT……出力電流、Q1,Q
3,Q4,Q5,Q6,Q7……NPNトランジスタ、Q2……PNPトラン
ジスタ、R1,R2……抵抗、ＶIN……入力電圧、V-……負
電圧源。
図と第３図における入出力特性図、第３図は従来の絶対
値電圧電流変換回路の一例を示す回路図である。 11……入力電圧端子、12……出力端子、13……基準電圧
端子、A1,A2……差動増幅器、ＩOUT……出力電流、Q1,Q
3,Q4,Q5,Q6,Q7……NPNトランジスタ、Q2……PNPトラン
ジスタ、R1,R2……抵抗、ＶIN……入力電圧、V-……負
電圧源。
Claims (1)
- 【請求項１】一端が入力電圧端子（又は基準電圧端子）
に接続された抵抗と、逆相入力が前記抵抗の他端とカレ
ントミラー回路の入力端に正相入力が前記基準電圧端子
（又は前記入力電圧端子）に出力が前記カレントミラー
回路の共通端にそれぞれ接続された差動増幅器と、ベー
スが前記差動増幅器の出力にエミッタが前記差動増幅器
の逆相入力にそれぞれ接続されたバイポーラトランジス
タと、前記カレントミラー回路の出力と前記バイポーラ
トランジスタのコレクタが共通接続された出力端子とを
含むことを特徴とする絶対値電圧電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167134A JPH079615B2 (ja) | 1984-08-09 | 1984-08-09 | 絶対値電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167134A JPH079615B2 (ja) | 1984-08-09 | 1984-08-09 | 絶対値電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145314A JPS6145314A (ja) | 1986-03-05 |
| JPH079615B2 true JPH079615B2 (ja) | 1995-02-01 |
Family
ID=15844057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167134A Expired - Lifetime JPH079615B2 (ja) | 1984-08-09 | 1984-08-09 | 絶対値電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079615B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
| JP2953383B2 (ja) * | 1996-07-03 | 1999-09-27 | 日本電気株式会社 | 電圧電流変換回路 |
| CN102541139B (zh) * | 2012-01-19 | 2013-12-18 | 浙江中控技术股份有限公司 | 一种模拟量电流输出系统及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059765B2 (ja) * | 1980-05-26 | 1985-12-26 | 日本電気株式会社 | 電圧・電流変換回路 |
| JPS58208621A (ja) * | 1982-05-30 | 1983-12-05 | Rohm Co Ltd | 電圧電流変換回路 |
-
1984
- 1984-08-09 JP JP59167134A patent/JPH079615B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6145314A (ja) | 1986-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPH0544845B2 (ja) | ||
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JPS6252486B2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JP2908149B2 (ja) | 演算増幅器 | |
| JPS6315766B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JP2716219B2 (ja) | 電流ミラー回路 | |
| JPH03744Y2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JPH026684Y2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JP2723563B2 (ja) | 可変電流源 | |
| JPH0352031Y2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH0454403B2 (ja) | ||
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JPS6119544Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |