JPH0352031Y2 - - Google Patents
Info
- Publication number
- JPH0352031Y2 JPH0352031Y2 JP14731085U JP14731085U JPH0352031Y2 JP H0352031 Y2 JPH0352031 Y2 JP H0352031Y2 JP 14731085 U JP14731085 U JP 14731085U JP 14731085 U JP14731085 U JP 14731085U JP H0352031 Y2 JPH0352031 Y2 JP H0352031Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- diode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は差動増幅器の負荷としてカレントミラ
ー回路を有する電子回路に関する。
ー回路を有する電子回路に関する。
本考案は電子回路において、差動接続された第
1のトランジスタと第2のトランジスタよりなる
差動増幅器と、差動増幅器の負荷として接続され
た、第3のトランジスタと第4のトランジスタよ
りなるカレントミラー回路と、第1のトランジス
タと第3のトランジスタとの間に接続された第1
のダイオードと、第1のトランジスタと第4のト
ランジスタとの間に接続された第2のダイオード
とを設け、カレントミラー回路を構成するトラン
ジスタの飽和を防止するようにしたものである。
1のトランジスタと第2のトランジスタよりなる
差動増幅器と、差動増幅器の負荷として接続され
た、第3のトランジスタと第4のトランジスタよ
りなるカレントミラー回路と、第1のトランジス
タと第3のトランジスタとの間に接続された第1
のダイオードと、第1のトランジスタと第4のト
ランジスタとの間に接続された第2のダイオード
とを設け、カレントミラー回路を構成するトラン
ジスタの飽和を防止するようにしたものである。
第2図は従来の電子回路の回路図である。同図
において1は差動増幅器であり、NPNトランジ
スタ2と3が、エミツタ抵抗4と5を介して差動
接続されている。エミツタ抵抗4,5の共通接続
点は、ベースに所定の固定電圧が供給され、定電
圧I0を流す定電流源としてのNPNトランジスタ
6と抵抗7を介して接地されている。8は差動増
幅器1に負荷として接続されたカレントミラー回
路であり、ベース共通接続され、エミツタが抵抗
11,12を介して所定の電圧Vccに接続された
PNPトランジスタ9,10を有する。トランジ
スタ9のコレクタはベースにダイオード接続され
るとともに、トランジスタ2のコレクタに接続さ
れている。またトランジスタ10のコレクタとト
ランジスタ3のコレクタに接続されている。ダー
リントン接続された2つのPNPトランジスタ1
3と14よりなる電流増幅器15は、抵抗16を
介してトランジスタ3のコレクタに接続されてい
る。トランジスタ14のエミツタには電圧Vccが
供給され、またそのコレクタは抵抗17を介して
接地されている。抵抗17の一端には抵抗18を
介してNPNトランジスタ19のベースが接続さ
れている。トランジスタ19のコレクタには抵抗
20を介して電圧Vccが供給され、そのエミツタ
は接地されている。
において1は差動増幅器であり、NPNトランジ
スタ2と3が、エミツタ抵抗4と5を介して差動
接続されている。エミツタ抵抗4,5の共通接続
点は、ベースに所定の固定電圧が供給され、定電
圧I0を流す定電流源としてのNPNトランジスタ
6と抵抗7を介して接地されている。8は差動増
幅器1に負荷として接続されたカレントミラー回
路であり、ベース共通接続され、エミツタが抵抗
11,12を介して所定の電圧Vccに接続された
PNPトランジスタ9,10を有する。トランジ
スタ9のコレクタはベースにダイオード接続され
るとともに、トランジスタ2のコレクタに接続さ
れている。またトランジスタ10のコレクタとト
ランジスタ3のコレクタに接続されている。ダー
リントン接続された2つのPNPトランジスタ1
3と14よりなる電流増幅器15は、抵抗16を
介してトランジスタ3のコレクタに接続されてい
る。トランジスタ14のエミツタには電圧Vccが
供給され、またそのコレクタは抵抗17を介して
接地されている。抵抗17の一端には抵抗18を
介してNPNトランジスタ19のベースが接続さ
れている。トランジスタ19のコレクタには抵抗
20を介して電圧Vccが供給され、そのエミツタ
は接地されている。
しかして差動増幅器1への入力電圧Vが正のと
き、すなわちトランジスタ3のベース電圧V3が
トランジスタ2のベース電圧V2より大きいとき
(V3−V2=V>0のとき)、トランジスタ2に流
れる電流I2よりトランジスタ3に流れる電流I3
(=I0−I2)の方が大きくなる。抵抗11と抵抗
12の値R11と値R12は等しく設定され、カレン
トミラー接続されているのでトランジスタ10に
流れる電流I10はトランジスタ9に流れる電流I9に
等しくなる。電流I2はI9に等しいので、電流I10は
電流I2に等しい。従つて、電流I10は電流I3より小
さくなり、電流ΔI(=I3−I10)がトランジスタ1
3のベース電流として流れる。この電流は電流増
幅器15により増幅され、抵抗17を電流I17が
流れる。電流I17の値は電流増幅器15の電流増
幅率をhとすると、ΔIhとなる。抵抗17の値を
R17とすると、抵抗17には値ΔIhR17の電圧降下
が発生する。従つてこの電圧降下の値がトランジ
スタ19のベース、エミツタ間の電圧Vbeより大
きいと、トランジスタ19がオンし、そのコレク
タより低レベルの信号が出力される。
き、すなわちトランジスタ3のベース電圧V3が
トランジスタ2のベース電圧V2より大きいとき
(V3−V2=V>0のとき)、トランジスタ2に流
れる電流I2よりトランジスタ3に流れる電流I3
(=I0−I2)の方が大きくなる。抵抗11と抵抗
12の値R11と値R12は等しく設定され、カレン
トミラー接続されているのでトランジスタ10に
流れる電流I10はトランジスタ9に流れる電流I9に
等しくなる。電流I2はI9に等しいので、電流I10は
電流I2に等しい。従つて、電流I10は電流I3より小
さくなり、電流ΔI(=I3−I10)がトランジスタ1
3のベース電流として流れる。この電流は電流増
幅器15により増幅され、抵抗17を電流I17が
流れる。電流I17の値は電流増幅器15の電流増
幅率をhとすると、ΔIhとなる。抵抗17の値を
R17とすると、抵抗17には値ΔIhR17の電圧降下
が発生する。従つてこの電圧降下の値がトランジ
スタ19のベース、エミツタ間の電圧Vbeより大
きいと、トランジスタ19がオンし、そのコレク
タより低レベルの信号が出力される。
入力電圧Vが0のとき(電圧V2と電圧V3とが
等しいとき)、電流I3は電流I10(=I9=I2)と等し
くなるので、電流ΔIは0となる。従つてトラン
ジスタ19はオフとなり、出力は高レベルにな
る。
等しいとき)、電流I3は電流I10(=I9=I2)と等し
くなるので、電流ΔIは0となる。従つてトラン
ジスタ19はオフとなり、出力は高レベルにな
る。
入力電圧Vが負のとき(電圧V2が電圧V3より
大きいとき)、電流I10(=I9=I2)は電流I3より大
きくなるが、トランジスタ13のベース電流ΔI
は負の値を取り得ないから、電流ΔIは0となる。
大きいとき)、電流I10(=I9=I2)は電流I3より大
きくなるが、トランジスタ13のベース電流ΔI
は負の値を取り得ないから、電流ΔIは0となる。
このように従来の回路は、入力電圧Vが負のと
き電流I10が電流I3より大きくなるが、その差分が
流れる経路がないのでトランジスタ10が飽和
し、その電流増幅率が急激に低下する欠点があつ
た。飽和した場合の電流増幅率の低下の度合は不
明であり、予測することができない。従つて斯か
る電子回路は飽和しない範囲においてしか使用す
ることができないので、利用範囲が狭くなる欠点
があつた。
き電流I10が電流I3より大きくなるが、その差分が
流れる経路がないのでトランジスタ10が飽和
し、その電流増幅率が急激に低下する欠点があつ
た。飽和した場合の電流増幅率の低下の度合は不
明であり、予測することができない。従つて斯か
る電子回路は飽和しない範囲においてしか使用す
ることができないので、利用範囲が狭くなる欠点
があつた。
第1図は本考案の電子回路の回路図であり、第
2図における場合と対応する部分には同一の符号
を付してあり、本考案においては、差動接続され
た第1のトランジスタとしてのトランジスタ2及
び第2のトランジスタとしてのトランジスタ3よ
りなる差動増幅器と、該差動増幅器の負荷として
接続された、第3のトランジスタとしてのトラン
ジスタ9と第4のトランジスタとしてのトランジ
スタ10よりなるカレントミラー回路を備えてい
る。また、トランジスタ2とトランジスタ9との
間に接続されたアノードがトランジスタ9のコレ
クタ及びトランジスタ9とトランジスタ10のベ
ースに接続され、カソードがトランジスタ2のコ
レクタに接続された第1のダイオードとしてのダ
イオード32と、トランジスタ2とトランジスタ
3とのコレクタ間であつてダイオード32のカソ
ード側にカソードが接続され、トランジスタ3と
トランジスタ10のコレクタ間にアノードが接続
された第2のダイオードとしてのダイオード31
とを有する。その他の構成は第2図における場合
と同様であるので省略する。
2図における場合と対応する部分には同一の符号
を付してあり、本考案においては、差動接続され
た第1のトランジスタとしてのトランジスタ2及
び第2のトランジスタとしてのトランジスタ3よ
りなる差動増幅器と、該差動増幅器の負荷として
接続された、第3のトランジスタとしてのトラン
ジスタ9と第4のトランジスタとしてのトランジ
スタ10よりなるカレントミラー回路を備えてい
る。また、トランジスタ2とトランジスタ9との
間に接続されたアノードがトランジスタ9のコレ
クタ及びトランジスタ9とトランジスタ10のベ
ースに接続され、カソードがトランジスタ2のコ
レクタに接続された第1のダイオードとしてのダ
イオード32と、トランジスタ2とトランジスタ
3とのコレクタ間であつてダイオード32のカソ
ード側にカソードが接続され、トランジスタ3と
トランジスタ10のコレクタ間にアノードが接続
された第2のダイオードとしてのダイオード31
とを有する。その他の構成は第2図における場合
と同様であるので省略する。
しかしてその作用を説明する。差動増幅器1へ
の入力電圧Vが正のときには前述した場合と同様
に動作する。すなわちトランジスタ2に流れる電
流I2よりトランジスタ3に流れる電流I3(=I0−
I2)の方が大きくなる。カレントミラー接続され
ているのでトランジスタ10に流れる電流I10は
トランジスタ9に流れる電流I9に等しくなる。電
流I2は電流I9に等しいので、電流I10は電流I2に等
しい。従つて電流I10は電流I3より小さくなり、電
流ΔI(=I3−I10)がトランジスタ13のベース電
流として流れる。この電流は電流増幅器15によ
り増幅され、抵抗17を電流I17が流れる。電流
I17の値は電流増幅器15の電流増幅率をhとす
ると、ΔIhとなる。抵抗17の値をR17とすると、
抵抗17には値ΔIhR17の電圧降下が発生する。
従つてこの電圧降下の値がトランジスタ19のベ
ース、エミツタ間の電圧Vbeより大きいと、トラ
ンジスタ19がオンし、そのコレクタより低レベ
ルの信号が出力される。
の入力電圧Vが正のときには前述した場合と同様
に動作する。すなわちトランジスタ2に流れる電
流I2よりトランジスタ3に流れる電流I3(=I0−
I2)の方が大きくなる。カレントミラー接続され
ているのでトランジスタ10に流れる電流I10は
トランジスタ9に流れる電流I9に等しくなる。電
流I2は電流I9に等しいので、電流I10は電流I2に等
しい。従つて電流I10は電流I3より小さくなり、電
流ΔI(=I3−I10)がトランジスタ13のベース電
流として流れる。この電流は電流増幅器15によ
り増幅され、抵抗17を電流I17が流れる。電流
I17の値は電流増幅器15の電流増幅率をhとす
ると、ΔIhとなる。抵抗17の値をR17とすると、
抵抗17には値ΔIhR17の電圧降下が発生する。
従つてこの電圧降下の値がトランジスタ19のベ
ース、エミツタ間の電圧Vbeより大きいと、トラ
ンジスタ19がオンし、そのコレクタより低レベ
ルの信号が出力される。
このときダイオード31のカソードの電圧Vk
は、 Vk=Vcc−I10R12−Vbe10−Vd となる。ここでVbe10はトランジスタ10のベー
ス、エミツタ間電圧、Vdはダイオード32の順
方向電圧である。一般に電圧Vbe10と電圧Vdは
等しい値Vfとなるから、 Vk=Vcc−I10R12−2Vf となる。
は、 Vk=Vcc−I10R12−Vbe10−Vd となる。ここでVbe10はトランジスタ10のベー
ス、エミツタ間電圧、Vdはダイオード32の順
方向電圧である。一般に電圧Vbe10と電圧Vdは
等しい値Vfとなるから、 Vk=Vcc−I10R12−2Vf となる。
一方ダイオード31のアノードの電圧Vaは、
Va=Vcc−Vbe14−Vbe13−ΔIR16
となる。ここでVbe14,Vbe13はトランジスタ1
4,13のベース、エミツタ間電圧、またR16は
抵抗16の値である。一般に電圧Vbe14と電圧
Vbe13は各々電圧Vfに等しいので、 Va=Vcc−2Vf−ΔIR16 となる。従つて Va−Vk=Vcc−2Vf−ΔIR16−(Vcc−I10R12−
2Vf)=I10,R12−ΔIR16 となる。いま抵抗12の値R12が1kΩ、電流I10が
最大100μA程度とすると、I10,R12の値は0.1Vと
なる。一般に電圧Vfの値は0.7V程度であるから、
ダイオード31の両端の電圧Va−Vkは、少なく
とも電圧Vfより小さくなる。従つてダイオード
31はオフのままである。
4,13のベース、エミツタ間電圧、またR16は
抵抗16の値である。一般に電圧Vbe14と電圧
Vbe13は各々電圧Vfに等しいので、 Va=Vcc−2Vf−ΔIR16 となる。従つて Va−Vk=Vcc−2Vf−ΔIR16−(Vcc−I10R12−
2Vf)=I10,R12−ΔIR16 となる。いま抵抗12の値R12が1kΩ、電流I10が
最大100μA程度とすると、I10,R12の値は0.1Vと
なる。一般に電圧Vfの値は0.7V程度であるから、
ダイオード31の両端の電圧Va−Vkは、少なく
とも電圧Vfより小さくなる。従つてダイオード
31はオフのままである。
次に入力電圧Vが0のとき、電流I3は電流I10
(=I9=I2)と等しくなるので、電流ΔIは0とな
る。従つてトランジスタ19はオフとなり、出力
は高レベルになる。
(=I9=I2)と等しくなるので、電流ΔIは0とな
る。従つてトランジスタ19はオフとなり、出力
は高レベルになる。
また入力電圧Vが負のとき、電流I10(=I9=I2)
は電流I3より大きくなる。この電流I10と電流I3の
差は、ダイオード31を介してトランジスタ2に
流れる。また一般にダイオード31と32のアノ
ードの電位は等しいので、このときトランジスタ
10はそのコレクタとベースが略同電位になり、
飽和が防止される。さらにトランジスタ10のコ
レクタの電圧V10は、そのベース電圧に等しいか
ら、 V10=Vcc−I10,R12−Vf となる。またトランジスタ13のベース電圧V13
は、 V13=Vcc−2Vf となる。上述したようにI10,R12の値は約0.1V程
度であり、Vfより小さいから、電圧V10は電圧
V13より大きい。従つてこのときトランジスタ1
3はオフ。またトランジスタ19もオフになり、
高レベルの信号が出力される。
は電流I3より大きくなる。この電流I10と電流I3の
差は、ダイオード31を介してトランジスタ2に
流れる。また一般にダイオード31と32のアノ
ードの電位は等しいので、このときトランジスタ
10はそのコレクタとベースが略同電位になり、
飽和が防止される。さらにトランジスタ10のコ
レクタの電圧V10は、そのベース電圧に等しいか
ら、 V10=Vcc−I10,R12−Vf となる。またトランジスタ13のベース電圧V13
は、 V13=Vcc−2Vf となる。上述したようにI10,R12の値は約0.1V程
度であり、Vfより小さいから、電圧V10は電圧
V13より大きい。従つてこのときトランジスタ1
3はオフ。またトランジスタ19もオフになり、
高レベルの信号が出力される。
尚以上においては差動増幅器1をNPNトラン
ジスタにて構成したが、PNPトランジスタによ
り構成することもできる。またダイオード31,
32Fトランジスタをダイオード接続したものを
用いることもできる。
ジスタにて構成したが、PNPトランジスタによ
り構成することもできる。またダイオード31,
32Fトランジスタをダイオード接続したものを
用いることもできる。
以上の如く本考案は電子回路において、差動接
続された第1のトランジスタと第2のトランジス
タよりなる差動増幅器と、差動増幅器の負荷とし
て接続された、第3のトランジスタと第4のトラ
ンジスタよりなるカレントミラー回路と、第1の
トランジスタと第3のトランジスタとの間に接続
された第1のダイオードと、第1のトランジスタ
と第4のトランジスタとの間に接続された第2の
ダイオードとを設けたので、カレントミラー回路
を構成するトランジスタの飽和を防止することが
できる。
続された第1のトランジスタと第2のトランジス
タよりなる差動増幅器と、差動増幅器の負荷とし
て接続された、第3のトランジスタと第4のトラ
ンジスタよりなるカレントミラー回路と、第1の
トランジスタと第3のトランジスタとの間に接続
された第1のダイオードと、第1のトランジスタ
と第4のトランジスタとの間に接続された第2の
ダイオードとを設けたので、カレントミラー回路
を構成するトランジスタの飽和を防止することが
できる。
第1図は本考案の電子回路の回路図、第2図は
従来の電子回路の回路図である。 1……差動増幅器、8……カレントミラー回
路、15……電流増幅器。
従来の電子回路の回路図である。 1……差動増幅器、8……カレントミラー回
路、15……電流増幅器。
Claims (1)
- 差動接続された第1のトランジスタと第2のト
ランジスタよりなる差動増幅器と、該差動増幅器
の負荷として接続された、第3のトランジスタと
第4のトランジスタよりなるカレントミラー回路
と、該第1のトランジスタと該第3のトランジス
タとの間に接続されアノードが第3のトランジス
タのコレクタ及び第3のトランジスタと第4のト
ランジスタのベースに接続されカソードが第1の
トランジスタのコレクタに接続された第1のダイ
オードと、該第1のトランジスタと該第2のトラ
ンジスタとのコレクタ間であつて第1のダイオー
ドのカソード側にカソードが接続され第2のトラ
ンジスタと第4のトランジスタのコレクタ間にア
ノードが接続された第2のダイオードとを有する
ことを特徴とする電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14731085U JPH0352031Y2 (ja) | 1985-09-26 | 1985-09-26 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14731085U JPH0352031Y2 (ja) | 1985-09-26 | 1985-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6257425U JPS6257425U (ja) | 1987-04-09 |
JPH0352031Y2 true JPH0352031Y2 (ja) | 1991-11-11 |
Family
ID=31060554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14731085U Expired JPH0352031Y2 (ja) | 1985-09-26 | 1985-09-26 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0352031Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2612950B2 (ja) * | 1990-02-21 | 1997-05-21 | 株式会社三協精機製作所 | トランジスタの飽和防止回路 |
-
1985
- 1985-09-26 JP JP14731085U patent/JPH0352031Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6257425U (ja) | 1987-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61230411A (ja) | 電気回路 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPH03788B2 (ja) | ||
JPH0352031Y2 (ja) | ||
JP2533201B2 (ja) | Am検波回路 | |
US5155429A (en) | Threshold voltage generating circuit | |
JP2751747B2 (ja) | カレントミラー回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPS5914816Y2 (ja) | 定電流回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JPH0210677Y2 (ja) | ||
JP3747591B2 (ja) | 半導体回路 | |
JPH0846443A (ja) | 高入力インピーダンス回路及び半導体装置 | |
JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
JPS6155805B2 (ja) | ||
JPH021608Y2 (ja) | ||
JPH03744Y2 (ja) | ||
JPH0241924Y2 (ja) | ||
JP2596151B2 (ja) | 電圧比較器 | |
JPS6133710Y2 (ja) | ||
JP2848330B2 (ja) | カレントミラー回路 | |
JPS6035303Y2 (ja) | 波形整形回路 | |
JP2536156B2 (ja) | 絶対値回路 | |
JPH04208709A (ja) | 電圧比較用半導体装置 | |
JPH07336161A (ja) | 差動増幅器 |