JPH04208709A - 電圧比較用半導体装置 - Google Patents

電圧比較用半導体装置

Info

Publication number
JPH04208709A
JPH04208709A JP40014290A JP40014290A JPH04208709A JP H04208709 A JPH04208709 A JP H04208709A JP 40014290 A JP40014290 A JP 40014290A JP 40014290 A JP40014290 A JP 40014290A JP H04208709 A JPH04208709 A JP H04208709A
Authority
JP
Japan
Prior art keywords
output
voltage
bias
stage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40014290A
Other languages
English (en)
Inventor
Shoichiro Otsuka
大塚 昭一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP40014290A priority Critical patent/JPH04208709A/ja
Publication of JPH04208709A publication Critical patent/JPH04208709A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[00011
【産業上の利用分野]本発明は電圧比較用半導体装置に
関する。 [0002] 【従来の技術】従来の電圧比較用半導体装置は図3に示
すように、入力段差動増幅部1と出力段増幅部3とがカ
スケード構成されている。入力段差動増幅部1は、PN
PトランジスタP1及びP2のベースにそれぞれ非反転
信号S4及び反転信号S3を入力し、トランジスタP1
、P3及びP2.P4はそれぞれがダーリントン接続さ
れており、電流ミラー回路CMを構成しかつエミッタの
共通点がGND端子T2に接続されているNPHの入力
トランジスタN1と出力トランジスタN2のコレクタが
それぞれトランジスタP3.P4のコレクタに負荷とし
て接続され、かつトランジスタP3.P4のエミッタの
共通点と電源端子TIとの間に定電流源11を有し、ト
ランジスタP4のコレクタとその負荷のトランジスタN
2のコレクタの接続点Cから差動出力信号SNを節点N
に出力する。 [0003]出力段増幅部3は、差動出力信号SNをエ
ミッタがGND端子T2に接続されている初段NPNト
*本ランジスうN3のベースに入力して出力段トランジ
スタN4のベースに流れる定電流源I2の電流をトラン
ジスタN3のコレクタ・エミッタへ切換える動作をし、
その結果として出力段トランジスタN4のコレクタが比
較出力端子T5に比較出力信号S5を出力する出力段増
幅部3とを有して構成されている。 [00041次に、反転入力端子T3の反転信号S3の
電圧が非反転入力端子T4の非反転信号S4の電圧より
も低い場合の動作を説明する。PNPトランジスタP1
〜P4は電流ミラー回路CMを負荷とする差動増幅回路
を構成しているので、S3  <34の場合はトランジ
スタPL、P3はオフ状態でトランジスタP2.P4は
オンとなる動作をする。 [0005]非反転側のトランジスタP3はオフ状態な
ので、その負荷である電流入力トランジスタN1とミラ
ー電流を流す電流出力トランジスタN2もともにオフ状
態となる。従って、電流ミラー回路CMの出力側トラン
ジスタN2のコレクタCから出力する差動出力信号SN
は高くなり、出力段増幅部3の初段のトランジスタN3
もオンして定電流源I2の電流はトランジスタN3のコ
レクタに流れ込み出力トランジスタN4はベース電流が
切れてオフ状態となる。従って比較出力端子T5の比較
出力信号S5はプルアップ抵抗RPIを介してプルアッ
プ電圧vp迄引上げられる。 [00061次に逆に反転信号S3が非反転信号S4よ
りも高いS3>34の場合は、各トランジスタの状態は
上述の33  <84の場合と全て逆となるので、比較
出力端子T5の比較出力信号S5は低い値になる。 [0007]
【発明が解決しようとする課題】この従来の電圧比較用
半導体装置は、例えば入力段差動増幅部の差動出力信号
SN、つまり反転側のPNPトランジスタのコレクタ電
圧によって出力段増幅部のNPNトランジスタを駆動す
る回路構成となっている。このため、反転信号の電圧が
非反転信号の電圧よりも低い場合には、比較出力信号は
常に高電位であれべきなのに、次のような欠点を有して
いた。 [0008]すなわち、反転信号S3がGND端子T2
の接地点電位よりもさらに低くなり、次の式(1)の場
合に、トランジスタN3がオン状態からオフ状態に変り
N4のベースは定電流源工2から電流バイアスされてオ
ン状態となり、比較出力信号S5は“°L′°に変って
誤動作を発生する。 [0009] 例えばVBE=0. 7V、 VCE(Sat) =0
.  IVとすると83の値が約−0,6V以下の場合
である。 [00101
【課題を解決するための手段]本発明の電圧比較用半導
体装置は、反転信号および非反転信号をダーリントン接
続された1対の一導電型の入力側のバイポーラトランジ
スタのそれぞれのベースに入力し、出力側の前記バイポ
ーラトランジスタの1対の出力コレクタが電流ミラー回
路負荷を構成する逆導電型のバイポーラトランジスタの
コレクタにそれぞれ接続し、前記電流ミラー回路負荷の
出力側の前記コレクタから差動出力信号を節点Nに出力
する入力段差動増幅部と、エミッタを前記逆導電型のバ
イポーラトランジスタのエミッタの共通点に接続し前記
差動出力信号をベースに入力する逆導電型のバイポーラ
トランジスタを介して比較出力端子に比較出力信号を出
力する出力段増幅部とを有する電圧比較用半導体装置に
おいて、前記入力段差動増幅部と前記出力段増幅部との
間に前記節点Nに直流電流バイアスを供給するバイアス
部を設けて構成されている。 [0011]また、前記バイアス部は、前記節点Nに直
流電圧あるいは定電流を供給する回路を有している。 [0012] 【実施例】次に、本発明について図面を参照に説明する
。 [0013]図1は本発明の第1の実施例の等価回路図
である。本実施例の電圧比較用半導体装置は、図3に示
した従来の電圧比較用半導体装置の入力段差動増幅部1
と、カスケード接続された出力段増幅部3との信号接続
の接点Nにバイアス部2を接続したものである。バイア
ス部2は接点Nと電源端子T1及びGND端子T2間に
それぞれ分圧抵抗R1及びR2を接続している。 [00141次に、回路の動作を説明する。まず各信号
S3.S4がGND端子T2の接地点電位よりも高い場
合は、前述の従来技術で説明した動作と同じ回路動作を
する。 * *[0015]次に反転信号S3の電圧が非反転信号S
4の電圧よりも低く、特に接地点電位以下になった場合
の動作を説明する。すなわち、反転信号S3が約0.6
V以下となると、前述の従来技術の動作で説明したよう
に電流ミラー回路CMの出力側のNPN トランジスタ
N2はオフ状態となり、そのコレクタの接続点Cの電圧
SNは出力段増幅部3の初段トランジスタN3のしきい
値であるベース・エミッタ電圧の0.7Vよりも低くな
る。 そこで、その場合でもバイアス部2は節点Nを介してト
ランジスタN3のベースにトランジスタN3をオン状態
にするためのベースバーイアスミ流を供給する。 (00161次に、バイアス部2の抵抗R1,R2の値
について説明する。電源端子T1の電源電圧を■CCと
すると、節点Nの電圧SNは式(2)を満足してベース
電流を流す必要がある。 [0017] [0018]また、正常動作で電流ミラー回路CMの出
力トランジスタN2がオン状態の場合に、節点Nの電圧
SNは式(3)を満足する必要がある。ここでトランジ
スタN2のコレクタ電流は定電流源■1の値と同じにな
っている。 [0019] 二こて式(2)及び(3)を満足する例として、VCC
=36V、11=100μA、l2=100μAとする
と式(3)よりR1>353にΩが得られ、式(2)を
考慮して、RL、R2とも500にΩに設定すれば良好
な回路動作が得られ、また集積回路としても作り易い。 [00201図2は本発明の第2の実施例の等価回路で
ある。電圧比較用半導体装置は、第1の実施例のバイア
ス部2の代りに節点Nに定電流を供給する定電流源I3
を有するバイアス部2aを設けている。 [0021)このため第1の実施例に比べ、電源端子T
1の電源電圧VCCの変動によってもNPNトランジス
タN3の電流バイアス点が影響を受けないという利点が
ある。 [0022]定電流源I3の電流値を13とすると、ト
ランジスタN2がオン状態の場合に定電流値I3全てが
トランジスタN2のコレクタに流れる必要がある。また
トランジスタN2のコレクタ電流は定電流値11と同一
であるからI3>  IIを満足させる定電流値I3を
設定する。従って例えば、II =I2 =100μA
の場合にl3=200μAにする。 [0023]上述の第1.第2の実施例においてトラン
ジスタ及び電源の極性が逆でも同様の効果が得られる。 [0024]
【発明の効果】以上説明したように本発明は、入力段差
動増幅部の出力信号を伝達する出力段増幅部の初段のN
PNトランジスタのベースに常に微小の電流バイアスを
与える構成としたので、反転信号の電圧がGND端子の
電圧よりも低くなった場合でも比較出力信号が反転する
という誤動作が生じないという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の等価回路図である。
【図2】本発明の第2の実施例の等価回路図である。
【図3】従来の電圧比較用半導体装置の一例の等価回路
図である。 非反転信号入力端子 比較出力端子
【図1】
【図2】
【図3】

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】反転信号および非反転信号をダーリントン
    接続された1対の一導電型の入力側のバイポーラトラン
    ジスタのそれぞれのベースに入力し、出力側の前記バイ
    ポーラトランジスタの1対の出力コレクタが電流ミラー
    回路負荷を構成する逆導電型のバイポーラトランジスタ
    のコレクタにそれぞれ接続し、前記電流ミラー回路負荷
    の出力側の前記コレクタから差動出力信号を節点Nに出
    力する入力段差動増幅部と、エミッタを前記逆導電型の
    バイポーラトランジスタのエミッタの共通点に接続し前
    記差動出力信号をベースに入力する逆導電型のバイポー
    ラトランジスタを介して比較出力端子に比較出力信号を
    出力する出力段増幅部とを有する電圧比較用半導体装置
    において、前記入力段差動増幅部と前記出力段増幅部と
    の間に前記節点Nに直流電流バイアスを供給するバイア
    ス部を設けたことを特徴とする電圧比較用半導体装置。
  2. 【請求項2】前記バイアス部が、前記節点Nに直流電圧
    を供給する分圧抵抗回路を有することを特徴とする請求
    項1記載の電圧比較用半導体装置。
  3. 【請求項3】前記バイアス部が、前記節点Nに定電流を
    供給する定電流源を有することを特徴とする請求項1記
    載の電圧比較用半導体装置。
JP40014290A 1990-12-03 1990-12-03 電圧比較用半導体装置 Pending JPH04208709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40014290A JPH04208709A (ja) 1990-12-03 1990-12-03 電圧比較用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40014290A JPH04208709A (ja) 1990-12-03 1990-12-03 電圧比較用半導体装置

Publications (1)

Publication Number Publication Date
JPH04208709A true JPH04208709A (ja) 1992-07-30

Family

ID=18510057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40014290A Pending JPH04208709A (ja) 1990-12-03 1990-12-03 電圧比較用半導体装置

Country Status (1)

Country Link
JP (1) JPH04208709A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164336A (ja) * 1992-11-25 1994-06-10 Nippondenso Co Ltd 差動型データ伝送装置
JP2007073036A (ja) * 2005-08-08 2007-03-22 Seiko Epson Corp ホストコントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164336A (ja) * 1992-11-25 1994-06-10 Nippondenso Co Ltd 差動型データ伝送装置
JP2007073036A (ja) * 2005-08-08 2007-03-22 Seiko Epson Corp ホストコントローラ

Similar Documents

Publication Publication Date Title
JPS61230411A (ja) 電気回路
JPH04227104A (ja) 増幅回路
JPH0770935B2 (ja) 差動電流増幅回路
JPH04208709A (ja) 電圧比較用半導体装置
JPH0230902Y2 (ja)
JPH0851324A (ja) バッファアンプ
JP2623954B2 (ja) 利得可変増幅器
US3990017A (en) Current amplifier
JP4766732B2 (ja) オーディオアンプのバイアス回路
JP3791319B2 (ja) 差動増幅器
JP3784910B2 (ja) 出力回路
JP3349334B2 (ja) 差動増幅器
JP2647725B2 (ja) 電圧比較器
JP3105682B2 (ja) コンパレータ
JPH0352031Y2 (ja)
JPH0115224Y2 (ja)
JPH11202004A (ja) コンパレータ回路
JPH0326670Y2 (ja)
JP3116595B2 (ja) 演算増幅回路
JPS5816272Y2 (ja) シユミツト回路
JPH01305609A (ja) 出力回路
JPH01115205A (ja) 最大値出力回路
JPH0675017U (ja) 基準電源回路
JPS61285810A (ja) 演算増幅器
JPH06236219A (ja) 定電流回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981117