JPH04208709A - 電圧比較用半導体装置 - Google Patents
電圧比較用半導体装置Info
- Publication number
- JPH04208709A JPH04208709A JP40014290A JP40014290A JPH04208709A JP H04208709 A JPH04208709 A JP H04208709A JP 40014290 A JP40014290 A JP 40014290A JP 40014290 A JP40014290 A JP 40014290A JP H04208709 A JPH04208709 A JP H04208709A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- bias
- stage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１１
【産業上の利用分野］本発明は電圧比較用半導体装置に
関する。 ［０００２］ 【従来の技術】従来の電圧比較用半導体装置は図３に示
すように、入力段差動増幅部１と出力段増幅部３とがカ
スケード構成されている。入力段差動増幅部１は、ＰＮ
ＰトランジスタＰ１及びＰ２のベースにそれぞれ非反転
信号Ｓ４及び反転信号Ｓ３を入力し、トランジスタＰ１
、Ｐ３及びＰ２．Ｐ４はそれぞれがダーリントン接続さ
れており、電流ミラー回路ＣＭを構成しかつエミッタの
共通点がＧＮＤ端子Ｔ２に接続されているＮＰＨの入力
トランジスタＮ１と出力トランジスタＮ２のコレクタが
それぞれトランジスタＰ３．Ｐ４のコレクタに負荷とし
て接続され、かつトランジスタＰ３．Ｐ４のエミッタの
共通点と電源端子ＴＩとの間に定電流源１１を有し、ト
ランジスタＰ４のコレクタとその負荷のトランジスタＮ
２のコレクタの接続点Ｃから差動出力信号ＳＮを節点Ｎ
に出力する。 ［０００３］出力段増幅部３は、差動出力信号ＳＮをエ
ミッタがＧＮＤ端子Ｔ２に接続されている初段ＮＰＮト
＊本ランジスうＮ３のベースに入力して出力段トランジ
スタＮ４のベースに流れる定電流源Ｉ２の電流をトラン
ジスタＮ３のコレクタ・エミッタへ切換える動作をし、
その結果として出力段トランジスタＮ４のコレクタが比
較出力端子Ｔ５に比較出力信号Ｓ５を出力する出力段増
幅部３とを有して構成されている。 ［０００４１次に、反転入力端子Ｔ３の反転信号Ｓ３の
電圧が非反転入力端子Ｔ４の非反転信号Ｓ４の電圧より
も低い場合の動作を説明する。ＰＮＰトランジスタＰ１
〜Ｐ４は電流ミラー回路ＣＭを負荷とする差動増幅回路
を構成しているので、Ｓ３ ＜３４の場合はトランジ
スタＰＬ、Ｐ３はオフ状態でトランジスタＰ２．Ｐ４は
オンとなる動作をする。 ［０００５］非反転側のトランジスタＰ３はオフ状態な
ので、その負荷である電流入力トランジスタＮ１とミラ
ー電流を流す電流出力トランジスタＮ２もともにオフ状
態となる。従って、電流ミラー回路ＣＭの出力側トラン
ジスタＮ２のコレクタＣから出力する差動出力信号ＳＮ
は高くなり、出力段増幅部３の初段のトランジスタＮ３
もオンして定電流源Ｉ２の電流はトランジスタＮ３のコ
レクタに流れ込み出力トランジスタＮ４はベース電流が
切れてオフ状態となる。従って比較出力端子Ｔ５の比較
出力信号Ｓ５はプルアップ抵抗ＲＰＩを介してプルアッ
プ電圧ｖｐ迄引上げられる。 ［０００６１次に逆に反転信号Ｓ３が非反転信号Ｓ４よ
りも高いＳ３＞３４の場合は、各トランジスタの状態は
上述の３３ ＜８４の場合と全て逆となるので、比較
出力端子Ｔ５の比較出力信号Ｓ５は低い値になる。 ［０００７］
関する。 ［０００２］ 【従来の技術】従来の電圧比較用半導体装置は図３に示
すように、入力段差動増幅部１と出力段増幅部３とがカ
スケード構成されている。入力段差動増幅部１は、ＰＮ
ＰトランジスタＰ１及びＰ２のベースにそれぞれ非反転
信号Ｓ４及び反転信号Ｓ３を入力し、トランジスタＰ１
、Ｐ３及びＰ２．Ｐ４はそれぞれがダーリントン接続さ
れており、電流ミラー回路ＣＭを構成しかつエミッタの
共通点がＧＮＤ端子Ｔ２に接続されているＮＰＨの入力
トランジスタＮ１と出力トランジスタＮ２のコレクタが
それぞれトランジスタＰ３．Ｐ４のコレクタに負荷とし
て接続され、かつトランジスタＰ３．Ｐ４のエミッタの
共通点と電源端子ＴＩとの間に定電流源１１を有し、ト
ランジスタＰ４のコレクタとその負荷のトランジスタＮ
２のコレクタの接続点Ｃから差動出力信号ＳＮを節点Ｎ
に出力する。 ［０００３］出力段増幅部３は、差動出力信号ＳＮをエ
ミッタがＧＮＤ端子Ｔ２に接続されている初段ＮＰＮト
＊本ランジスうＮ３のベースに入力して出力段トランジ
スタＮ４のベースに流れる定電流源Ｉ２の電流をトラン
ジスタＮ３のコレクタ・エミッタへ切換える動作をし、
その結果として出力段トランジスタＮ４のコレクタが比
較出力端子Ｔ５に比較出力信号Ｓ５を出力する出力段増
幅部３とを有して構成されている。 ［０００４１次に、反転入力端子Ｔ３の反転信号Ｓ３の
電圧が非反転入力端子Ｔ４の非反転信号Ｓ４の電圧より
も低い場合の動作を説明する。ＰＮＰトランジスタＰ１
〜Ｐ４は電流ミラー回路ＣＭを負荷とする差動増幅回路
を構成しているので、Ｓ３ ＜３４の場合はトランジ
スタＰＬ、Ｐ３はオフ状態でトランジスタＰ２．Ｐ４は
オンとなる動作をする。 ［０００５］非反転側のトランジスタＰ３はオフ状態な
ので、その負荷である電流入力トランジスタＮ１とミラ
ー電流を流す電流出力トランジスタＮ２もともにオフ状
態となる。従って、電流ミラー回路ＣＭの出力側トラン
ジスタＮ２のコレクタＣから出力する差動出力信号ＳＮ
は高くなり、出力段増幅部３の初段のトランジスタＮ３
もオンして定電流源Ｉ２の電流はトランジスタＮ３のコ
レクタに流れ込み出力トランジスタＮ４はベース電流が
切れてオフ状態となる。従って比較出力端子Ｔ５の比較
出力信号Ｓ５はプルアップ抵抗ＲＰＩを介してプルアッ
プ電圧ｖｐ迄引上げられる。 ［０００６１次に逆に反転信号Ｓ３が非反転信号Ｓ４よ
りも高いＳ３＞３４の場合は、各トランジスタの状態は
上述の３３ ＜８４の場合と全て逆となるので、比較
出力端子Ｔ５の比較出力信号Ｓ５は低い値になる。 ［０００７］
【発明が解決しようとする課題】この従来の電圧比較用
半導体装置は、例えば入力段差動増幅部の差動出力信号
ＳＮ、つまり反転側のＰＮＰトランジスタのコレクタ電
圧によって出力段増幅部のＮＰＮトランジスタを駆動す
る回路構成となっている。このため、反転信号の電圧が
非反転信号の電圧よりも低い場合には、比較出力信号は
常に高電位であれべきなのに、次のような欠点を有して
いた。 ［０００８］すなわち、反転信号Ｓ３がＧＮＤ端子Ｔ２
の接地点電位よりもさらに低くなり、次の式（１）の場
合に、トランジスタＮ３がオン状態からオフ状態に変り
Ｎ４のベースは定電流源工２から電流バイアスされてオ
ン状態となり、比較出力信号Ｓ５は“°Ｌ′°に変って
誤動作を発生する。 ［０００９］ 例えばＶＢＥ＝０． ７Ｖ、 ＶＣＥ（Ｓａｔ） ＝０
． ＩＶとすると８３の値が約−０，６Ｖ以下の場合
である。 ［００１０１
半導体装置は、例えば入力段差動増幅部の差動出力信号
ＳＮ、つまり反転側のＰＮＰトランジスタのコレクタ電
圧によって出力段増幅部のＮＰＮトランジスタを駆動す
る回路構成となっている。このため、反転信号の電圧が
非反転信号の電圧よりも低い場合には、比較出力信号は
常に高電位であれべきなのに、次のような欠点を有して
いた。 ［０００８］すなわち、反転信号Ｓ３がＧＮＤ端子Ｔ２
の接地点電位よりもさらに低くなり、次の式（１）の場
合に、トランジスタＮ３がオン状態からオフ状態に変り
Ｎ４のベースは定電流源工２から電流バイアスされてオ
ン状態となり、比較出力信号Ｓ５は“°Ｌ′°に変って
誤動作を発生する。 ［０００９］ 例えばＶＢＥ＝０． ７Ｖ、 ＶＣＥ（Ｓａｔ） ＝０
． ＩＶとすると８３の値が約−０，６Ｖ以下の場合
である。 ［００１０１
【課題を解決するための手段］本発明の電圧比較用半導
体装置は、反転信号および非反転信号をダーリントン接
続された１対の一導電型の入力側のバイポーラトランジ
スタのそれぞれのベースに入力し、出力側の前記バイポ
ーラトランジスタの１対の出力コレクタが電流ミラー回
路負荷を構成する逆導電型のバイポーラトランジスタの
コレクタにそれぞれ接続し、前記電流ミラー回路負荷の
出力側の前記コレクタから差動出力信号を節点Ｎに出力
する入力段差動増幅部と、エミッタを前記逆導電型のバ
イポーラトランジスタのエミッタの共通点に接続し前記
差動出力信号をベースに入力する逆導電型のバイポーラ
トランジスタを介して比較出力端子に比較出力信号を出
力する出力段増幅部とを有する電圧比較用半導体装置に
おいて、前記入力段差動増幅部と前記出力段増幅部との
間に前記節点Ｎに直流電流バイアスを供給するバイアス
部を設けて構成されている。 ［００１１］また、前記バイアス部は、前記節点Ｎに直
流電圧あるいは定電流を供給する回路を有している。 ［００１２］ 【実施例】次に、本発明について図面を参照に説明する
。 ［００１３］図１は本発明の第１の実施例の等価回路図
である。本実施例の電圧比較用半導体装置は、図３に示
した従来の電圧比較用半導体装置の入力段差動増幅部１
と、カスケード接続された出力段増幅部３との信号接続
の接点Ｎにバイアス部２を接続したものである。バイア
ス部２は接点Ｎと電源端子Ｔ１及びＧＮＤ端子Ｔ２間に
それぞれ分圧抵抗Ｒ１及びＲ２を接続している。 ［００１４１次に、回路の動作を説明する。まず各信号
Ｓ３．Ｓ４がＧＮＤ端子Ｔ２の接地点電位よりも高い場
合は、前述の従来技術で説明した動作と同じ回路動作を
する。 ＊ ＊［００１５］次に反転信号Ｓ３の電圧が非反転信号Ｓ
４の電圧よりも低く、特に接地点電位以下になった場合
の動作を説明する。すなわち、反転信号Ｓ３が約０．６
Ｖ以下となると、前述の従来技術の動作で説明したよう
に電流ミラー回路ＣＭの出力側のＮＰＮ トランジスタ
Ｎ２はオフ状態となり、そのコレクタの接続点Ｃの電圧
ＳＮは出力段増幅部３の初段トランジスタＮ３のしきい
値であるベース・エミッタ電圧の０．７Ｖよりも低くな
る。 そこで、その場合でもバイアス部２は節点Ｎを介してト
ランジスタＮ３のベースにトランジスタＮ３をオン状態
にするためのベースバーイアスミ流を供給する。 （００１６１次に、バイアス部２の抵抗Ｒ１，Ｒ２の値
について説明する。電源端子Ｔ１の電源電圧を■ＣＣと
すると、節点Ｎの電圧ＳＮは式（２）を満足してベース
電流を流す必要がある。 ［００１７］ ［００１８］また、正常動作で電流ミラー回路ＣＭの出
力トランジスタＮ２がオン状態の場合に、節点Ｎの電圧
ＳＮは式（３）を満足する必要がある。ここでトランジ
スタＮ２のコレクタ電流は定電流源■１の値と同じにな
っている。 ［００１９］ 二こて式（２）及び（３）を満足する例として、ＶＣＣ
＝３６Ｖ、１１＝１００μＡ、ｌ２＝１００μＡとする
と式（３）よりＲ１＞３５３にΩが得られ、式（２）を
考慮して、ＲＬ、Ｒ２とも５００にΩに設定すれば良好
な回路動作が得られ、また集積回路としても作り易い。 ［００２０１図２は本発明の第２の実施例の等価回路で
ある。電圧比較用半導体装置は、第１の実施例のバイア
ス部２の代りに節点Ｎに定電流を供給する定電流源Ｉ３
を有するバイアス部２ａを設けている。 ［００２１）このため第１の実施例に比べ、電源端子Ｔ
１の電源電圧ＶＣＣの変動によってもＮＰＮトランジス
タＮ３の電流バイアス点が影響を受けないという利点が
ある。 ［００２２］定電流源Ｉ３の電流値を１３とすると、ト
ランジスタＮ２がオン状態の場合に定電流値Ｉ３全てが
トランジスタＮ２のコレクタに流れる必要がある。また
トランジスタＮ２のコレクタ電流は定電流値１１と同一
であるからＩ３＞ ＩＩを満足させる定電流値Ｉ３を
設定する。従って例えば、ＩＩ ＝Ｉ２ ＝１００μＡ
の場合にｌ３＝２００μＡにする。 ［００２３］上述の第１．第２の実施例においてトラン
ジスタ及び電源の極性が逆でも同様の効果が得られる。 ［００２４］
体装置は、反転信号および非反転信号をダーリントン接
続された１対の一導電型の入力側のバイポーラトランジ
スタのそれぞれのベースに入力し、出力側の前記バイポ
ーラトランジスタの１対の出力コレクタが電流ミラー回
路負荷を構成する逆導電型のバイポーラトランジスタの
コレクタにそれぞれ接続し、前記電流ミラー回路負荷の
出力側の前記コレクタから差動出力信号を節点Ｎに出力
する入力段差動増幅部と、エミッタを前記逆導電型のバ
イポーラトランジスタのエミッタの共通点に接続し前記
差動出力信号をベースに入力する逆導電型のバイポーラ
トランジスタを介して比較出力端子に比較出力信号を出
力する出力段増幅部とを有する電圧比較用半導体装置に
おいて、前記入力段差動増幅部と前記出力段増幅部との
間に前記節点Ｎに直流電流バイアスを供給するバイアス
部を設けて構成されている。 ［００１１］また、前記バイアス部は、前記節点Ｎに直
流電圧あるいは定電流を供給する回路を有している。 ［００１２］ 【実施例】次に、本発明について図面を参照に説明する
。 ［００１３］図１は本発明の第１の実施例の等価回路図
である。本実施例の電圧比較用半導体装置は、図３に示
した従来の電圧比較用半導体装置の入力段差動増幅部１
と、カスケード接続された出力段増幅部３との信号接続
の接点Ｎにバイアス部２を接続したものである。バイア
ス部２は接点Ｎと電源端子Ｔ１及びＧＮＤ端子Ｔ２間に
それぞれ分圧抵抗Ｒ１及びＲ２を接続している。 ［００１４１次に、回路の動作を説明する。まず各信号
Ｓ３．Ｓ４がＧＮＤ端子Ｔ２の接地点電位よりも高い場
合は、前述の従来技術で説明した動作と同じ回路動作を
する。 ＊ ＊［００１５］次に反転信号Ｓ３の電圧が非反転信号Ｓ
４の電圧よりも低く、特に接地点電位以下になった場合
の動作を説明する。すなわち、反転信号Ｓ３が約０．６
Ｖ以下となると、前述の従来技術の動作で説明したよう
に電流ミラー回路ＣＭの出力側のＮＰＮ トランジスタ
Ｎ２はオフ状態となり、そのコレクタの接続点Ｃの電圧
ＳＮは出力段増幅部３の初段トランジスタＮ３のしきい
値であるベース・エミッタ電圧の０．７Ｖよりも低くな
る。 そこで、その場合でもバイアス部２は節点Ｎを介してト
ランジスタＮ３のベースにトランジスタＮ３をオン状態
にするためのベースバーイアスミ流を供給する。 （００１６１次に、バイアス部２の抵抗Ｒ１，Ｒ２の値
について説明する。電源端子Ｔ１の電源電圧を■ＣＣと
すると、節点Ｎの電圧ＳＮは式（２）を満足してベース
電流を流す必要がある。 ［００１７］ ［００１８］また、正常動作で電流ミラー回路ＣＭの出
力トランジスタＮ２がオン状態の場合に、節点Ｎの電圧
ＳＮは式（３）を満足する必要がある。ここでトランジ
スタＮ２のコレクタ電流は定電流源■１の値と同じにな
っている。 ［００１９］ 二こて式（２）及び（３）を満足する例として、ＶＣＣ
＝３６Ｖ、１１＝１００μＡ、ｌ２＝１００μＡとする
と式（３）よりＲ１＞３５３にΩが得られ、式（２）を
考慮して、ＲＬ、Ｒ２とも５００にΩに設定すれば良好
な回路動作が得られ、また集積回路としても作り易い。 ［００２０１図２は本発明の第２の実施例の等価回路で
ある。電圧比較用半導体装置は、第１の実施例のバイア
ス部２の代りに節点Ｎに定電流を供給する定電流源Ｉ３
を有するバイアス部２ａを設けている。 ［００２１）このため第１の実施例に比べ、電源端子Ｔ
１の電源電圧ＶＣＣの変動によってもＮＰＮトランジス
タＮ３の電流バイアス点が影響を受けないという利点が
ある。 ［００２２］定電流源Ｉ３の電流値を１３とすると、ト
ランジスタＮ２がオン状態の場合に定電流値Ｉ３全てが
トランジスタＮ２のコレクタに流れる必要がある。また
トランジスタＮ２のコレクタ電流は定電流値１１と同一
であるからＩ３＞ ＩＩを満足させる定電流値Ｉ３を
設定する。従って例えば、ＩＩ ＝Ｉ２ ＝１００μＡ
の場合にｌ３＝２００μＡにする。 ［００２３］上述の第１．第２の実施例においてトラン
ジスタ及び電源の極性が逆でも同様の効果が得られる。 ［００２４］
【発明の効果】以上説明したように本発明は、入力段差
動増幅部の出力信号を伝達する出力段増幅部の初段のＮ
ＰＮトランジスタのベースに常に微小の電流バイアスを
与える構成としたので、反転信号の電圧がＧＮＤ端子の
電圧よりも低くなった場合でも比較出力信号が反転する
という誤動作が生じないという効果を有する。
動増幅部の出力信号を伝達する出力段増幅部の初段のＮ
ＰＮトランジスタのベースに常に微小の電流バイアスを
与える構成としたので、反転信号の電圧がＧＮＤ端子の
電圧よりも低くなった場合でも比較出力信号が反転する
という誤動作が生じないという効果を有する。
【図１】本発明の第１の実施例の等価回路図である。
【図２】本発明の第２の実施例の等価回路図である。
【図３】従来の電圧比較用半導体装置の一例の等価回路
図である。 非反転信号入力端子 比較出力端子
図である。 非反転信号入力端子 比較出力端子
【図１】
【図２】
【図３】
Claims (3)
- 【請求項１】反転信号および非反転信号をダーリントン
接続された１対の一導電型の入力側のバイポーラトラン
ジスタのそれぞれのベースに入力し、出力側の前記バイ
ポーラトランジスタの１対の出力コレクタが電流ミラー
回路負荷を構成する逆導電型のバイポーラトランジスタ
のコレクタにそれぞれ接続し、前記電流ミラー回路負荷
の出力側の前記コレクタから差動出力信号を節点Ｎに出
力する入力段差動増幅部と、エミッタを前記逆導電型の
バイポーラトランジスタのエミッタの共通点に接続し前
記差動出力信号をベースに入力する逆導電型のバイポー
ラトランジスタを介して比較出力端子に比較出力信号を
出力する出力段増幅部とを有する電圧比較用半導体装置
において、前記入力段差動増幅部と前記出力段増幅部と
の間に前記節点Ｎに直流電流バイアスを供給するバイア
ス部を設けたことを特徴とする電圧比較用半導体装置。 - 【請求項２】前記バイアス部が、前記節点Ｎに直流電圧
を供給する分圧抵抗回路を有することを特徴とする請求
項１記載の電圧比較用半導体装置。 - 【請求項３】前記バイアス部が、前記節点Ｎに定電流を
供給する定電流源を有することを特徴とする請求項１記
載の電圧比較用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40014290A JPH04208709A (ja) | 1990-12-03 | 1990-12-03 | 電圧比較用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40014290A JPH04208709A (ja) | 1990-12-03 | 1990-12-03 | 電圧比較用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04208709A true JPH04208709A (ja) | 1992-07-30 |
Family
ID=18510057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40014290A Pending JPH04208709A (ja) | 1990-12-03 | 1990-12-03 | 電圧比較用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04208709A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164336A (ja) * | 1992-11-25 | 1994-06-10 | Nippondenso Co Ltd | 差動型データ伝送装置 |
| JP2007073036A (ja) * | 2005-08-08 | 2007-03-22 | Seiko Epson Corp | ホストコントローラ |
-
1990
- 1990-12-03 JP JP40014290A patent/JPH04208709A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164336A (ja) * | 1992-11-25 | 1994-06-10 | Nippondenso Co Ltd | 差動型データ伝送装置 |
| JP2007073036A (ja) * | 2005-08-08 | 2007-03-22 | Seiko Epson Corp | ホストコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0230902Y2 (ja) | ||
| JPH0851324A (ja) | バッファアンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US3990017A (en) | Current amplifier | |
| JP4766732B2 (ja) | オーディオアンプのバイアス回路 | |
| JP3791319B2 (ja) | 差動増幅器 | |
| JP3784910B2 (ja) | 出力回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP3105682B2 (ja) | コンパレータ | |
| JPH0352031Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPH11202004A (ja) | コンパレータ回路 | |
| JPH0326670Y2 (ja) | ||
| JP3116595B2 (ja) | 演算増幅回路 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH0675017U (ja) | 基準電源回路 | |
| JPS61285810A (ja) | 演算増幅器 | |
| JPH06236219A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981117 |