JPS5816272Y2 - シユミツト回路 - Google Patents

Description

【考案の詳細な説明】 本考案は入力信号に対する動作レベルと非動作レベルを
異ならしめたシュ□ット回路に関する。

バイポーラ型トランジスタで構成した従来のシュミット
回路（シュミットトリガ）を第１図に示す。

図においてＴｌ、Ｔ２は差動増幅用トランジスタ、Ｔ３
はその定量流源用トランジスタ、ｒｌはその抵抗、ｒ２
ｓｒ ３ ｓｒ４はバイアス抵抗、Ｌは負荷である。

トランジスタＴ４．Ｔ５、抵抗ｒ５．ｒ６はミラー回路
を構成し、トランジスタＴ ６ ＊ Ｔ ７、抵抗ｒ７
．ｒＢはミラー回路を構成する。

ｒｌは負荷抵抗である。

第１図の回路動作は、第２図の波形図にも示される如く
入力信号Ｖｉの電圧レベルがトランジスタＴ２のベース
基準電位を越えた時点でトランジスタＴ１がオンとなる
から、トランジスタＴ２のベース電位が下がる。

従ってこのベース基準電位以下に入力Ｖｉの電圧レベル
が降下しない限り、ｌ・ランジスタＴ２はオンしないか
ら、シュミット動作かり能となるものである。

上記第１図の回路の問題点は、回路の消費電流を考慮し
て抵抗ｒ２ ｓ ｒ ３ ｓ ｒ４の抵抗値を数にΩ〜
数＋にΩに設計しなければならないため、集積回路化し
た場合に面積が犬となってし１う。

またシュミット回路の閾値電圧がトランジスタＴ２．Ｔ
４等の電流増幅率Ｈｆｅに依存すること、つ捷りトラン
ジスタのＨｆｅのばらつきでトランジスタＴ２のベース
を電流が変化し、この変化分は大抵抗ｒ ３ ＋ ｒ
４を流れて、差動増幅回路の基準電位変動が犬となるこ
と等があげられる。

従って第１図の回路は集積回路化に適した構成とは云い
難いものである。

本考案は上記事情に鑑みてなされたもので、前記問題点
を解消した構成とすることにより、集積回路化に適する
シュミット回路を提供しようとするものである。

以下第３図を参照して本考案の一実施例を説明する。

図中Ｑｌはベースに入力信号ｖｌを受けるＮＰＮ トラ
ンジスタ、Ｑ２はこのトランジスタＱ１と共同して差動
増幅し、コレクタが出力端となるＮＰＮ型トランジスタ
、Ｑ３はトランジスタＱｌ−Ｑ２の共通エミッタ電流源
となるＮＰＮ型トランジスタ、Ｒ１はその抵抗、Ｌは負
荷、Ｑ４は負荷りによって！Ｉ脚ｇれコレクタがトラン
ジスタＱ２のベースに接続されたＰＮＰ型トランジスタ
、Ｑ５はトランジスタＱ３と共通にベースバイアス電圧
Ｖｂｉａｓが供給されてトランジスタＱ４ ノコレクタ
電流を流す電流源用ＮＰＮ型トランジスタＲ３はその抵
抗、Ｑ６はベースに匍脚電圧ｖ１を受けてコレクタ、エ
ミッタ間が電流源Ｑ５１Ｒ３の側路な形成するＰＮＰ型
トランジスタ、Ｑ７はベースに制御電圧ｖ２を受けてエ
ミッタ、コレクタ間が電流源Ｑ４．Ｒ２の側路を形成す
るＮＰＮ型トランジスタである。

トランジスタＱ４−ＱＢ −Ｑ９、抵抗Ｒ２ｓ Ｒ４＊
Ｒ５とトランジスタＱｔｏ−Ｑｔｔ、抵抗Ｒ６，Ｒ７
とはそれぞれカレントミラー回路を構成して負荷りの一
部をなし、負荷りの出力は負荷抵抗Ｒｔから取出される
。

ここで、 トランジスタのエミッタ電流■、〜■７
を第３図の如く定め、各抵抗の符号を抵抗値としてその
１壕用いトランジスタＱ３＝Ｑ５０ベース・１ミンク間
電圧をＶ師（Ｑ３）・ＶＢＥ（Ｑ５）とすれば、次式が
成立する。

■３＝■２ ・・・・・・・・・・・・（３） ■６＝Ｉ５ ・・・・・・・・・・・・（６） そして電流■４〉■１ となるように抵抗Ｒ１５Ｒ２＊
Ｒ３−Ｒ４の値を設定してかくと、第４図の波形図の
入力信号Ｖｌが無人力化されている状態においては、ト
ランジスタＱ６を通して゛ ｌ４−Ｉ、″の電流が流れ
、トランジスタＱ２のベースを位は’ Ｖ ｔ ＋ＶＢ
Ｅ（Ｑ６ ） ”で与えられる。

ここでＶｖＢＥ（Ｑ６）はトランジスタＱ６のベース、
エミッタ間順方向電圧である。

この時トランジスタＱ２のベース電位は入力電圧Ｖ１よ
りもはるかに高いため、トランジスタＱ２はオン状態だ
から、カレントミラー回路電流■５．■６．■７は流れ
ており、出力電圧Ｖ。

は“ｖｃｃ−ｌ７Ｒｔ”である。ただしｖｃｏは電源電
圧である。

次に入力電圧ｖｌが第４図に示される如く上昇し、Ｖｌ
＋ＶＢＥ（Ｑ６） ”以上の電圧になるとトランジ
スタＱ２がオフ状態となり、トランジスタＱ、がオン状
態となり、電流■２はトランジスタＱ１を通して流れる
。

同時に電流１３〜Ｉ７は遮断されるため、出力電圧Ｖ。

＝ｖｏ。レベルとなる。電流■４が遮断されることによ
り、電流■１はトランジスタＱ７を通して流れ、トラン
ジスタＱ２のベース電圧は” Ｖ２−ＶＢＥ（Ｑ７ ）
”となる。

このＶＢＥ（Ｑ７）はトランジスタＱ７のベース、エミ
ッタ間抵抗である。

即ち差動増幅回路の比較基準ｉ：” Ｖｌ ＋ＶＢＥ（
Ｑ６）”から−ｖ２−ＶＢＥ（Ｑ７）に切換わる（但し
ｖｌ〉Ｖ２としている）。

次に入力電圧Ｖｉのレベルが″Ｖ２＋−ＶＢＥ（Ｑ７）
”以下になると、トランジスタＱ１がオフ、トランジス
タＱ２がオン状態に切換わリシュミット動作が行なわれ
るものである。

このようにして得られる出力電圧Ｖ。

、出力電流■。１ｊＩＯ２の波形は第４図に示される。

上記バイアス電圧Ｖ１．Ｖ２はトランジスタＱ４゜Ｑ５
のｖｃｏＷＢＥ”程度電源電圧Ｖ。

Ｃ及び接地レベルに対し余裕なみればよい。

即ち、電圧ｖ１．ｖ２及び電流■１．Ｉ４の大小関係任
意に設定することにより、トランジスタＱ１１％抵抗Ｒ
７からなる定電流源の動作範囲は可変である。

上記のように構成されたシュミット回路には次のような
利点が具備される。

即ち第３図の回路の各抵抗の値は数百Ω〜数にΩ程度で
構成できる、つ捷り本回路で使用されている抵抗は定電
流回路と負荷抵抗のみであり、定電流回路の抵抗Ｒ，〜
Ｒ７は大巾に小さくできる（極端に云えば零にできる）
ので、負荷抵抗のみ数にΩとすればよい。

また本回路は抵抗比で電流値が決する構成であり、従っ
て抵抗と電流を独立に設計可能である。

また本回路はトランジスタのＨｆｅの影響がない、つ１
り差動増幅部の基準電位が供給部に着目してみると、エ
ミッタホロワであるトランジスタＱ６゜Ｑ７のエミッタ
側出力インピーダンスは１０００程度で、従来の大抵抗
Ｒ３，Ｒ４等と比較して大巾に小さいので、差動増幅部
の基準電位変動は大巾に小さくなるものである。

以上の点を考慮すれば、本回路は集積回路化に適してい
ることが分る。

な釦上記実施例では負荷りとして負荷抵抗とカレントミ
ラー回路で構成したが、これのみに限られることなく要
はトランジスタＱ２に対し負荷となるものであればよい
。

また本考案にあっては、抵抗Ｒ２を省略したり、使用Ｐ
ＮＰ トランジスタをＮＰＮトランジスタにしたり、使
用ＮＰＮトランジスタＰＮＰ ）ランジスタにした構成
とすることもできる等、種々の応用が可能である。

以上説明した如く本考案によれば、抵抗値、電流、Ｈｆ
ｅ等の問題点を改善できるので、集積回路化に適したシ
ュミット回路が提供できるものである。

【図面の簡単な説明】

第１図は従来のシュミット回路図、第２図は同回路の作
用を示す信号波形図、第３図は本考案の一実施例の回路
図、第４図は同回路の作用を示す信号波形図である。 Ｑｌ、Ｑ２・・・差動増幅用トランジスタ、Ｑ３．Ｑ５
・・・電流源用トランジスタ、 Ｑ４ 、Ｑ６ ｓＣｈ・・・基準電位制御用トランジス
タ・ Ｌ・・・負荷。

Claims (1)

【実用新案登録請求の範囲】
1. ベースに入力信号を受ける第１のＮＰＮ（ＰＮＰ）トラ
   ンジスタと、この第１のトランジスタと共同して差動増
   幅をし、コレクタが出力端となる第２ＯＮＰＮ （ＰＮ
   Ｐ ） トランジスタと、前記第Ｉ及び第２のトランジ
   スタの共通エミッタ電流源となる第１の電流源と、前記
   第２のトランジスタのコレクタ側負荷と、この負荷の電
   圧降下によって制御されたコレクタが前記第２のトラン
   ジスタのベースに接続された第３のＰＮＰ（ＮＰＮ）
   トランジスタと、この第３のトランジスタのコレクタ電
   流を流す第２の電流源と、ベースに第１の制御電圧を受
   け、コレクタ・エミッタ間が第２の電流源のＩＩＪ路を
   形成する第４のＰＮＰ （ＮＰＮ） トランジスタと、
   ベースに第２の制御電圧を受け、エミッタ・コレクタ間
   が第３のトランジスタの側路な形成する第５のＮＰＮ（
   ＰＮＰ ） トランジスタとを具備することを特徴とす
   るシュミット回路。