JPS6130767B2 - - Google Patents
Info
- Publication number
- JPS6130767B2 JPS6130767B2 JP10596380A JP10596380A JPS6130767B2 JP S6130767 B2 JPS6130767 B2 JP S6130767B2 JP 10596380 A JP10596380 A JP 10596380A JP 10596380 A JP10596380 A JP 10596380A JP S6130767 B2 JPS6130767 B2 JP S6130767B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅回路に関し、特にバイポーラトラ
ンジスタを用いた増幅回路に関する。
ンジスタを用いた増幅回路に関する。
バイポーラトランジスタを増幅素子として使用
した増幅回路に於ては、トランジスタのベース・
エミツタ間の特性が非直線性を示すために増幅出
力には歪が発生する。かゝる信号歪を除去して良
好な低歪率の増幅出力を得べく無歪増幅回路が
種々提案されている。その一例として、互いに逆
導電型の２個のトランジスタを増幅素子として用
い、これら２個のトランジスタにカレントミラー
回路等を用いて常に一定比の電流を用いて常に一
定比の電流を供給し、互いのベース・エミツタ間
電圧の差を零を含む一定値に制御してこのベー
ス・エミツタ間電圧による出力信号の影響をなく
した増幅回路がある。
した増幅回路に於ては、トランジスタのベース・
エミツタ間の特性が非直線性を示すために増幅出
力には歪が発生する。かゝる信号歪を除去して良
好な低歪率の増幅出力を得べく無歪増幅回路が
種々提案されている。その一例として、互いに逆
導電型の２個のトランジスタを増幅素子として用
い、これら２個のトランジスタにカレントミラー
回路等を用いて常に一定比の電流を用いて常に一
定比の電流を供給し、互いのベース・エミツタ間
電圧の差を零を含む一定値に制御してこのベー
ス・エミツタ間電圧による出力信号の影響をなく
した増幅回路がある。
かゝる増幅回路においては、互いに逆導電型の
トランジスタに常に一定比の電流を供給する必要
があるが、この電流供給手段としてのカレントミ
ラー回路を構成するトランジスタ素子等の不平衡
により上記条件が得られないことがあれば、低歪
率の増幅出力を得ることが困難となる。
トランジスタに常に一定比の電流を供給する必要
があるが、この電流供給手段としてのカレントミ
ラー回路を構成するトランジスタ素子等の不平衡
により上記条件が得られないことがあれば、低歪
率の増幅出力を得ることが困難となる。
従つて、本発明の目的はより低歪率の増幅出力
を得ることが可能な増幅回路を提供することであ
る。
を得ることが可能な増幅回路を提供することであ
る。
本発明によるトランジスタ増幅回路は、ベース
に入力信号が印加された第１のトランジスタの出
力を入力としこの第１のトランジスタと逆導電型
の第２のトランジスタを設け、また基準電位点と
回路出力点との間に抵抗素子等の出力導出主段を
設け、これら両トランジスタ及び出力導出手段に
夫々一定比の電流を供給するように構成された増
幅回路であつて、その特徴とするところは回路出
力の一部を第２のトランジスタのエミツタへ帰還
する負帰還回路を設けたことにある。
に入力信号が印加された第１のトランジスタの出
力を入力としこの第１のトランジスタと逆導電型
の第２のトランジスタを設け、また基準電位点と
回路出力点との間に抵抗素子等の出力導出主段を
設け、これら両トランジスタ及び出力導出手段に
夫々一定比の電流を供給するように構成された増
幅回路であつて、その特徴とするところは回路出
力の一部を第２のトランジスタのエミツタへ帰還
する負帰還回路を設けたことにある。
以下に図面を用いて本発明を説明する。
図は本発明の一実施例回路図であり、増幅され
るべき入力信号V1はエミツタフオロワ構成の
PNPトランジスタQ1のベース入力となり、この
トランジスタのエミツタフオロワ出力は次段の
NPNトランジスタQ2のベース入力となつてい
る。これら両トランジスタQ1，Q2に一定比の電
流を供給する例えばカレントミラー回路１が設け
られており、このカレントミラー回路はベースが
互いに共通接続されたPNPトランジスタQ3，Q4
と各エミツタ抵抗R3及びR4より成つており、ト
ランジスタQ3のベースとコレクタは共通接続さ
れることにより、トランジスタQ3のコレクタ電
流に対して一定比の電流がトランジスタQ4のコ
レクタ側へ伝達されるものである。各エミツタ抵
抗R3，R4の値の選定によりカレントミラー比が
任意に設定可能である。
るべき入力信号V1はエミツタフオロワ構成の
PNPトランジスタQ1のベース入力となり、この
トランジスタのエミツタフオロワ出力は次段の
NPNトランジスタQ2のベース入力となつてい
る。これら両トランジスタQ1，Q2に一定比の電
流を供給する例えばカレントミラー回路１が設け
られており、このカレントミラー回路はベースが
互いに共通接続されたPNPトランジスタQ3，Q4
と各エミツタ抵抗R3及びR4より成つており、ト
ランジスタQ3のベースとコレクタは共通接続さ
れることにより、トランジスタQ3のコレクタ電
流に対して一定比の電流がトランジスタQ4のコ
レクタ側へ伝達されるものである。各エミツタ抵
抗R3，R4の値の選定によりカレントミラー比が
任意に設定可能である。
トランジスタQ2のエミツタにはエミツタ抵抗
R2を介して回路電源―B2が印加されており、ト
ランジスタQ1には直接に当該電源―B2が印加さ
れている。尚抵抗R1は入力抵抗を示す。更に出
力端（V0）と基準電位である接地点との間には出
力導出用の出力抵抗R6が設けられており、この
出力抵抗R6に電流を供給すべくPNPトランジス
タQ5が設けられる。このトランジスタQ5のベー
スはトランジスタQ3，Q4のベース共通接続点に
接続されて、ダイオード接続されたトランジスタ
Q3と共にカレントミラー回路を構成している。
トランジスタQ5のエミッタ抵抗を適当に選定す
ることにより、カレントミラー比が定まるもので
ある。
R2を介して回路電源―B2が印加されており、ト
ランジスタQ1には直接に当該電源―B2が印加さ
れている。尚抵抗R1は入力抵抗を示す。更に出
力端（V0）と基準電位である接地点との間には出
力導出用の出力抵抗R6が設けられており、この
出力抵抗R6に電流を供給すべくPNPトランジス
タQ5が設けられる。このトランジスタQ5のベー
スはトランジスタQ3，Q4のベース共通接続点に
接続されて、ダイオード接続されたトランジスタ
Q3と共にカレントミラー回路を構成している。
トランジスタQ5のエミッタ抵抗を適当に選定す
ることにより、カレントミラー比が定まるもので
ある。
更に、回路出力点（V0）とトランジスタQ2のエ
ミツタとの間に帰還抵抗素子R7が接続されて、
抵抗R6の両端電圧である増幅出力V0の一部が当
該エミツタへ帰還されてなる構成である。尚、ト
ランジスタQ3，Q5、抵抗R3，R5より成るカレン
トミラー回路１は回路電源＋B1により動作電圧
が供給されている。
ミツタとの間に帰還抵抗素子R7が接続されて、
抵抗R6の両端電圧である増幅出力V0の一部が当
該エミツタへ帰還されてなる構成である。尚、ト
ランジスタQ3，Q5、抵抗R3，R5より成るカレン
トミラー回路１は回路電源＋B1により動作電圧
が供給されている。
かゝる構成において、トランジスタQ1，Q2の
ベース・エミツタ間電圧をＶBE1，ＶBE2とし、両
トランジスタQ1，Q2に流れる電流をI1，I2とし
て、以下帰還抵抗R7がない場合のオープンルー
プゲインを求める。
ベース・エミツタ間電圧をＶBE1，ＶBE2とし、両
トランジスタQ1，Q2に流れる電流をI1，I2とし
て、以下帰還抵抗R7がない場合のオープンルー
プゲインを求める。
トランジスタQ2に流れる電流I2は、
I2＝（ＶI＋ＶBE1−ＶBE2＋B2）／R2 …(1)
となる。こゝで、一般にトランジスタのコレクタ
電流ＩCとＶBEとの関係は、 ＶBE≒ｋＴ／ｑnIc／Is …(2) と表わされる。尚、ｋはボルツマン定数、Ｔは絶
対温度、ＩSは逆方向飽和電流、ｑは電子電荷で
ある。従つて、(1)式のＶBE1−ＶBE2は次式で示さ
れる。
電流ＩCとＶBEとの関係は、 ＶBE≒ｋＴ／ｑnIc／Is …(2) と表わされる。尚、ｋはボルツマン定数、Ｔは絶
対温度、ＩSは逆方向飽和電流、ｑは電子電荷で
ある。従つて、(1)式のＶBE1−ＶBE2は次式で示さ
れる。
ＶBE1−ＶBE2＝ｋＴ／ｑ（nI1／Is1
−nI2／Is2） …(3)
(3)式においては両トランジスタQ1，Q2のベー
ス・エミツタ接合部温度は一定で等しいものとし
ている。
ス・エミツタ接合部温度は一定で等しいものとし
ている。
こゝで、I1／I2＝１／α（αは一定）とし、ま
たIs1／Is2＝１／β（βは一定）とすれば、(3)式
は ＶBE1−ＶBE2＝ｋＴ／ｑｎβ／α …(4) となつて一定値となるから、この値をγとすれば
(1)式は次式となる。
たIs1／Is2＝１／β（βは一定）とすれば、(3)式
は ＶBE1−ＶBE2＝ｋＴ／ｑｎβ／α …(4) となつて一定値となるから、この値をγとすれば
(1)式は次式となる。
I2＝（V1＋γ＋B2）／R2 …(5)
そして、トランジスタQ3とQ5とによるカレント
ミラー比をδとすればトランジスタQ5のコレク
タ電流I3は、 I3＝δI2＝δ（V1＋γ＋B2）／R2 …(6) となり、これが出力抵抗R6に供給されるため
に、出力電圧V0は、 V0＝I3・R6＝δ（V1＋γ＋B2）R6／R2 …(7) となる。(7)式から判るようにオープンループの回
路出力はトランジスタのＶBEに無関係となつて低
歪率特性となる。特に、R3＝R4＝R5としてカレ
ントミラー比α及びδを共に１に設定すれば回路
出力は、 V0＝（V1＋B2）R6／R2 …(8) となつて、オープンループの交流信号に対するオ
ープンループゲインはR6／R2で示されることに
なり、ＶBEによる歪は生じないことになる。
ミラー比をδとすればトランジスタQ5のコレク
タ電流I3は、 I3＝δI2＝δ（V1＋γ＋B2）／R2 …(6) となり、これが出力抵抗R6に供給されるため
に、出力電圧V0は、 V0＝I3・R6＝δ（V1＋γ＋B2）R6／R2 …(7) となる。(7)式から判るようにオープンループの回
路出力はトランジスタのＶBEに無関係となつて低
歪率特性となる。特に、R3＝R4＝R5としてカレ
ントミラー比α及びδを共に１に設定すれば回路
出力は、 V0＝（V1＋B2）R6／R2 …(8) となつて、オープンループの交流信号に対するオ
ープンループゲインはR6／R2で示されることに
なり、ＶBEによる歪は生じないことになる。
当該オープンループの回路出力がＶBEに無関係
な条件は、トランジスタQ1，Q2及び出力抵抗R6
へ電流を供給するカレントミラー回路１のカレン
トミラー比が信号レベルに無関係に常にα，δな
る一定値を呈する必要がある。しかしながら、抵
抗素子R3〜R5、トランジスタQ3〜Q5の温度特性
等のバラツキにより上記条件が満足されなくなる
場合が生じ、その結果、トランジスタQ1，Q2の
ＶBEの差が一定値γにならず、よつて信号歪を生
じることになる。そこで、図示の如く、出力電圧
V0の一部を帰還抵抗R7によりトランジスタQ2の
エミツタへ帰還する構成としている。
な条件は、トランジスタQ1，Q2及び出力抵抗R6
へ電流を供給するカレントミラー回路１のカレン
トミラー比が信号レベルに無関係に常にα，δな
る一定値を呈する必要がある。しかしながら、抵
抗素子R3〜R5、トランジスタQ3〜Q5の温度特性
等のバラツキにより上記条件が満足されなくなる
場合が生じ、その結果、トランジスタQ1，Q2の
ＶBEの差が一定値γにならず、よつて信号歪を生
じることになる。そこで、図示の如く、出力電圧
V0の一部を帰還抵抗R7によりトランジスタQ2の
エミツタへ帰還する構成としている。
こうすることにより、カレントミラー回路１に
より生じる信号歪を打消しうることになる。この
場合、カレントミラー回路１により生じる信号歪
を打消すに十分な帰還をかければよいために、帰
還量は少量で良いという利点がある。例えばオー
プンループゲインR6／R2を40〜60dBとすれば、
帰還率としてR2／（R2＋R7）なる値の帰還によ
り、回路全体のゲインは（R2＋R7）／R2となり、
これを20〜30dBとすることで10〜40dBの帰還が
可能となつて、信号歪は極力排除し得ることにな
る。
より生じる信号歪を打消しうることになる。この
場合、カレントミラー回路１により生じる信号歪
を打消すに十分な帰還をかければよいために、帰
還量は少量で良いという利点がある。例えばオー
プンループゲインR6／R2を40〜60dBとすれば、
帰還率としてR2／（R2＋R7）なる値の帰還によ
り、回路全体のゲインは（R2＋R7）／R2となり、
これを20〜30dBとすることで10〜40dBの帰還が
可能となつて、信号歪は極力排除し得ることにな
る。
このように少量の帰還を施すだけで良いため
に、帰還による発振等の不安定動作を生じること
もなく、またTIM（Transient Inter
Modulation）歪も無視し得ることになる。
に、帰還による発振等の不安定動作を生じること
もなく、またTIM（Transient Inter
Modulation）歪も無視し得ることになる。
尚、上記においてはトランジスタQ1，Q2及び
出力抵抗R6への電流供給をカレントミラー回路
により行つているが、これと同等機能を有する回
路を用い得ることは勿論である。
出力抵抗R6への電流供給をカレントミラー回路
により行つているが、これと同等機能を有する回
路を用い得ることは勿論である。
図は本発明の一実施例回路図である。
主要部分の符号の説明、１…カレントミラー回
路、Q1，Q2…増幅用トランジスタ、R6…出力抵
抗、R7…帰還抵抗。
路、Q1，Q2…増幅用トランジスタ、R6…出力抵
抗、R7…帰還抵抗。
Claims (1)
- １ ベースに入力信号が印加されかつコレクタが
第１電源に接続された第１のトランジスタと、前
記第１のトランジスタのエミツタ電圧をベース入
力としエミツタが前記第１電源に抵抗を介して接
続されつ前記第１のトランジスタと逆導電型の第
２のトランジスタと、前記第１電源とは逆極性の
第２電源によつて駆動され、前記第１及び第２の
トランジスタの各コレクタ・エミツタ間にそれぞ
れ一定比の関係にある電流を供給する電流ミラー
回路と、前記第２トランジスタのコレクタ・エミ
ツタ間電流と所定比の関係にある電流を一端が基
準電位点に接続された抵抗の他端に供給して該抵
抗両端の電圧を出力電圧とする出力導出手段と、
前記出力電圧の一部を前記第２のトランジスタの
エミツタへ帰還する負帰還手段とを含む増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10596380A JPS5731211A (en) | 1980-08-01 | 1980-08-01 | Amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10596380A JPS5731211A (en) | 1980-08-01 | 1980-08-01 | Amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731211A JPS5731211A (en) | 1982-02-19 |
| JPS6130767B2 true JPS6130767B2 (ja) | 1986-07-16 |
Family
ID=14421442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10596380A Granted JPS5731211A (en) | 1980-08-01 | 1980-08-01 | Amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5731211A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195610A (ja) * | 1987-10-08 | 1989-04-13 | Fuji Electric Co Ltd | 電圧バッファ回路 |
| JPH05291834A (ja) * | 1992-04-09 | 1993-11-05 | Pioneer Electron Corp | 電力増幅器 |
-
1980
- 1980-08-01 JP JP10596380A patent/JPS5731211A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731211A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPH0322723B2 (ja) | ||
| JPH0123802B2 (ja) | ||
| JPH0522929B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPS6130767B2 (ja) | ||
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPH05235661A (ja) | 定電流源回路 | |
| JPS6126846B2 (ja) | ||
| JPS6343923B2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JPS6130448B2 (ja) | ||
| US4230980A (en) | Bias circuit | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPS6141293Y2 (ja) | ||
| KR840001335Y1 (ko) | 증폭회로 | |
| JPS6333726B2 (ja) | ||
| JPS6340901Y2 (ja) | ||
| JP2776528B2 (ja) | 定電圧回路 | |
| JPS6123691B2 (ja) | ||
| JP2834337B2 (ja) | 定電圧回路および電源回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| KR830001483Y1 (ko) | 증폭기 | |
| JP2550830Y2 (ja) | 演算増幅回路 |