JP2776528B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2776528B2 JP2776528B2 JP934789A JP934789A JP2776528B2 JP 2776528 B2 JP2776528 B2 JP 2776528B2 JP 934789 A JP934789 A JP 934789A JP 934789 A JP934789 A JP 934789A JP 2776528 B2 JP2776528 B2 JP 2776528B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- node
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000694 effects Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電圧回路に関し、特に高温・大入力時にお
いても安定に動作することができる定電圧回路に関す
る。
いても安定に動作することができる定電圧回路に関す
る。
第２図に従来回路を示す。第２図においてＱ1,Q2,Q3,
Q4,Q5,Q6,Q7,Q8,Q9,Q10はトランジスタＲ1,R2,R3,R8,
R9,R10は抵抗Ｄ1,D2は定電圧ツェナーダイオード、ａは
入力端子、ｂは出力端子、Veeは入力電圧、ＲLは負荷抵
抗である。基準電圧回路はトランジスタＱ2,Q3,Q4,Q5,Q
6,Q7と抵抗Ｒ2,R3,R8及び定電圧ツェナーダイオードＤ2
よりなり、起動回路はトランジスタＱ8,Q9よりなり出力
回路はトランジスタＱ9,Q10及び抵抗Ｒ9,R10よりなって
いる。
Q4,Q5,Q6,Q7,Q8,Q9,Q10はトランジスタＲ1,R2,R3,R8,
R9,R10は抵抗Ｄ1,D2は定電圧ツェナーダイオード、ａは
入力端子、ｂは出力端子、Veeは入力電圧、ＲLは負荷抵
抗である。基準電圧回路はトランジスタＱ2,Q3,Q4,Q5,Q
6,Q7と抵抗Ｒ2,R3,R8及び定電圧ツェナーダイオードＤ2
よりなり、起動回路はトランジスタＱ8,Q9よりなり出力
回路はトランジスタＱ9,Q10及び抵抗Ｒ9,R10よりなって
いる。
従来回路において起動時の動作を簡単に説明する。入
力端子ａに入力電圧Veeが加わると過渡的に定電圧ツェ
ナーダイオードＤ1,D2のツェナー電圧を下まわる場合、
トランジスタＱ2、抵抗Ｒ2,R3、トランジスタＱ3,Q1、
抵抗Ｒ1の系路及び抵抗Ｒ8、トランジスタＱ6、抵抗
Ｒ3、トランジスタＱ3、Ｑ1、抵抗Ｒ1の経路で導通し動
作電流が流れる。
力端子ａに入力電圧Veeが加わると過渡的に定電圧ツェ
ナーダイオードＤ1,D2のツェナー電圧を下まわる場合、
トランジスタＱ2、抵抗Ｒ2,R3、トランジスタＱ3,Q1、
抵抗Ｒ1の系路及び抵抗Ｒ8、トランジスタＱ6、抵抗
Ｒ3、トランジスタＱ3、Ｑ1、抵抗Ｒ1の経路で導通し動
作電流が流れる。
トランジスタＱ3が導通することで、トランジスタＱ3
のコレクタ電流はトランジスタＱ5がベース・コレクタ
ショートの順方向のダイオード特性となっているためト
ランジスタＱ5に流れる。また、トランジスタＱ5とトラ
ンジスタＱ4はカレントミラー回路となっているため、
トランジスタＱ4のコレクタ電流によりトランジスタＱ3
のベース電流が増大する。トランジスタＱ3とトランジ
スタＱ4,Q5との間は正帰還回路となっているためトラン
ジスタＱ3のベース電流が増大することによりトランジ
スタＱ3のエミッタ電流が増大する。トランジスタＱ3の
エミッタ電流が増大することにより抵抗Ｒ2,R3での電圧
降下が増大し、トランジスタＱ3のベース電位が下り、
トランジスタＱ4が飽和しトランジスタＱ1のベース・エ
ミッタ間バイアス電圧が与えられなくなって、トランジ
スタＱ1はしゃ断状態となる。
のコレクタ電流はトランジスタＱ5がベース・コレクタ
ショートの順方向のダイオード特性となっているためト
ランジスタＱ5に流れる。また、トランジスタＱ5とトラ
ンジスタＱ4はカレントミラー回路となっているため、
トランジスタＱ4のコレクタ電流によりトランジスタＱ3
のベース電流が増大する。トランジスタＱ3とトランジ
スタＱ4,Q5との間は正帰還回路となっているためトラン
ジスタＱ3のベース電流が増大することによりトランジ
スタＱ3のエミッタ電流が増大する。トランジスタＱ3の
エミッタ電流が増大することにより抵抗Ｒ2,R3での電圧
降下が増大し、トランジスタＱ3のベース電位が下り、
トランジスタＱ4が飽和しトランジスタＱ1のベース・エ
ミッタ間バイアス電圧が与えられなくなって、トランジ
スタＱ1はしゃ断状態となる。
次に入力電圧Veeが過渡的に定電圧ツェナーダイオー
ドＤ1,D2のツェナー電圧の場合、定電圧ツェナーダイオ
ードＤ1は導通し、抵抗Ｒ1に電圧降下を生じ、トランジ
スタＱ1のベース電位を与えるがトランジスタＱ1には逆
バイアス電圧であるため導通しない。さらに、入力電圧
Veeが定電圧ツェナーダイオードＤ1,D2のツェナー電圧
とトランジスタＱ4の飽和電圧の和以上から通常動作電
圧の場合、定電圧ツェナーダイオードＤ2が動作する
が、定電圧ツェナーダイオードＤ1,D2のツェナー電圧が
同等であるためトランジスタＱ1のベース電位、エミッ
タ電位は同値であり、トランジスタＱ1のベース・エミ
ッタバイアス電圧が与えられないためトランジスタＱ1
は導通しない。さらに定電圧ツェナーダイオードＤ2が
導通しているため、導通電流によりトランジスタＱ4の
コレクタ電流が供給でき、接地端子ｃとトランジスタＱ
3のベース間電圧が定電圧化されトランジスタＱ6のベー
ス電位は抵抗Ｒ2,R3の抵抗比で決めた一定電位となる。
ドＤ1,D2のツェナー電圧の場合、定電圧ツェナーダイオ
ードＤ1は導通し、抵抗Ｒ1に電圧降下を生じ、トランジ
スタＱ1のベース電位を与えるがトランジスタＱ1には逆
バイアス電圧であるため導通しない。さらに、入力電圧
Veeが定電圧ツェナーダイオードＤ1,D2のツェナー電圧
とトランジスタＱ4の飽和電圧の和以上から通常動作電
圧の場合、定電圧ツェナーダイオードＤ2が動作する
が、定電圧ツェナーダイオードＤ1,D2のツェナー電圧が
同等であるためトランジスタＱ1のベース電位、エミッ
タ電位は同値であり、トランジスタＱ1のベース・エミ
ッタバイアス電圧が与えられないためトランジスタＱ1
は導通しない。さらに定電圧ツェナーダイオードＤ2が
導通しているため、導通電流によりトランジスタＱ4の
コレクタ電流が供給でき、接地端子ｃとトランジスタＱ
3のベース間電圧が定電圧化されトランジスタＱ6のベー
ス電位は抵抗Ｒ2,R3の抵抗比で決めた一定電位となる。
さらに、トランジスタＱ6,Q7,Q8,Q9,Q10抵抗Ｒ8,R9,R
10で負帰還回路が構成されているため出力端子ｂの出力
電位はトランジスタＱ6のベース電位を設定できる。
10で負帰還回路が構成されているため出力端子ｂの出力
電位はトランジスタＱ6のベース電位を設定できる。
ここで、定電圧ツェナーダイオードＤ1,D2に流れる電
流は次式（１），（２）の様になる。
流は次式（１），（２）の様になる。
ＩD1≒（Vee−ＶD1）/R1 ……（１） トランジスタＱ4,Q5がカレントミラー回路を構成してい
るため ＩD2≒｛ＶD2−（ＶBE2＋ＶBE3）｝／（Ｒ2＋Ｒ3） ……（２） ただし ＩD1；定電圧ツェナーダイオードＤ1に流れる電流 ＩD2；定電圧ツェナーダイオードＤ2に流れる電流 ＶD1；定電圧ツェナーダイオードＤ1のツェナー電圧 ＶD2；定電圧ツェナーダイオードＤ2のツェナー電圧 ＶBE2；トランジスタＱ2のベース・エミッタ間電圧 ＶBE3；トランジスタＱ3のベース・エミッタ間電圧 また、トランジスタＱ1の非導通のための、トランジス
タＱ1と定電圧ツェナーダイオードＤ1,D2との条件は次
式（３）の様に表わすことができる。
るため ＩD2≒｛ＶD2−（ＶBE2＋ＶBE3）｝／（Ｒ2＋Ｒ3） ……（２） ただし ＩD1；定電圧ツェナーダイオードＤ1に流れる電流 ＩD2；定電圧ツェナーダイオードＤ2に流れる電流 ＶD1；定電圧ツェナーダイオードＤ1のツェナー電圧 ＶD2；定電圧ツェナーダイオードＤ2のツェナー電圧 ＶBE2；トランジスタＱ2のベース・エミッタ間電圧 ＶBE3；トランジスタＱ3のベース・エミッタ間電圧 また、トランジスタＱ1の非導通のための、トランジス
タＱ1と定電圧ツェナーダイオードＤ1,D2との条件は次
式（３）の様に表わすことができる。
ＶD1−ＶD2＜ＶBE1 ……（３） ただし ＶBE1；トランジスタＱ1のベース・エミッタ間しきい値
電圧 〔発明が解決しようとする課題〕 上述した従来の定電圧回路において、入力電圧Veeが
増加した場合（１）式で示される定電圧ツェナーダイオ
ードＤ1に流れる電流ＩD1は増加し定電圧ツェナーダイ
オードＤ1の動作抵抗により定電圧ツェナーダイオード
Ｄ1のツェナー電圧ＶD1が増加する。
電圧 〔発明が解決しようとする課題〕 上述した従来の定電圧回路において、入力電圧Veeが
増加した場合（１）式で示される定電圧ツェナーダイオ
ードＤ1に流れる電流ＩD1は増加し定電圧ツェナーダイ
オードＤ1の動作抵抗により定電圧ツェナーダイオード
Ｄ1のツェナー電圧ＶD1が増加する。
一方、（２）式で示される定電圧ツェナーダイオード
に流れる電流ＩD2は増加せず定電圧ツェナーダイオード
Ｄ2のツェナー電圧ＶD2は変化しない。ここで、入力電
圧Veeがさらに増加して（３）式で示される条件がＶD1
−ＶD2≧ＶBE1となると、トランジスタＱ1が導通し、導
通電流が定電圧ツェナーダイオードＤ2に流れるため、
定電圧ツェナーダイオードＤ2のツェナー電圧ＶD2が増
加し、増加によりトランジスタＱ6のベース電位が変化
しそのため出力端子電圧が変化してしまう。
に流れる電流ＩD2は増加せず定電圧ツェナーダイオード
Ｄ2のツェナー電圧ＶD2は変化しない。ここで、入力電
圧Veeがさらに増加して（３）式で示される条件がＶD1
−ＶD2≧ＶBE1となると、トランジスタＱ1が導通し、導
通電流が定電圧ツェナーダイオードＤ2に流れるため、
定電圧ツェナーダイオードＤ2のツェナー電圧ＶD2が増
加し、増加によりトランジスタＱ6のベース電位が変化
しそのため出力端子電圧が変化してしまう。
また、一般に定電圧ツェナーダイオードの動作抵抗は
正の温度係数を有するので入力電圧Veeが大きくて高温
時においてさらに（３）式の条件を満足できなくなり定
電圧回路の出力端子電圧が正常出力されなくなる。この
ように従来回路においては、入力電圧Veeが大または入
力電圧Veeが大で高温時に定電圧回路が正常に出力され
なくなるという欠点がある。
正の温度係数を有するので入力電圧Veeが大きくて高温
時においてさらに（３）式の条件を満足できなくなり定
電圧回路の出力端子電圧が正常出力されなくなる。この
ように従来回路においては、入力電圧Veeが大または入
力電圧Veeが大で高温時に定電圧回路が正常に出力され
なくなるという欠点がある。
本発明の定電圧回路は、出力端子と、入力端子と、前
記出力端子と前記入力端子との間に接続されベースが第
１の節点に接続された第１のトランジスタと、前記入力
端子と電源ラインとの間に接続された増幅回路であっ
て、逆相入力が前記出力端子に接続され正相入力が第２
の節点に接続され出力が前記第１の節点に接続された増
幅回路と、前記電源ラインと前記第１の節点との間に接
続されベースが第３の節点に接続された第２のトランジ
スタと、前記電源ラインと第３の節点との間に接続され
た第１の抵抗素子と、前記第３の節点と第４の節点との
間に接続されベースが第５の節点に接続された第３のト
ランジスタと、前記第４の節点と前記入力端子との間に
接続された第２の抵抗素子と、前記電源ラインと第５の
節点との間に接続された第３の抵抗素子と、前記第５の
節点と前記入力端子との間に接続された定電圧ダイオー
ドとを備えることを特徴とする。
記出力端子と前記入力端子との間に接続されベースが第
１の節点に接続された第１のトランジスタと、前記入力
端子と電源ラインとの間に接続された増幅回路であっ
て、逆相入力が前記出力端子に接続され正相入力が第２
の節点に接続され出力が前記第１の節点に接続された増
幅回路と、前記電源ラインと前記第１の節点との間に接
続されベースが第３の節点に接続された第２のトランジ
スタと、前記電源ラインと第３の節点との間に接続され
た第１の抵抗素子と、前記第３の節点と第４の節点との
間に接続されベースが第５の節点に接続された第３のト
ランジスタと、前記第４の節点と前記入力端子との間に
接続された第２の抵抗素子と、前記電源ラインと第５の
節点との間に接続された第３の抵抗素子と、前記第５の
節点と前記入力端子との間に接続された定電圧ダイオー
ドとを備えることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例で、Ｑ1,Q2,Q3,Q4,Q5,Q6,Q
7,Q8,Q9,Q10はトランジスタＲ1,R2,R3,R4,R5,R6,R7,R8,
R9,R10は抵抗、Ｄ1は定電圧ツェナーダイオード、ａは
入力端子、ｂは出力端子、ｃは接地端子、Veeは入力電
圧、ＲLは負荷抵抗である。
7,Q8,Q9,Q10はトランジスタＲ1,R2,R3,R4,R5,R6,R7,R8,
R9,R10は抵抗、Ｄ1は定電圧ツェナーダイオード、ａは
入力端子、ｂは出力端子、ｃは接地端子、Veeは入力電
圧、ＲLは負荷抵抗である。
基準電圧回路は、トランジスタＱ2,Q3,Q4,Q5,Q6,Q7及
び抵抗Ｒ4,R5,R6,R8よりなり、起動回路はトランジスタ
Ｑ1,Q5と抵抗Ｒ1,R2,R3及び定電圧ツェナーダイオード
Ｄ1よりなり、定電流回路はトランジスタＱ8,Q9よりな
り、出力回路はトランジスタＱ10及び抵抗Ｒ9,R10より
なっている。
び抵抗Ｒ4,R5,R6,R8よりなり、起動回路はトランジスタ
Ｑ1,Q5と抵抗Ｒ1,R2,R3及び定電圧ツェナーダイオード
Ｄ1よりなり、定電流回路はトランジスタＱ8,Q9よりな
り、出力回路はトランジスタＱ10及び抵抗Ｒ9,R10より
なっている。
第１図の本発明の回路において起動時の動作を簡単に
説明する。入力端子ａに入力電圧Veeが加わると過渡的
に定電圧ツェナーダイオードＤ1のツェナー電圧ＶD1を
下まわる場合、抵抗Ｒ1を介してトランジスタＱ1にベー
スバイアス電圧が与えられトランジスタＱ1が導通す
る。トランジスタＱ1のコレクタ電流によりトランジス
タＱ5にベースバイアス電流が与えられトランジスタＱ5
が導通する。トランジスタＱ5のコレクタ電流によりト
ランジスタＱ10のベースバイアス電流が与えられトラン
ジスタＱ10は導通する。トランジスタＱ10のコレクタ電
流によりトランジスタＱ6,Q7にベースバイアス電流が与
えられてトランジスタＱ6,Q7が導通する。トランジスタ
Ｑ6,Q7が導通することによって基準電圧回路及び定電流
回路が動作を開始する。
説明する。入力端子ａに入力電圧Veeが加わると過渡的
に定電圧ツェナーダイオードＤ1のツェナー電圧ＶD1を
下まわる場合、抵抗Ｒ1を介してトランジスタＱ1にベー
スバイアス電圧が与えられトランジスタＱ1が導通す
る。トランジスタＱ1のコレクタ電流によりトランジス
タＱ5にベースバイアス電流が与えられトランジスタＱ5
が導通する。トランジスタＱ5のコレクタ電流によりト
ランジスタＱ10のベースバイアス電流が与えられトラン
ジスタＱ10は導通する。トランジスタＱ10のコレクタ電
流によりトランジスタＱ6,Q7にベースバイアス電流が与
えられてトランジスタＱ6,Q7が導通する。トランジスタ
Ｑ6,Q7が導通することによって基準電圧回路及び定電流
回路が動作を開始する。
次に入力電圧Veeが定電圧ツェナーダイオードＤ1のツ
ェナー電圧Ｄ1以上から通常動作電圧の場合、定電圧ツ
ェナーダイオードＤ1が導通するため、トランジスタＱ1
のベースには定電圧ＶD1が与えられトランジスタＱ1に
流れるコレクタ電流ＩQ1は以下の（４）式で表わされる
値となる。
ェナー電圧Ｄ1以上から通常動作電圧の場合、定電圧ツ
ェナーダイオードＤ1が導通するため、トランジスタＱ1
のベースには定電圧ＶD1が与えられトランジスタＱ1に
流れるコレクタ電流ＩQ1は以下の（４）式で表わされる
値となる。
ＩQ1≒（ＶD1−ＶBEQ1）/R3 ただし、 ＶBE1；トランジスタＱ1のベース・エミッタ間電圧 ここで、抵抗Ｒ2での電圧降下がトランジスタＱ5のベ
ース・エミッタ間電圧が逆バイアスになるように抵抗Ｒ
2が設定されているためトランジスタＱ5はしゃ断状態と
なる。さらにトランジスタＱ6のベース電位は、トラン
ジスタＱ2,Q3,Q4，抵抗Ｒ4,R5,R6で構成される基準電圧
回路により基準電圧が与えられる。またトランジスタＱ
6,Q7,Q8,Q9,Q10、抵抗Ｒ8,R9,R10で負帰還回路が構成さ
れているため出力端子ｂの出力電位は、トランジスタＱ
6のベース電位を抵抗Ｒ9,R10の抵抗比で決めた一定電位
で設定できる。
ース・エミッタ間電圧が逆バイアスになるように抵抗Ｒ
2が設定されているためトランジスタＱ5はしゃ断状態と
なる。さらにトランジスタＱ6のベース電位は、トラン
ジスタＱ2,Q3,Q4，抵抗Ｒ4,R5,R6で構成される基準電圧
回路により基準電圧が与えられる。またトランジスタＱ
6,Q7,Q8,Q9,Q10、抵抗Ｒ8,R9,R10で負帰還回路が構成さ
れているため出力端子ｂの出力電位は、トランジスタＱ
6のベース電位を抵抗Ｒ9,R10の抵抗比で決めた一定電位
で設定できる。
トランジスタＱ5がしゃ断するための定電圧ツェナーダ
イオードＤ1，トランジスタＱ1抵抗Ｒ2,R3の条件は次式
（５），（６）で表わすことができる。
イオードＤ1，トランジスタＱ1抵抗Ｒ2,R3の条件は次式
（５），（６）で表わすことができる。
ＶB5−ＶE5＜ＶBEQ5 ……（５） ただし ＶB5；トランジスタＱ5のベース電位 ＶE5；トランジスタＱ5のエミッタ電位 ＶBE5；トランジスタＱ5のベース・エミッタ間しきい値
電圧 すなわちＶB6−ＶBE6＞（ＶD1−ＶBE1）・Ｒ3/R2−Ｖ
BE5 ……（６） ただし ＶB6；トランジスタＱ6のベース電位 ＶBE6；トランジスタＱ6のベース・エミッタ間電圧 ＶD1；定電圧ツェナーダイオードＤ1のツェナー電圧 ＶBE1；トランジスタＱ1のベース・エミッタ間電圧 ＶBE5；トランジスタＱ5のベース・エミッタ間電圧 （６）式の右辺は、抵抗Ｒ2,R3により任意に設定でき
ることになる。
電圧 すなわちＶB6−ＶBE6＞（ＶD1−ＶBE1）・Ｒ3/R2−Ｖ
BE5 ……（６） ただし ＶB6；トランジスタＱ6のベース電位 ＶBE6；トランジスタＱ6のベース・エミッタ間電圧 ＶD1；定電圧ツェナーダイオードＤ1のツェナー電圧 ＶBE1；トランジスタＱ1のベース・エミッタ間電圧 ＶBE5；トランジスタＱ5のベース・エミッタ間電圧 （６）式の右辺は、抵抗Ｒ2,R3により任意に設定でき
ることになる。
入力電圧Veeが増加した場合、定電圧ツェナーダイオ
ードＤ1に流れる電流ＩD1は、増加し、定電圧ツェナー
ダイオードＤ1は動作抵抗により定電圧ツェナーダイオ
ードＤ1のツェナー電圧ＶD1は増加するがトランジスタ
Ｑ5のベース・エミッタ間電圧が順バイアスにならない
ように（６）式の右辺に示す第１項の抵抗Ｒ2,R3を設定
しているためトランジスタＱ5は導通せず出力端子電圧
になんら影響を与えない。
ードＤ1に流れる電流ＩD1は、増加し、定電圧ツェナー
ダイオードＤ1は動作抵抗により定電圧ツェナーダイオ
ードＤ1のツェナー電圧ＶD1は増加するがトランジスタ
Ｑ5のベース・エミッタ間電圧が順バイアスにならない
ように（６）式の右辺に示す第１項の抵抗Ｒ2,R3を設定
しているためトランジスタＱ5は導通せず出力端子電圧
になんら影響を与えない。
さらに、（６）式を変形すると（７）式となる。
高温時において、一般に定電圧ツェナーダイオードは
正の温度係数、トランジスタのベース・エミッタ間電圧
は負の温度係数をもっているため（７）式の右辺の第１
項はほぼ同じ値で正負の温度係数をもっているため、Ｖ
D1−ＶBE1は一定となり、第２項も同様に一定となるた
めトランジスタＱ5は、導通せず、出力端子電圧になん
ら影響を与えない。
正の温度係数、トランジスタのベース・エミッタ間電圧
は負の温度係数をもっているため（７）式の右辺の第１
項はほぼ同じ値で正負の温度係数をもっているため、Ｖ
D1−ＶBE1は一定となり、第２項も同様に一定となるた
めトランジスタＱ5は、導通せず、出力端子電圧になん
ら影響を与えない。
以上説明したように本発明は、実施例の回路構成にす
ることにより入力電圧が大でかつ高温時にも安定な出力
電圧を供給できると効果がある。
ることにより入力電圧が大でかつ高温時にも安定な出力
電圧を供給できると効果がある。
第１図は本発明の定電圧回路の一実施例、第２図は従来
の定電圧回路の一実施例である。 Ｒ1〜Ｒ10……抵抗、ＲL……負荷抵抗、Ｑ1〜Ｑ10……
トランジスタ、Ｄ1,D2……定電圧ツェナーダイオード、
ａ……入力端子、ｂ……出力端子、ｃ……接地端子、Ve
e……入力電圧。
の定電圧回路の一実施例である。 Ｒ1〜Ｒ10……抵抗、ＲL……負荷抵抗、Ｑ1〜Ｑ10……
トランジスタ、Ｄ1,D2……定電圧ツェナーダイオード、
ａ……入力端子、ｂ……出力端子、ｃ……接地端子、Ve
e……入力電圧。
Claims (1)
- 【請求項１】出力端子と、入力端子と、前記出力端子と
前記入力端子との間に接続されベースが第１の節点に接
続された第１のトランジスタと、前記入力端子と電源ラ
インとの間に接続された増幅回路であって、逆相入力が
前記出力端子に接続され正相入力が第２の節点に接続さ
れ出力が前記第１の節点に接続された増幅回路と、前記
電源ラインと前記第１の節点との間に接続されベースが
第３の節点に接続された第２のトランジスタと、前記電
源ラインと第３の節点との間に接続された第１の抵抗素
子と、前記第３の節点と第４の節点との間に接続されベ
ースが第５の節点に接続された第３のトランジスタと、
前記第４の節点と前記入力端子との間に接続された第２
の抵抗素子と、前記電源ラインと第５の節点との間に接
続された第３の抵抗素子と、前記第５の節点と前記入力
端子との間に接続された定電圧ダイオードとを備えるこ
とを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP934789A JP2776528B2 (ja) | 1989-01-17 | 1989-01-17 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP934789A JP2776528B2 (ja) | 1989-01-17 | 1989-01-17 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02188812A JPH02188812A (ja) | 1990-07-24 |
| JP2776528B2 true JP2776528B2 (ja) | 1998-07-16 |
Family
ID=11717939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP934789A Expired - Lifetime JP2776528B2 (ja) | 1989-01-17 | 1989-01-17 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776528B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2550814Y2 (ja) * | 1990-10-30 | 1997-10-15 | ミツミ電機株式会社 | 基準電圧回路 |
-
1989
- 1989-01-17 JP JP934789A patent/JP2776528B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02188812A (ja) | 1990-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL193545C (nl) | Constante stroom opwekkende schakeling. | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JP2776528B2 (ja) | 定電圧回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH11505053A (ja) | 温度補償を有する基準電圧源 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| EP0929021A1 (en) | Current supply circuit and bias voltage circuit | |
| JPH0321927B2 (ja) | ||
| JP2722663B2 (ja) | 基準電圧回路 | |
| JPS6123689B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP4130856B2 (ja) | 電流源回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPS647684B2 (ja) | ||
| JP2572974B2 (ja) | 駆動回路 | |
| JPS6130767B2 (ja) | ||
| JP2537235B2 (ja) | 定電流回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH06236219A (ja) | 定電流回路 | |
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JP2567241B2 (ja) | 定電流回路 | |
| JPS6216012Y2 (ja) | ||
| JPS6216015Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090501 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |