JPS6130448B2 - - Google Patents
Info
- Publication number
- JPS6130448B2 JPS6130448B2 JP55128188A JP12818880A JPS6130448B2 JP S6130448 B2 JPS6130448 B2 JP S6130448B2 JP 55128188 A JP55128188 A JP 55128188A JP 12818880 A JP12818880 A JP 12818880A JP S6130448 B2 JPS6130448 B2 JP S6130448B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅回路に関し、特にバイポーラトラ
ンジスタを用いた無歪増幅回路に関する。
ンジスタを用いた無歪増幅回路に関する。
バイポーラトランジスタを用いた増幅回路に於
ては、トランジスタの有する非直線性の故に出力
信号に歪が生ずることは避けられない。そのため
に負帰還を施して歪の軽減を図る方法があるが、
発振の危険性や利得の減少を招来する。従つて負
帰還方式以外の回路構成により安定な動作を維持
しつつ信号歪を抑圧した増幅回路が提案されてい
る。
ては、トランジスタの有する非直線性の故に出力
信号に歪が生ずることは避けられない。そのため
に負帰還を施して歪の軽減を図る方法があるが、
発振の危険性や利得の減少を招来する。従つて負
帰還方式以外の回路構成により安定な動作を維持
しつつ信号歪を抑圧した増幅回路が提案されてい
る。
すなわち、互いに逆導電型の１対のバイポーラ
トランジスタに常に一定比の電流を供給して、互
いのベース・エミツタ間電圧（ＶBE）の差を一定
若しくは零としその非直線性を互いに打消すよう
にした無歪増幅回路がある。第１図はかゝる増幅
回路の一例を示す図である。PNPトランジスタ
Q2及びNPNトランジスタQ3は互いの非直線性が
打消されるべき増幅用トランジスタであり、トラ
ンジスタQ2のベースに入力υiが印加され、その
エミツタ出力がトランジスタQ3のベース入力へ
印加されている。これら両トランジスタQ2，Q3
へ常に一定比の関係にある電流I2及びI3を供給す
べく、トランジスタQ5，Q6及びエミツタ抵抗
R1，R2より成るカレントミラー回路が設けられ
ており、トランジスタQ5がダイオード接続構成
とされて、このトランジスタQ5に流れる電流に
対してカレントミラー比にて定まる電流がトラン
ジスタQ6から出力される。このカレントミラー
比は抵抗R1，R2により設定可能となる。
トランジスタに常に一定比の電流を供給して、互
いのベース・エミツタ間電圧（ＶBE）の差を一定
若しくは零としその非直線性を互いに打消すよう
にした無歪増幅回路がある。第１図はかゝる増幅
回路の一例を示す図である。PNPトランジスタ
Q2及びNPNトランジスタQ3は互いの非直線性が
打消されるべき増幅用トランジスタであり、トラ
ンジスタQ2のベースに入力υiが印加され、その
エミツタ出力がトランジスタQ3のベース入力へ
印加されている。これら両トランジスタQ2，Q3
へ常に一定比の関係にある電流I2及びI3を供給す
べく、トランジスタQ5，Q6及びエミツタ抵抗
R1，R2より成るカレントミラー回路が設けられ
ており、トランジスタQ5がダイオード接続構成
とされて、このトランジスタQ5に流れる電流に
対してカレントミラー比にて定まる電流がトラン
ジスタQ6から出力される。このカレントミラー
比は抵抗R1，R2により設定可能となる。
更に回路出力を得べく、出力抵抗ＲLが設けら
れており、また出力電流供給用のトランジスタ
Q4がトランジスタQ5と共にカレントミラー回路
構成とされて、トランジスタQ5に流れる電流に
対して一定比の電流I4を発生する。この電流比は
抵抗R1とR3との比により定まるものである。本
例においては、出力υ０の直流電圧を零とすべ
く、トランジスタQ4からの直流電流I4と実質的に
等しい電流を発生する定電流源（I4）が設けられ
ており、よつて抵抗ＲLには直流電流は実質的に
流れないようになつている。しかしながら、実際
には出力υ０に直流オフセツト電圧が発生するこ
とは避けられないために、直流負帰還が必要であ
り、トランジスタQ3のエミツタ抵抗ＲEと負電源
（−ＶCC）との間にエミツタ電流制御用のトラン
ジスタQ7を設け、このトランジスタQ7を直流帰
還系回路１により制御して、出力オフセツト電圧
を零にコントロールしている。
れており、また出力電流供給用のトランジスタ
Q4がトランジスタQ5と共にカレントミラー回路
構成とされて、トランジスタQ5に流れる電流に
対して一定比の電流I4を発生する。この電流比は
抵抗R1とR3との比により定まるものである。本
例においては、出力υ０の直流電圧を零とすべ
く、トランジスタQ4からの直流電流I4と実質的に
等しい電流を発生する定電流源（I4）が設けられ
ており、よつて抵抗ＲLには直流電流は実質的に
流れないようになつている。しかしながら、実際
には出力υ０に直流オフセツト電圧が発生するこ
とは避けられないために、直流負帰還が必要であ
り、トランジスタQ3のエミツタ抵抗ＲEと負電源
（−ＶCC）との間にエミツタ電流制御用のトラン
ジスタQ7を設け、このトランジスタQ7を直流帰
還系回路１により制御して、出力オフセツト電圧
を零にコントロールしている。
尚、電界効果トランジスタQ1，抵抗Ｒg，ＲS
及び定電流源（ＩD）は、PNPトランジスタQ2の
ベース入力υiを得る入力段アンプを構成するも
のである。
及び定電流源（ＩD）は、PNPトランジスタQ2の
ベース入力υiを得る入力段アンプを構成するも
のである。
かゝる構成により、出力υ０は、
υ０＝（υi＋ＶBE2−ＶBE3）・ＲＬ／ＲＥ ……(1)
となる。尚、ＶBE2，ＶBE3はトランジスタQ2，
Q3の各ベース・エミツタ間電圧であり、I3＝I4と
している。こゝで、一般にトランジスタ電流Ｉと
ＶBEとの関係は、 ＶBE＝ｋＴ／ｑｌoＩ／ＩＳ ……(2) と表わされる。こゝに、ｋはボルツマン定数、Ｋ
は接合部絶対温度、ｑは電子電荷、ＩSは逆方向
飽和電流である。従つて、両トランジスタQ2，
Q3の特性を同一としまた熱結合を良好にしたと
すると、 ＶBE2−ＶBE3＝ｋＴ／ｑｌoＩ２／Ｉ３……(3) とすることが可能である。こゝでカレントミラー
回路によりI2／I3＝α（一定）に選定すれば、(3)
式は ＶBE2−ＶBE3＝ｋＴ／ｑｌoα ……(4) となつて一定値γとなる。よつて(1)式より、 υ０＝（υi＋γ）・ＲＬ／ＲＥ ……(5) が得られて出力υ０はトランジスタのＶBEに無関
係な無歪信号となる。(5)式において、カレントミ
ラー比αを１とすればγ＝０となるから出力υ０
には無歪の交流成分のみが導出される。
Q3の各ベース・エミツタ間電圧であり、I3＝I4と
している。こゝで、一般にトランジスタ電流Ｉと
ＶBEとの関係は、 ＶBE＝ｋＴ／ｑｌoＩ／ＩＳ ……(2) と表わされる。こゝに、ｋはボルツマン定数、Ｋ
は接合部絶対温度、ｑは電子電荷、ＩSは逆方向
飽和電流である。従つて、両トランジスタQ2，
Q3の特性を同一としまた熱結合を良好にしたと
すると、 ＶBE2−ＶBE3＝ｋＴ／ｑｌoＩ２／Ｉ３……(3) とすることが可能である。こゝでカレントミラー
回路によりI2／I3＝α（一定）に選定すれば、(3)
式は ＶBE2−ＶBE3＝ｋＴ／ｑｌoα ……(4) となつて一定値γとなる。よつて(1)式より、 υ０＝（υi＋γ）・ＲＬ／ＲＥ ……(5) が得られて出力υ０はトランジスタのＶBEに無関
係な無歪信号となる。(5)式において、カレントミ
ラー比αを１とすればγ＝０となるから出力υ０
には無歪の交流成分のみが導出される。
しかしながら前述した如く、出力υ０には直流
オフセツト電圧が生じるために、直流帰還を施し
てトランジスタQ7の電流を制御して結果的に直
流オフセツトを零にコントロールする必要があ
る。従つて、このトランジスタQ7の等価エミツ
タ抵抗γeが回路利得決定抵抗であるエミツタ抵
抗ＲEに直列に入ることになり、(5)式のＲEが等価
的に（ＲE＋γe）となる。この抵抗γeは非直線
性を有するために大容量のコンデンサＣEにより
これをバイパスさせてエミツタ抵抗の他端を交流
的に接地する必要が生じる。そのために、低域に
おける利得と中高域における利得が相違して周波
数特性を呈する欠点があると共に、位相の変化を
も招来する。また、コンデンサＣEの材質種類に
よつて音質も変化するばかりか大容量コンデンサ
のためにIC化は不可能となる。更に利得決定抵
抗ＲEにトランジスタQ3のエミツタ電流がその
まゝ流れるので電流性雑音に関しても不利とな
る。
オフセツト電圧が生じるために、直流帰還を施し
てトランジスタQ7の電流を制御して結果的に直
流オフセツトを零にコントロールする必要があ
る。従つて、このトランジスタQ7の等価エミツ
タ抵抗γeが回路利得決定抵抗であるエミツタ抵
抗ＲEに直列に入ることになり、(5)式のＲEが等価
的に（ＲE＋γe）となる。この抵抗γeは非直線
性を有するために大容量のコンデンサＣEにより
これをバイパスさせてエミツタ抵抗の他端を交流
的に接地する必要が生じる。そのために、低域に
おける利得と中高域における利得が相違して周波
数特性を呈する欠点があると共に、位相の変化を
も招来する。また、コンデンサＣEの材質種類に
よつて音質も変化するばかりか大容量コンデンサ
のためにIC化は不可能となる。更に利得決定抵
抗ＲEにトランジスタQ3のエミツタ電流がその
まゝ流れるので電流性雑音に関しても不利とな
る。
従つて、本発明はバイパスコンデンサを用いる
ことなく上述の種々の欠点を排除した増幅回路を
提供することを目的としている。
ことなく上述の種々の欠点を排除した増幅回路を
提供することを目的としている。
本発明の増幅回路はベースに入力信号が印加さ
れた第１トランジスタと逆導電型の第２トランジ
スタを設け、第１トランジスタの出力を第２トラ
ンジスタのベース入力とするようにし、両トラン
ジスタに一定比の電流をカレントミラー回路等に
より供給せしめるようにした増幅回路であつて、
その特徴とするところは、第２トランジスタに流
れる直流電流と実質的に等しい電流を発生する定
電流源を設け、この電流出力端を第２トランジス
タのエミツタに接続するようにして、回路利得を
決定するエミツタ抵抗を基準電位点であるアース
に直接接続することができるようにしたことにあ
る。
れた第１トランジスタと逆導電型の第２トランジ
スタを設け、第１トランジスタの出力を第２トラ
ンジスタのベース入力とするようにし、両トラン
ジスタに一定比の電流をカレントミラー回路等に
より供給せしめるようにした増幅回路であつて、
その特徴とするところは、第２トランジスタに流
れる直流電流と実質的に等しい電流を発生する定
電流源を設け、この電流出力端を第２トランジス
タのエミツタに接続するようにして、回路利得を
決定するエミツタ抵抗を基準電位点であるアース
に直接接続することができるようにしたことにあ
る。
以下に本発明において図面により説明する。
第２図は本発明の実施例回路図であり、第１図
と同等部分は同一符号により示されている。本例
においてはトランジスタQ7、ダイオードD1及び
抵抗R4，R5，R6より成る定電流源が設けられて
おり、この定電流I7の値がトランジスタQ3に流れ
る直流電流I3と実質的に等しく設定される。この
電流出力端をトランジスタQ3のエミツタ端子に
接続することにより、トランジスタQ3に流れる
直流電流I3をそのまゝ当該定電流源により吸い込
ませるようにしている。従つて、トランジスタ
Q3のエミツタに設けられた利得決定用抵抗ＲEに
は直流電流が流れないから、両端電圧は零となつ
て、その他端を直接接地することが可能となる。
よつてコンデンサによるバイパスは全く不要とな
ることは明白であり、またトランジスタQ7のコ
レクタを見込んだインピーダンスは極めて大であ
るから回路全体の利得や歪に影響を与えることも
ない。
と同等部分は同一符号により示されている。本例
においてはトランジスタQ7、ダイオードD1及び
抵抗R4，R5，R6より成る定電流源が設けられて
おり、この定電流I7の値がトランジスタQ3に流れ
る直流電流I3と実質的に等しく設定される。この
電流出力端をトランジスタQ3のエミツタ端子に
接続することにより、トランジスタQ3に流れる
直流電流I3をそのまゝ当該定電流源により吸い込
ませるようにしている。従つて、トランジスタ
Q3のエミツタに設けられた利得決定用抵抗ＲEに
は直流電流が流れないから、両端電圧は零となつ
て、その他端を直接接地することが可能となる。
よつてコンデンサによるバイパスは全く不要とな
ることは明白であり、またトランジスタQ7のコ
レクタを見込んだインピーダンスは極めて大であ
るから回路全体の利得や歪に影響を与えることも
ない。
出力オフセツト電圧を零とするための直流帰還
はトランジスタQ3のエミツタ接続点へなされて
おり、抵抗ＲはＲ≫ＲEに選定される。こう
することによつて例えば出力端に正電圧が生じれ
ば、直流帰還系回路１及び抵抗Ｒにより正電圧
が伝達されてトランジスタQ3のエミツタ電位を
上昇せしめる。その結果トランジスタQ3の電流I3
が減少し、出力電流I4も減少して出力オフセツト
電圧を零とする方向へ回路が動作するものであ
る。
はトランジスタQ3のエミツタ接続点へなされて
おり、抵抗ＲはＲ≫ＲEに選定される。こう
することによつて例えば出力端に正電圧が生じれ
ば、直流帰還系回路１及び抵抗Ｒにより正電圧
が伝達されてトランジスタQ3のエミツタ電位を
上昇せしめる。その結果トランジスタQ3の電流I3
が減少し、出力電流I4も減少して出力オフセツト
電圧を零とする方向へ回路が動作するものであ
る。
また、エミツタ抵抗ＲEの両端電圧ＶEは、
ＶE＝（ＶGS−ＶS）＋（ＶBE2−ＶBE3） ……(6)
であるから（ＶGSはトランジスタQ1のゲート・
ソース間電圧、ＶSは抵抗ＲSの両端電圧）、(6)式
が零となるようにＶSすなわちＩD・ＲSを設定制
御するように直流帰還を施しても良いものであ
る。その例が、第２図の点線にて示されており、
定電流源（ＩD）の値をコントロールする場合
と、抵抗ＲSの値をコントロールする場合の例で
ある。
ソース間電圧、ＶSは抵抗ＲSの両端電圧）、(6)式
が零となるようにＶSすなわちＩD・ＲSを設定制
御するように直流帰還を施しても良いものであ
る。その例が、第２図の点線にて示されており、
定電流源（ＩD）の値をコントロールする場合
と、抵抗ＲSの値をコントロールする場合の例で
ある。
叙上のように、本発明によればバイパスコンデ
ンサが不要となるので、直流域まで特性の揃つた
歪のない増幅回路が得られる。また位相回転もな
く安定となると共に抵抗ＲEには直流電流が流れ
ないので電流性雑音を無視可能となると共に、集
積化が容易となる。
ンサが不要となるので、直流域まで特性の揃つた
歪のない増幅回路が得られる。また位相回転もな
く安定となると共に抵抗ＲEには直流電流が流れ
ないので電流性雑音を無視可能となると共に、集
積化が容易となる。
第１図は従来の無歪増幅回路の１例を示す図、
第２図は本発明の一実施例回路図である。 主要部分の符号の説明、Q2，Q3…増幅用トラ
ンジスタ、Q7…定電流源トランジスタ、ＲE…利
得決定抵抗。
第２図は本発明の一実施例回路図である。 主要部分の符号の説明、Q2，Q3…増幅用トラ
ンジスタ、Q7…定電流源トランジスタ、ＲE…利
得決定抵抗。
Claims (1)
- １ ベースに入力信号が印加された第１トランジ
スタと、この第１トランジスタのエミツタ電圧を
ベース入力としかつ前記第１トランジスタと逆導
電型の第２トランジスタと、前記第２トランジス
タのエミツタと基準電位点との間に接続されて回
路利得を定めるインピーダンス素子と、前記第１
及び第２トランジスタのエミツタ・コレクタ間に
一定比のミラー電流を供給する電流ミラー回路と
前記電流ミラー回路を構成するトランジスタとベ
ースを共通接続して前記ミラー電流と一定比の出
力電流を出力端に供給する第３トランジスタと、
前記出力端と基準電位点に接続された負荷抵抗
と、前記出力端から前記出力電流の直流成分に等
しい大きさの直流電流を吸い出す定電流源とを含
む増幅回路であつて、前記出力端と前記第２トラ
ンジスタのエミツタとの間に設けられた直流帰還
系と、前記第２トランジスタのエミツタ電流の直
流成分に等しい直流電流を前記第２トランジスタ
のエミツタから吸収する定電流源とを備えたこと
を特徴とする増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128188A JPS5753108A (en) | 1980-09-16 | 1980-09-16 | Amplifying circuit |
| US06/301,867 US4439745A (en) | 1980-09-16 | 1981-09-14 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128188A JPS5753108A (en) | 1980-09-16 | 1980-09-16 | Amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753108A JPS5753108A (en) | 1982-03-30 |
| JPS6130448B2 true JPS6130448B2 (ja) | 1986-07-14 |
Family
ID=14978616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55128188A Granted JPS5753108A (en) | 1980-09-16 | 1980-09-16 | Amplifying circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4439745A (ja) |
| JP (1) | JPS5753108A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3429138A1 (de) * | 1984-08-08 | 1986-02-20 | Telefunken electronic GmbH, 7100 Heilbronn | Stromspiegelschaltung aus wenigstens drei von unterschiedlichen stroemen durchflossenen transistoren |
| IT1218855B (it) * | 1984-12-28 | 1990-04-24 | Ates Componenti Elettron | Stadio amplificatore di segnali, integrato monoliticamente, ad alta dinamica di uscita |
| US5705953A (en) * | 1996-06-04 | 1998-01-06 | Itron, Inc. | Device bias based supplemental amplification |
| FR2933552B1 (fr) * | 2008-07-04 | 2014-10-10 | Centre Nat Rech Scient | Circuit d'amplification d'un signal representant une variation de resistance d'une resistance variable et capteur correspondant |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221751A (en) * | 1975-08-12 | 1977-02-18 | Toshiba Corp | Voltage follower circuit |
-
1980
- 1980-09-16 JP JP55128188A patent/JPS5753108A/ja active Granted
-
1981
- 1981-09-14 US US06/301,867 patent/US4439745A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4439745A (en) | 1984-03-27 |
| JPS5753108A (en) | 1982-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPS6130448B2 (ja) | ||
| US5869989A (en) | Amplifying electronic circuit with stable idling current | |
| JPS5890807A (ja) | トランジスタ回路 | |
| JP3517760B2 (ja) | 可変利得増幅器 | |
| JPS6343923B2 (ja) | ||
| JPH0115228Y2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JP2723547B2 (ja) | 定電流回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS6224972Y2 (ja) | ||
| JPS6340901Y2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS6126846B2 (ja) | ||
| JP2565289B2 (ja) | 指数アンプ | |
| JPS6130767B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0332094Y2 (ja) | ||
| JPS6123690B2 (ja) | ||
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPS6123691B2 (ja) | ||
| JP2567869B2 (ja) | 電圧／電流変換回路 | |
| JPS6221059Y2 (ja) | ||
| JP2732390B2 (ja) | 電流出力形コンパレータ | |
| JP3509167B2 (ja) | カレントミラー装置 |