JPS6123690B2 - - Google Patents
Info
- Publication number
- JPS6123690B2 JPS6123690B2 JP55038509A JP3850980A JPS6123690B2 JP S6123690 B2 JPS6123690 B2 JP S6123690B2 JP 55038509 A JP55038509 A JP 55038509A JP 3850980 A JP3850980 A JP 3850980A JP S6123690 B2 JPS6123690 B2 JP S6123690B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- phase
- input signal
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
本発明は位相反転回路に関し、特に入力信号と
同相及び逆相の信号を同時に得る位相反転回路に
関する。 入力信号と同相及び逆相の信号を同時に得る方
法として、例えば第１図及び第２図に示す如き回
路がある。第１図においてはトランジスタQ10の
コレクタ及びエミツタの各出力がベース入力ＶIN
に対して同相及び逆相であることを利用したもの
であつて回路構成が簡単である利点はあるが、同
一レベルの出力V01，V02を得るには利得が１にな
らざる得ないと共にトランジスタQ10による非直
線歪の発生はさけられないという欠点がある。第
２図においては、帰還増幅器２０及び２１を用い
て、前者を逆相増幅器とし後者を正相増幅器とし
て１対の正逆信号V01，V02を得るものである。こ
の回路方式では、増幅器が２個必要となつて回路
構成が複雑となると共に、増幅用トランジスタに
よる非直線歪が発生することは第１図の例と同様
である。 本発明の目的はトランジスタによる非直線歪の
発生を抑圧した簡単な構成の位相反転回路を提供
することである。 本発明の位相反転回路は、ベースに入力信号が
印加された第１のトランジスタの出力をベース入
力とする逆導電型の第２のトランジスタを設け、
これら両トランジスタに一定比の電流を供給して
両トランジスタのベース・エミツタ間電圧による
非直線性歪を互いに打消すようにし、更に第１及
び第２のトランジスタに流れる電流に対して夫々
一定比の関係にある電流をカレントミラー回路等
により発生せしめ、この発生電流を夫々用いて入
力信号と正及び逆相の信号を得るようにしたこと
を特徴としている。 以下、図面を参照しつつ本発明を説明する。 第３図は本発明の一実施例を示す回路図であ
り、入力信号ＶINはエミツタフオロワ構成のPNP
トランジスタQ1のベース入力となり、このトラ
ンジスタQ1のエミツタフオロワ出力は次段の
NPNトランジスタQ2のベース入力となる。トラ
ンジスタQ2のエミツタと基準電位（接地）点と
の間にはエミツタ抵抗ＲEが接続されている。こ
れら両トランジスタQ1及びQ2に一定比の電流
１，２（１／２＝１／α，αは一定）を供
給する例えば電流ミラー回路１が設けられてお
り、この電流ミラー回路１は図のように互いにベ
ースが共通接続されたPNP形トランジスタQ3及
びQ4を備えている。トランジスタQ4はベースと
コレクタが共通接続されたダイオード構成となつ
ており、トランジスタQ3及びQ4のエミツタ面積
比を適当に選定することによりトランジスタQ1
及びQ2への供給電流比1/αを設定できる。更
に、電流ミラー回路１にはトランジスタQ3，Q4
にベースが共通接続されたPNP形トランジスタ
Q5が設けられており、このトランジスタQ5のコ
レクタは抵抗ＲL1を介して基準電位（接地）点に
接続されている。そして、この抵抗ＲL1の両端間
から正相出力V02を導出する構成となつている。
ここで、トランジスタQ2と抵抗ＲL1とへの供給
電流２と３との比を1/α′に定めるものとす
る。 更に、トランジスタQ1のコレクタ電流１を
入力とする電流ミラー回路２が設けられており、
これは互いにベースが共通接続されたNPNトラ
ンジスタQ6，Q7より成つており、トランジスタ
Q6がダイオード構成となつてトランジスタQ1の
電流１を吸収し、トランジスタQ7がこの電流
１と一定比の関係にある電流４を発生して、
一端が基準電位（接地）点に接続された抵抗ＲL2
の両端間から逆相出力V02を導出する構成となつ
ている。こゝで電流１と４との比をα″に定
めるものとし、この比はトランジスタQ6とQ7の
エミツタ面積比により決定され得るものである。 かゝる構成において、トランジスタQ1及びQ2
のベース・エミツタ間電圧をそれぞれＶBE1及び
ＶBE2、トランジスタQ1のエミツタラインの電圧
をＶAとし、更にトランジスタQ1，Q2及び抵抗Ｒ
L1を流れる電流をそれぞれ１，２及び３と
すれば次式が成立する。 ＶA＝ＶIN＋ＶBE1 ……(1)２ ＝（ＶA−ＶBE2）／ＲE ……(2) V02＝３・ＲL1 ……(3) こゝで、３＝α′２であるために(1)式乃至
(3)式より次式が得られる。 V02＝（ＶIN＋ＶBE1−ＶBE2） ・ＲＬ１／ＲＥ・α′…(4) 一般にトランジスタのコレクタ電流CとＶBEと
の関係は次式で表わされる。 C＝S（expｑＶＢＥ／ＫＴ−１） …(5) こゝに、ｑは電子電荷、Ｋはボルツマン定数、Ｔ
は絶対温度、Sはベース・エミツタ間逆方向飽
和電流である。(5)式を変形して次式を得る。 ＶBE＝ＫＴ／ｑln（Ｃ／Ｓ＋１） …(6) 従つて、(4)式中の（ＶBE1−ＶBE2）は次式で示さ
れる。 ＶBE1−ＶBE2＝Ｋ／ｑ｛T1ln（１／Ｓ１＋１） −T2ln（α１／Ｓ２＋１）｝…(7) こゝにT1，T2はトランジスタQ1，Q2のベース・
エミツタ接合部温度である。 また、Sはトランジスタ固有の定数であるか
らS2＝βS1（βは一定）とおくことができ、
Sは極めて小なる値であつてコレクタ電流を十
分流しておけばC／S≫１が成立するから次式
が得られる。 Ｃ／Ｓ＋１≒Ｃ／Ｓ …(8) 従つて、(8)式を用いることにより(7)式は以下の
ようになる。 ＶBE1−ＶBE2≒Ｋ／ｑ｛T1ln（１／Ｓ１） −T2ln（α１／Ｓ１）｝…(9) (9)式においてトランジスタのジヤンクシヨン温度
Ｔを一定とすれば ＶBE1−ＶBE2＝ＫＴ／ｑln（β／α）…(10) (10)式より（ＶBE1−ＶBE2）は一定値となるから、
この値をγとおけば(4)式は次式となる。 V02＝（ＶIN＋γ）・ＲＬ／ＲＥ・α′ …(11) (11)式から判るように正相出力V02は各トラン
ジスタのＶBEに無関係となつて、ＶBEに起因する
歪の発生がなくなる。 次に逆相出力V01を考えると V01＝−４・ＲL2 …(12) であり、４＝α″１＝α″／α２であるから(12) 式は(1)，(2)式を用いて下記の如くなる。 V01＝−α″ＲＬ２／αＲＥ（ＶIN＋ＶBE1 −ＶBE2 …(13) (13)式においてもＶBE1−ＶBE2は一定値γである
から、 V01＝−α″ＲＬ２／αＲＥ（ＶIN＋γ） …(14) となつて、逆相出力V01もＶBEに起因する歪の発
生はない。 このように、(11)及び(14)式から判るように入
力信号ＶINと同相及び逆相の信号を同時に取り出
すことができかつ両出力とも無歪出力となる。ま
た、電流ミラー回路１，２における電流比α，
α′，α″及び抵抗ＲE，ＲL1，ＲL2を適当に選定
すれば所望の増幅度を有する正逆信号が得られ
る。尚、α＝α′＝α″＝１、ＲL1＝ＲL2＝ＲLに
選定すればγ＝０となつて各出力は次式となつて
等しいレベルを有する。
同相及び逆相の信号を同時に得る位相反転回路に
関する。 入力信号と同相及び逆相の信号を同時に得る方
法として、例えば第１図及び第２図に示す如き回
路がある。第１図においてはトランジスタQ10の
コレクタ及びエミツタの各出力がベース入力ＶIN
に対して同相及び逆相であることを利用したもの
であつて回路構成が簡単である利点はあるが、同
一レベルの出力V01，V02を得るには利得が１にな
らざる得ないと共にトランジスタQ10による非直
線歪の発生はさけられないという欠点がある。第
２図においては、帰還増幅器２０及び２１を用い
て、前者を逆相増幅器とし後者を正相増幅器とし
て１対の正逆信号V01，V02を得るものである。こ
の回路方式では、増幅器が２個必要となつて回路
構成が複雑となると共に、増幅用トランジスタに
よる非直線歪が発生することは第１図の例と同様
である。 本発明の目的はトランジスタによる非直線歪の
発生を抑圧した簡単な構成の位相反転回路を提供
することである。 本発明の位相反転回路は、ベースに入力信号が
印加された第１のトランジスタの出力をベース入
力とする逆導電型の第２のトランジスタを設け、
これら両トランジスタに一定比の電流を供給して
両トランジスタのベース・エミツタ間電圧による
非直線性歪を互いに打消すようにし、更に第１及
び第２のトランジスタに流れる電流に対して夫々
一定比の関係にある電流をカレントミラー回路等
により発生せしめ、この発生電流を夫々用いて入
力信号と正及び逆相の信号を得るようにしたこと
を特徴としている。 以下、図面を参照しつつ本発明を説明する。 第３図は本発明の一実施例を示す回路図であ
り、入力信号ＶINはエミツタフオロワ構成のPNP
トランジスタQ1のベース入力となり、このトラ
ンジスタQ1のエミツタフオロワ出力は次段の
NPNトランジスタQ2のベース入力となる。トラ
ンジスタQ2のエミツタと基準電位（接地）点と
の間にはエミツタ抵抗ＲEが接続されている。こ
れら両トランジスタQ1及びQ2に一定比の電流
１，２（１／２＝１／α，αは一定）を供
給する例えば電流ミラー回路１が設けられてお
り、この電流ミラー回路１は図のように互いにベ
ースが共通接続されたPNP形トランジスタQ3及
びQ4を備えている。トランジスタQ4はベースと
コレクタが共通接続されたダイオード構成となつ
ており、トランジスタQ3及びQ4のエミツタ面積
比を適当に選定することによりトランジスタQ1
及びQ2への供給電流比1/αを設定できる。更
に、電流ミラー回路１にはトランジスタQ3，Q4
にベースが共通接続されたPNP形トランジスタ
Q5が設けられており、このトランジスタQ5のコ
レクタは抵抗ＲL1を介して基準電位（接地）点に
接続されている。そして、この抵抗ＲL1の両端間
から正相出力V02を導出する構成となつている。
ここで、トランジスタQ2と抵抗ＲL1とへの供給
電流２と３との比を1/α′に定めるものとす
る。 更に、トランジスタQ1のコレクタ電流１を
入力とする電流ミラー回路２が設けられており、
これは互いにベースが共通接続されたNPNトラ
ンジスタQ6，Q7より成つており、トランジスタ
Q6がダイオード構成となつてトランジスタQ1の
電流１を吸収し、トランジスタQ7がこの電流
１と一定比の関係にある電流４を発生して、
一端が基準電位（接地）点に接続された抵抗ＲL2
の両端間から逆相出力V02を導出する構成となつ
ている。こゝで電流１と４との比をα″に定
めるものとし、この比はトランジスタQ6とQ7の
エミツタ面積比により決定され得るものである。 かゝる構成において、トランジスタQ1及びQ2
のベース・エミツタ間電圧をそれぞれＶBE1及び
ＶBE2、トランジスタQ1のエミツタラインの電圧
をＶAとし、更にトランジスタQ1，Q2及び抵抗Ｒ
L1を流れる電流をそれぞれ１，２及び３と
すれば次式が成立する。 ＶA＝ＶIN＋ＶBE1 ……(1)２ ＝（ＶA−ＶBE2）／ＲE ……(2) V02＝３・ＲL1 ……(3) こゝで、３＝α′２であるために(1)式乃至
(3)式より次式が得られる。 V02＝（ＶIN＋ＶBE1−ＶBE2） ・ＲＬ１／ＲＥ・α′…(4) 一般にトランジスタのコレクタ電流CとＶBEと
の関係は次式で表わされる。 C＝S（expｑＶＢＥ／ＫＴ−１） …(5) こゝに、ｑは電子電荷、Ｋはボルツマン定数、Ｔ
は絶対温度、Sはベース・エミツタ間逆方向飽
和電流である。(5)式を変形して次式を得る。 ＶBE＝ＫＴ／ｑln（Ｃ／Ｓ＋１） …(6) 従つて、(4)式中の（ＶBE1−ＶBE2）は次式で示さ
れる。 ＶBE1−ＶBE2＝Ｋ／ｑ｛T1ln（１／Ｓ１＋１） −T2ln（α１／Ｓ２＋１）｝…(7) こゝにT1，T2はトランジスタQ1，Q2のベース・
エミツタ接合部温度である。 また、Sはトランジスタ固有の定数であるか
らS2＝βS1（βは一定）とおくことができ、
Sは極めて小なる値であつてコレクタ電流を十
分流しておけばC／S≫１が成立するから次式
が得られる。 Ｃ／Ｓ＋１≒Ｃ／Ｓ …(8) 従つて、(8)式を用いることにより(7)式は以下の
ようになる。 ＶBE1−ＶBE2≒Ｋ／ｑ｛T1ln（１／Ｓ１） −T2ln（α１／Ｓ１）｝…(9) (9)式においてトランジスタのジヤンクシヨン温度
Ｔを一定とすれば ＶBE1−ＶBE2＝ＫＴ／ｑln（β／α）…(10) (10)式より（ＶBE1−ＶBE2）は一定値となるから、
この値をγとおけば(4)式は次式となる。 V02＝（ＶIN＋γ）・ＲＬ／ＲＥ・α′ …(11) (11)式から判るように正相出力V02は各トラン
ジスタのＶBEに無関係となつて、ＶBEに起因する
歪の発生がなくなる。 次に逆相出力V01を考えると V01＝−４・ＲL2 …(12) であり、４＝α″１＝α″／α２であるから(12) 式は(1)，(2)式を用いて下記の如くなる。 V01＝−α″ＲＬ２／αＲＥ（ＶIN＋ＶBE1 −ＶBE2 …(13) (13)式においてもＶBE1−ＶBE2は一定値γである
から、 V01＝−α″ＲＬ２／αＲＥ（ＶIN＋γ） …(14) となつて、逆相出力V01もＶBEに起因する歪の発
生はない。 このように、(11)及び(14)式から判るように入
力信号ＶINと同相及び逆相の信号を同時に取り出
すことができかつ両出力とも無歪出力となる。ま
た、電流ミラー回路１，２における電流比α，
α′，α″及び抵抗ＲE，ＲL1，ＲL2を適当に選定
すれば所望の増幅度を有する正逆信号が得られ
る。尚、α＝α′＝α″＝１、ＲL1＝ＲL2＝ＲLに
選定すればγ＝０となつて各出力は次式となつて
等しいレベルを有する。
【表】
〓 …………(15)
RＬ
RＬ
Claims (1)
- １ ベースに入力信号が印加された第１のトラン
ジスタと、前記第１のトランジスタのエミツタ出
力をベース入力とし前記第１のトランジスタと逆
導電型の第２のトランジスタと、前記第２のトラ
ンジスタのエミツタと所定基準電位点間に接続さ
れた第１の抵抗と、前記第１及び第２のトランジ
スタに一定比の関係にある第１及び第２の電流を
夫々供給する手段と、一端が前記所定基準電位点
に接続された第２及び第３の抵抗と、前記第２の
電流に基づいてこの電流と一定比の関係にある第
３の電流を前記第２の抵抗に供給する手段と、前
記第１の電流に基づいてこの電流と一定比の関係
にありかつ前記所定基準電位点に対して前記第３
の電流とは逆方向に流れる第４の電流を前記第３
の抵抗に供給する手段とを含み、前記第２及び第
３の抵抗の他端の各々に前記入力信号と同相及び
逆相の信号を夫々導出するようにした位相反転回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3850980A JPS56136007A (en) | 1980-03-26 | 1980-03-26 | Phase inverting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3850980A JPS56136007A (en) | 1980-03-26 | 1980-03-26 | Phase inverting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56136007A JPS56136007A (en) | 1981-10-23 |
| JPS6123690B2 true JPS6123690B2 (ja) | 1986-06-06 |
Family
ID=12527228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3850980A Granted JPS56136007A (en) | 1980-03-26 | 1980-03-26 | Phase inverting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56136007A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032419A (ja) * | 1983-08-01 | 1985-02-19 | Nec Corp | 電力増幅器 |
| JPS6053311A (ja) * | 1983-09-02 | 1985-03-27 | Nec Corp | 電力増幅器 |
-
1980
- 1980-03-26 JP JP3850980A patent/JPS56136007A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56136007A (en) | 1981-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| US4243948A (en) | Substantially temperature-independent trimming of current flows | |
| JPH0136346B2 (ja) | ||
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPS6123690B2 (ja) | ||
| JPS6341446B2 (ja) | ||
| JPS6123691B2 (ja) | ||
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPH0346581Y2 (ja) | ||
| US4439745A (en) | Amplifier circuit | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JPS6236337Y2 (ja) | ||
| JPS6222282B2 (ja) | ||
| JPS6141293Y2 (ja) | ||
| JPS6126846B2 (ja) | ||
| JPS6340901Y2 (ja) | ||
| JPS6130767B2 (ja) | ||
| US4629998A (en) | Variable gain equalizer with a mirror circuit having opposite phase relationship between input and output currents | |
| JPS6129572B2 (ja) | ||
| JP2567869B2 (ja) | 電圧／電流変換回路 | |
| JPH0330828B2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS6129573B2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JPS6325768Y2 (ja) |