JPS6141293Y2 - - Google Patents
Info
- Publication number
- JPS6141293Y2 JPS6141293Y2 JP13139180U JP13139180U JPS6141293Y2 JP S6141293 Y2 JPS6141293 Y2 JP S6141293Y2 JP 13139180 U JP13139180 U JP 13139180U JP 13139180 U JP13139180 U JP 13139180U JP S6141293 Y2 JPS6141293 Y2 JP S6141293Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- output
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は無歪増幅回路に関し、特に負帰還を施
すことなく信号歪を除去した無歪増幅回路に関す
るものである。
すことなく信号歪を除去した無歪増幅回路に関す
るものである。
増幅素子であるトランジスタの非直線性歪を除
去すべく、負帰還を施すことなくこれを除去した
回路方式が提案されかつ実用に供されている。
かゝる無歪増幅器の原理的回路を第１図に示す。
すなわちベースに入力信号υｉが印加されたPNP
トランジスタQ1をエミツタフオロワとして動作
させ、このエミツタフオロワ出力をNPNトラン
ジスタQ2のベース入力として、これら逆導電型
のトランジスタQ1，Q2に、トランジスタQ3，Q4
及び抵抗R2，R4より成るカレントミラー回路に
より常に一定比の関係にある電流i1及びi2をそれ
ぞれ供給している。尚、トランジスタQ2のエミ
ツタと接地間にはエミツタ抵抗R1が設けられて
後述の如く回路電流を定めている。
去すべく、負帰還を施すことなくこれを除去した
回路方式が提案されかつ実用に供されている。
かゝる無歪増幅器の原理的回路を第１図に示す。
すなわちベースに入力信号υｉが印加されたPNP
トランジスタQ1をエミツタフオロワとして動作
させ、このエミツタフオロワ出力をNPNトラン
ジスタQ2のベース入力として、これら逆導電型
のトランジスタQ1，Q2に、トランジスタQ3，Q4
及び抵抗R2，R4より成るカレントミラー回路に
より常に一定比の関係にある電流i1及びi2をそれ
ぞれ供給している。尚、トランジスタQ2のエミ
ツタと接地間にはエミツタ抵抗R1が設けられて
後述の如く回路電流を定めている。
更に回路出力を得るためにトランジスタQ5が
設けられており、トランジスタQ3と共にベース
共通接続されてこれまたカレントミラー回路を構
成し、出力抵抗ＲLへトランジスタQ2に流れる電
流に対して一定比の電流出力を供給するようにし
ている。各電流比はカレントミラー回路のカレン
トミラー比により決定されるもので、エミツタ抵
抗R2とR3の比及びR2とR4の比により定まる。
設けられており、トランジスタQ3と共にベース
共通接続されてこれまたカレントミラー回路を構
成し、出力抵抗ＲLへトランジスタQ2に流れる電
流に対して一定比の電流出力を供給するようにし
ている。各電流比はカレントミラー回路のカレン
トミラー比により決定されるもので、エミツタ抵
抗R2とR3の比及びR2とR4の比により定まる。
かくすることにより、トランジスタQ2に流れ
る電流i2は、 i2＝（υｉ＋ＶBE1−ＶBE2）／R1 ……(1) となる。こゝに、ＶBE1，ＶBE2はトランジスタ
Q1，Q2のベース・エミツタ間電圧である。こゝ
で、一般にトランジスタにおけるＶBEとエミツタ
電流ｉとの関係は、 ＶBE＝ｋＴ／ｑ・ni／Is ……(2) で表わされる。こゝにｋはボルツマン定数、Ｔ
は接合部絶対温度、ｑは電子電荷、Isは逆方向飽
和電流である。従つて、(1)式におけるＶBE1−ＶB
Ｅ２は、 ＶBE1−ＶBE2＝ｋＴ／ｑni1／i2 ……(3) と表わすことができる。尚、両トランジスタ
Q1，Q2の温度条件は同一と仮定している。更
に、カレントミラー回路によりi1／i2＝αとして
一定値に制御されるものとすれば(3)式は一定とな
つてこれをγとすれば(1)式は、 i2＝（υｉ＋γ）／R1 ……(4) となり、トランジスタのＶBEに無関係でトラン
ジスタQ2のエミツタ抵抗R1にのみ依存する無歪
電流が得られることが判る。
る電流i2は、 i2＝（υｉ＋ＶBE1−ＶBE2）／R1 ……(1) となる。こゝに、ＶBE1，ＶBE2はトランジスタ
Q1，Q2のベース・エミツタ間電圧である。こゝ
で、一般にトランジスタにおけるＶBEとエミツタ
電流ｉとの関係は、 ＶBE＝ｋＴ／ｑ・ni／Is ……(2) で表わされる。こゝにｋはボルツマン定数、Ｔ
は接合部絶対温度、ｑは電子電荷、Isは逆方向飽
和電流である。従つて、(1)式におけるＶBE1−ＶB
Ｅ２は、 ＶBE1−ＶBE2＝ｋＴ／ｑni1／i2 ……(3) と表わすことができる。尚、両トランジスタ
Q1，Q2の温度条件は同一と仮定している。更
に、カレントミラー回路によりi1／i2＝αとして
一定値に制御されるものとすれば(3)式は一定とな
つてこれをγとすれば(1)式は、 i2＝（υｉ＋γ）／R1 ……(4) となり、トランジスタのＶBEに無関係でトラン
ジスタQ2のエミツタ抵抗R1にのみ依存する無歪
電流が得られることが判る。
この(2)式で示される無歪電流が、トランジスタ
Q3，Q5によるカレントミラー回路によりトラン
ジスタQ5に伝達されるから、この伝達比をβ
（一定値）とすれば、出力電流i0は、 i0＝（υｉ＋γ）β／R1 ……(5) と表わされる。従つて出力電圧υ０は、 υ０＝（υｉ＋γ）β・ＲL／R1 ……(6) となつて無歪出力が得られるものである。尚、
各カレントミラー回路の伝達比α，βを共に１と
すればγ＝０となるから(6)式は、 υ０＝υｉ・ＲL／R1 ……(7) となつて、ＲL／R1倍の増幅利得を有する無歪
回路となる。この条件下において、本回路に流れ
る電流はi1＋i2＋i0＝３・i0となつており、実際に
出力に寄与する電流はi0であるから、1/3の電流
のみが有効電流となり、他の2/3の電流はいわゆ
る無効電流となつて無駄が大となつて好ましくな
い。
Q3，Q5によるカレントミラー回路によりトラン
ジスタQ5に伝達されるから、この伝達比をβ
（一定値）とすれば、出力電流i0は、 i0＝（υｉ＋γ）β／R1 ……(5) と表わされる。従つて出力電圧υ０は、 υ０＝（υｉ＋γ）β・ＲL／R1 ……(6) となつて無歪出力が得られるものである。尚、
各カレントミラー回路の伝達比α，βを共に１と
すればγ＝０となるから(6)式は、 υ０＝υｉ・ＲL／R1 ……(7) となつて、ＲL／R1倍の増幅利得を有する無歪
回路となる。この条件下において、本回路に流れ
る電流はi1＋i2＋i0＝３・i0となつており、実際に
出力に寄与する電流はi0であるから、1/3の電流
のみが有効電流となり、他の2/3の電流はいわゆ
る無効電流となつて無駄が大となつて好ましくな
い。
従つて本考案は電流の無駄を省いて効率の良い
無歪増幅回路を提供することを目的としている。
無歪増幅回路を提供することを目的としている。
本考案による無歪増幅回路は、互いに逆導電型
の２個のトランジスタに互いに一定比の電流をカ
レントミラー回路等の手段により供給するように
して両トランジスタの非直線性歪を打消すように
した回路を対象とし、その特徴とするところは、
これら両トランジスタに流れる電流の和の電流を
導出してこの和電流に対して一定比の出力電流を
カレントミラー回路等の電流発生手段により得る
ようにしたことである。
の２個のトランジスタに互いに一定比の電流をカ
レントミラー回路等の手段により供給するように
して両トランジスタの非直線性歪を打消すように
した回路を対象とし、その特徴とするところは、
これら両トランジスタに流れる電流の和の電流を
導出してこの和電流に対して一定比の出力電流を
カレントミラー回路等の電流発生手段により得る
ようにしたことである。
以下に図面によりこの考案につき説明する。
第２図は本考案の一実施例回路図であり、第１
図と同等部分は同一符号により示されている。本
例においては、トランジスタQ1，Q2へ一定比の
電流を供給するためのカレントミラー回路のトラ
ンジスタQ3，Q4に流れる電流i2及びi1の和電流i3
＝i1＋i2をベース接地型のNPNトランジスタQ6に
より取り出し、このトランジスタQ6のコレクタ
電流を別のカレントミラー回路を構成するトラン
ジスタQ7へ入力するようにしている。尚、Ｅは
トランジスタQ6のベースバイアス用電圧源を示
している。
図と同等部分は同一符号により示されている。本
例においては、トランジスタQ1，Q2へ一定比の
電流を供給するためのカレントミラー回路のトラ
ンジスタQ3，Q4に流れる電流i2及びi1の和電流i3
＝i1＋i2をベース接地型のNPNトランジスタQ6に
より取り出し、このトランジスタQ6のコレクタ
電流を別のカレントミラー回路を構成するトラン
ジスタQ7へ入力するようにしている。尚、Ｅは
トランジスタQ6のベースバイアス用電圧源を示
している。
ダイオード接続構成とされた入力トランジスタ
Q7に流れる電流i3に対して一定比の電流i0を出力
する出力トランジスタQ8が設けられており、こ
の比が抵抗R5とR6との比により決定される。そ
してトランジスタQ8の出力電流i0が抵抗ＲLへ供
給されて、その両端電圧が出力電圧υ０として導
出されてなるものである。他の回路構成について
は第１図のそれと同等となつているから、説明か
省略される。
Q7に流れる電流i3に対して一定比の電流i0を出力
する出力トランジスタQ8が設けられており、こ
の比が抵抗R5とR6との比により決定される。そ
してトランジスタQ8の出力電流i0が抵抗ＲLへ供
給されて、その両端電圧が出力電圧υ０として導
出されてなるものである。他の回路構成について
は第１図のそれと同等となつているから、説明か
省略される。
かゝる構成に於ても、各回路電流i1，i2，i3及
びi0はすべて無歪電流であるから回路出力υ０は
無歪信号となることは明白である。そして、各カ
レントミラー回路の伝達比をすべて１に等しく選
定した場合を考えると、トランジスタQ3に流れ
る電流i2は(4)式より、 i2＝υｉ／R1 ……(8) となり、電流i1にも等しくなつているから、 i3＝i1＋i2＝2i2＝２υｉ／R1 ……(9) となる。更にi3＝i0であるから、 i0＝2i2／R1 ……(10) となつていることが判る。
びi0はすべて無歪電流であるから回路出力υ０は
無歪信号となることは明白である。そして、各カ
レントミラー回路の伝達比をすべて１に等しく選
定した場合を考えると、トランジスタQ3に流れ
る電流i2は(4)式より、 i2＝υｉ／R1 ……(8) となり、電流i1にも等しくなつているから、 i3＝i1＋i2＝2i2＝２υｉ／R1 ……(9) となる。更にi3＝i0であるから、 i0＝2i2／R1 ……(10) となつていることが判る。
すなわち、回路に流れる全電流はi1＋i2＋i0＝
2i0となつており、よつて全電流の1/2が出力電流
として有効に消費されることになつて、従来例に
比し効率が良好となるものである。
2i0となつており、よつて全電流の1/2が出力電流
として有効に消費されることになつて、従来例に
比し効率が良好となるものである。
更に、出力電圧υ０は、
υ０＝ＲL・i0＝２υｉ・ＲL／R1 ……(11)
と表わされるから、(7)式で示される従来例の出
力電圧υ０に対して２倍の利得が得られることに
なる。逆に、利得を同一とすれば利得決定抵抗の
大きさは1/2で良いことになり、その結果容量性
負荷が接続されている場合には、回路時定数τ＝
CRが1/2となり（Ｃが同一の場合）、従つて利得
が3dB低下するロールオフ周波数は１／τに比例
するために従来例に比し２倍となり、周波数帯域
が２倍に向上する利点もある。
力電圧υ０に対して２倍の利得が得られることに
なる。逆に、利得を同一とすれば利得決定抵抗の
大きさは1/2で良いことになり、その結果容量性
負荷が接続されている場合には、回路時定数τ＝
CRが1/2となり（Ｃが同一の場合）、従つて利得
が3dB低下するロールオフ周波数は１／τに比例
するために従来例に比し２倍となり、周波数帯域
が２倍に向上する利点もある。
尚、上記におけるベース接地型トランジスタ
Q6は省略されても良く、また第２図に示した回
路と全く相補対称（コンプリメンタリ）な別の回
路を設けて同一入力信号でいわゆるプツシユプル
駆動すれば、効率の良いプツシユプル無歪増幅回
路が得られる。またカレントミラー回路を用いた
がこれと同等機能を有する回路を用いても良いこ
とは勿論である。
Q6は省略されても良く、また第２図に示した回
路と全く相補対称（コンプリメンタリ）な別の回
路を設けて同一入力信号でいわゆるプツシユプル
駆動すれば、効率の良いプツシユプル無歪増幅回
路が得られる。またカレントミラー回路を用いた
がこれと同等機能を有する回路を用いても良いこ
とは勿論である。
第１図は従来の無歪増幅回路の回路図、第２図
は本考案の実施例回路図である。 主要部分の符号の説明、Q1，Q2……増幅用ト
ランジスタ、Q3，Q4，Q7，Q8……カレントミラ
ー用トランジスタ、ＲL……出力抵抗。
は本考案の実施例回路図である。 主要部分の符号の説明、Q1，Q2……増幅用ト
ランジスタ、Q3，Q4，Q7，Q8……カレントミラ
ー用トランジスタ、ＲL……出力抵抗。
Claims (1)
- ベースに入力が印加された第１トランジスタ
と、前記第１トランジスタの出力がベース印加さ
れこの第１トランジスタと逆導電型の第２トラン
ジスタと、前記第１及び第２トランジスタに一定
比の関係にある電流を夫々供給する電流供給手段
と、前記第１及び第２トランジスタに流れる電流
の和の電流を導出してこの和電流に対して所定比
の出力電流を発生する電流発生手段とを含み、前
記出力電流に応じて増幅信号を得るようにした無
歪増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13139180U JPS6141293Y2 (ja) | 1980-09-16 | 1980-09-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13139180U JPS6141293Y2 (ja) | 1980-09-16 | 1980-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5756012U JPS5756012U (ja) | 1982-04-01 |
| JPS6141293Y2 true JPS6141293Y2 (ja) | 1986-11-25 |
Family
ID=29491678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13139180U Expired JPS6141293Y2 (ja) | 1980-09-16 | 1980-09-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6141293Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4307606A1 (de) * | 1992-04-09 | 1993-10-14 | Pioneer Electronic Corp | Leistungsverstärker |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161511U (ja) * | 1985-03-25 | 1986-10-06 |
-
1980
- 1980-09-16 JP JP13139180U patent/JPS6141293Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4307606A1 (de) * | 1992-04-09 | 1993-10-14 | Pioneer Electronic Corp | Leistungsverstärker |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5756012U (ja) | 1982-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| JPS6023528B2 (ja) | プツシユプル増幅回路 | |
| JPS6141293Y2 (ja) | ||
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6126846B2 (ja) | ||
| JPS6340901Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| US4356455A (en) | Amplifier | |
| JPS6123691B2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPS6333726B2 (ja) | ||
| JPS6224972Y2 (ja) | ||
| JPS6130767B2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPS6123690B2 (ja) | ||
| JPH0115220Y2 (ja) | ||
| JPS6130329Y2 (ja) | ||
| JPS623604B2 (ja) | ||
| KR840001120B1 (ko) | 증폭기 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS62230105A (ja) | 電力増幅回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPS593608Y2 (ja) | 差動増幅器 |