KR840001120B1 - 증폭기 - Google Patents

Abstract

내용 없음.

Description

증폭기

제1도는 본 발명의 1실시예의 회로도.

제2도는 본 발명의 다른 실시예의 회로도.

제3도(a), (b)는 제1, 2도에 있어서의 보상용 다이오우드의 다른 실시예를 표시하는 1부 회로도.

본 발명은 증폭기에 관한 것이며, 특히 바이포울러 트랜지스터를 사용한 증폭이에 관한 것이다.

증폭기에 있어서는 저 왜곡을 특성을 가지는 것이 요구되지만 그 때문에 부귀환을 가하여서 왜곡을 억압하는 방법이 널리 사용되고 있다. 그러나 부귀환에 의한 증폭도의 저하는 피할 수 없으며 따라서 소망하는 증폭도를 얻는데는 많은 증폭소자가 필요하게 될 뿐만 아니라 증폭회로 전체의 안정도가 나빠져서 발진을 나타내는 위험성도 존재한다.

특히 증폭소자인 트랜지스터에 있어서는 그의 입출력 특성이 비직선성을 나타내기 때문에 이 비직선성을 개선하기 위하여 대전류를 흘린다든지 부귀환을 가한다든지 하고 있으나 어느 것이나 바람직하지는 않으며, 특히 부귀환에 의한 해결법은 상술의 결점을 그대로 지니는 것이다.

본 발명의 목적은 부귀환을 가하는 일없이 증폭용 트랜지스터의 비직선 왜곡을 개선할 수 있는 간단한 구성의 증폭회로를 제공하는데 있다.

본 발명의 증폭회로는 입력신호가 베이스에 인가된 증폭용 트랜지스터의 베이스. 에미터간전압을 별도로 설치한 다이오우드등의 PN접합소자의 순(順)방향전압에 의해 없애서 보상하도록한 것으로서, 그 특징으로 하는 바는 증폭용 트랜지스터의 에미터에 일단이 접속된 임피이던스 소자와, 이 임피이던스소자의 타단은 기준전위 결과의 사이에 있어서 트랜지스터에 흐르는 전류방향에 대하여 그 임피이던스를 나타내도록 접속된 PN접합소자와, 이 PN접합소자와 트랜지스터에 일정비의 전류를 공급하는 수단을 포함하며 이 트랜지스터 또는(및) PN접합소자에 흐르는 전류의 변화에 따라서 출력을 얻도록 한 데 있다.

다음에 본 발명을 도면을 참조하면서 설명한다.

제1도는 본 발명의 1실시예의 회로도이며 베이스에 입력신호 V_IN이 인가된 NPN 트랜지스터 Q₁의 에미터에는 에미터저항 R_E가 접속되어 있으며, 이 저항 R_E와 기준전위인 접지점과의 사이에는 다이오우드 D₁이 설치되어 있다.

이 다이오우드 D₁은 도와같이 트랜지스터 Q₁에 흐르는 전류 I₁의 방향에 대하여는 고임피이던스를 나타내어 이 전류 I₁의 유입을 저지하는 극성으로 접속되어 있다.

이들 트랜지스터 Q₁및 다이오우드 D₁일정비의 전류 I₁및 I₄(I₁/I₄=1/α,α는 일정)를 제공하는 예를들면 전류밀러회로(1),(2)가 설치되어 있다. 전류 밀러회로(1)는 서로 베이스가 공통 접속된 PNP 트랜지스터 Q₂, Q₃및 Q₄와 각 에미터저항 R₁, R₂및 R₃으로 이루어지고 트랜지스터 Q₂는 베이스와 콜렉터가 공통접속된 다이오우드구성으로 되어있으며 저항 R₁~R₃의 선정에 의해 각 트랜지스터 Q₂∼Q₄의 출력전류 I₁, I₂및 I₃의 비가 소망하는 바에 선정될 수 있는 것이다.

트랜지스터 Q₂의 출력전류가 트랜지스터 Q₁의 공급전류 I₁로 되어 있으며, 또 트랜지스터 Q₄의 출력전류 I₃이 출력부하저항 R_L의 공급원으로 되어 있다.

전류 밀러회로(2)는 서로 베이스가 공통 접속된 NPN 트랜지스터 Q₅, Q₆및 Q₇과 각 에미터 저항 R₄, R₅및 R₆으로 이루어져 있으며, 트랜지스터 Q₇이 다이오우드구성으로 되어서 저항 R₄∼R₅의 선정에 의해 각 트랜지스터 Q₆~Q₇의 출력전류가 소망하는 바에 선정되어 있다.

또 본예에 있어서는 트랜지스터 Q₅, Q₆의 콜렉터출력은 서로 공통접속되어서 다이오우드 D₁과 에미터 저항 R_E와의 공통접속점에 접속되며, 전류 I₁과 I₄와의 합의 전류 I₅=I₁+I₄를 흡입하는 구성이다. 그리하여 트랜지스터 Q₇의 콜렉터출력과 앞서의 밀러회로(1)의 트랜지스터 Q₃의 콜렉터출력이 공통접속되어서, 양 밀러회로(1), (2)의 전류치를 관련짓고 있다. 그리하여 예를들면 각 저항 R₁~R₆을 모두 같은 치로 선정하므로써 I₁=I₂=I₃=I₄(α=1) 및 I₅=2I₁=2I₄로 되도록 전류치가 정하여져 있다.

이러한 구성에 있어서, 다이오우드 D₁과 저항 R_E와의 접속접의 전위를 Va로 하여, 다이오우드 D₁의 순방향전압을 V_BE2및 트랜지스터 Q₁의 베이스. 에미터간전압을 V_BE1로 하므로써 다음식이 성립한다.

여기서 Va=-V_BE2이기 때문에 (1)식은 다음식으로 된다.

따라서 출력 V_OUT는 다음식으로 표시된다.

여기서 트랜지스터나 다이오우드의 PN접합의 전압

V_BE와 전류 I와의 관계는 일반적으로 다음식으로 표시된다.

여기서는 k볼 쯔만정수, T는 접합부온도, q는 전자전하, Is는 역방향 포화전류를 각각 표시한다.

따라서 트랜지스터 Q₁및 다이오우드 D₁의 접합부 온도를 T₁, T₂로 하고 또 포화전류를 Is₁, Is₂로 하면 각각 다음식이 성립한다.

여기서 트랜지스터 Q₁과 다이오우드 D₁의 특성을 동일하게 하고 온도조건도 열결합등에 의해 동일(T)로 하면 (5)식에서 다음식이 얻어진다.

이 (6)식은 일정하기 때문에 이것을 γ로 하면 (3)식은

로 되어서 트랜지스터의 V_BE에 관계없이 되어 왜곡이 제거되게 된다. 특히 I₁=I₄로 하여 α=1로 하면

으로 되는 것을 알 수 있다.

본 회로에 있어서는 트랜지스터 Q₁에 흐르는 전류 I₁, 다이오우드 D₁에 흐르는 전류 I₄, 더 나아가서는 이들 양소자에 흐르는 전류의 합(合) 전류 I₅(I₁+I₄)는 모드 입력신호 V_IN에 따라서 고르게 변화하는 것이므로 이들 전류의 변화에 따라서 출력을 끄집어 내도록 하면 되는 것이다. 따라서 이들 전류의 전류로 중에 부하저항 R_L을 삽입하여 이 저항 R_L의 양단전압을 출력으로 할 수가 있다. 이러한 일예를 제2도에 표시하고 있으며, 제1도와 동등부분은 동일부호로써 표시되어 있다.

도에 있어서는 트랜지스터 Q₁의 콜렉터부하에 저항 R_L을 사용하고 있으며, 전류원(3)에 의해서 I₁/I₄=1/α인 관계를 유지하여서 전류 I₅(I₁+I₄)를 흡입하도록 하여서 트랜지스터 Q₁의 V_BE1에 의한 왜곡을 없애고 있다.

제3도는 제1, 2도에 있어서의 보상용 다이오우드 D₁의 별개의 구성을 표시하는 1부 회로도이며 (a)는 NPN 트랜지스터 Q₈의 콜렉터와 베이스를 공통접속하여서 다이오우드 구성으로한 것이며 (b)는 PNP 트랜지스터 Q₈의 콜렉터에 전원 +B₂을 인가하여 이 바이어스 +B₂의 치를 적당히 설정하므로써 트랜지스터 Q₁의 V_CE(콜렉터, 여미터간 전압)와 트랜지스터 Q₈의 V_CE와를 동일하게 되도록하고, 결과로서 양트랜지스터에 있어서의 접합온도 T나 포화전류 Is의 치를 동일하게 하고 있다.

또 트랜지스터 Q₈의 콜렉터와 전원 B₂와의 사이에 저항 R_E과 같은 저항을 설치하여 입력 V_IN의 변화에 의한 트랜지스터 Q₁의 V_CE의 변화분을 보상하여서 보다 완벽하게 할 수가 있다.

또 저항 R_E, R_L의 적어도 하나를 리액턴스를 포함하는 임피이던스로 하여 소망하는 주파수 특성을 갖도록하면 등화증폭기로도 된다. 또 트랜지스터 Q₁와 역도전형의 PNP트랜지스터를 사용한 증폭기를 따라 설치하여 상보형증폭기를 구성하여 저왜곡율의 전력증폭기로 할수도 있는 것이다.

본 발명에 의하면 극히 간단한 구성에 의해 트랜지스터의 V_BE에 의한 왜곡을 제거할 수가 있기 때문에 부귀환을 가하는 일없이 저 왜곡율의 증폭기가 얻어져서 퍽합리적이다.

또한 상기에 있어서는 전류 공급수단의 1예로서 전류밀러회로를 표시하였으나 이것에 한정되는 일없이 여러가지로 변형이 가능하다.

Claims (1)

1. 베이스에 입력신호가 인가된 트랜지스터와, 상기 트랜지스터의 에미터에 1단이 접속된 임피이던스소자와, 상기 임피이던스소자의 타단과 기준전위점과의 사이에 있어서 상기 트랜지스터에 흐르는 전류방향에 대하여 고 임피이던스를 나타내도록 접속된 PN 접합소자와, 상기 트랜지스터 및 PN 접합소자에 일정비의 전류를 공급하는 수단과, 상기 트랜지스터 소자 또는(및) PN접합소자에 흐르는 전류의 변화에 따라서 출력을 도출하는 수단을 포함하는 증폭기.

Images