KR840001335Y1

KR840001335Y1 - 증폭회로

Info

Publication number: KR840001335Y1
Application number: KR2019840005586U
Authority: KR
Inventors: 아끼라 기꾸찌
Original assignee: 파이오니아 가부시끼 가이샤; 마쓰모도 세이야
Priority date: 1980-10-10
Filing date: 1984-06-14
Publication date: 1984-07-30

Abstract

내용 없음.

Description

증폭회로

제1도는 종래의 증폭회로의 예를 표시하는 도면.

제2도는 제1도의 회로의 전압분포도.

제3도 및 제4도는 본 고안의 실시예의 회로도.

본 고안은 증폭회로에 관한 것이며 특히 바이포울러 트랜지스터를 사용한 증폭회로에 관한 것이다.

트랜지스터를 증폭소자로서 사용한 증폭기에 있어서는 트랜지스터의 베이스.에미터간의 입출력 특성이 비직선성을 나타내기 때문에 부귀환을 가하여서 이 비직선성에 의한 왜곡을 억압하는 방법이 일반적으로 채용되고 있었다.

그러나 부귀환을 가하면 증폭도의 저감은 피할 수 없으며, 따라서 소망하는 증폭도를 얻는데는 많은 트랜지스터가 필요하게 될 뿐만 아니라, 회로의 안전도가 나빠져서 발진을 나타내는 위험성도 존재한다.

이 때문에, 부귀환을 가하는 일없이 트랜지스터의 비직선성에 의한 왜곡을 개선할 수가 있는 증폭기가 고안되어 있다. 이러한 증폭기의 일예가 제1도에 표시되어 있으며, 증폭되여야 할 입력신호 V_IN은 에미터플로워 구성의 PNP형 트랜지스터 Q₁의 베이스 입력으로 되어 이 트랜지스터 Q₁의 에미터 플로워 출력은 다음단계의 증폭용 NPN형 트랜지스터 Q₂의 베이스 입력으로 된다.

트랜지스터 Q₂의 에미터와 기준전위(접지)점과의 사이에는 에미터 저항R1이 접속되어 있다.

이들 양 트랜지스터 Q₁및 Q₂에 일정비의 전류 I₁,I₂(I1/I2=1/α,α는 일정)을 공급하는 예를들면 전류밀러회로(1)가 설치되어 있으며, 이 전류밀러회로(1)는 도면과 같이 서로 베이스가 공통 접속된 PNP형 트랜지스터 Q₃및 Q₄를 갖추고 있다. 트랜지스터 Q₄는 베이스와 콜렉터가 공통접속된 다이오우드 구성으로 되어 있으며 트랜지스터 Q₃및 Q₄의 각 에미터 저항 R₂및 R₃을 적당히 선정하므로서 트랜지스터 Q₁및 Q₂에 대한 공급전류비 1/α를 선정할 수 있다.

또 전류밀러회로(1)에는 트랜지스터 Q₃,Q₄에 베이스가 공통 접속된 PNP형 트랜지스터 Q₅가 설치되어 있으며, 이 트랜지스터 Q5의 콜렉터는 저항 RL을 통하여 기준전위(접지)점에 접속되어 있다.

그리하여 이 저항 R_L의 양단 사이에는 증폭출력 V_OUT를 도출하는 구성으로 되어 있다. 여기서 트랜지스터 Q₅의 에미터 저항 R₄의 값의 선정에 의해 트랜지스터 Q₂와 저항 R_L에 대한 공급전류 I₂와 I₃와의 비를 1/α'로 정하는 것으로 한다.

이러한 구성에 있어서, 트랜지스터 Q₁및 Q₂의 베이스. 에미터간 전압을 각각 V_BE1및 V_BEL2, 트랜지스터 Q₁의 에미터라인의 전압을 V_A로 하고, 또 트랜지스터 Q₁,Q₂및 저항 R_L을 흐르는 전류를 각각 I₁,I₂및 I₃이라고 하면 다음식이 성립한다.

V_A=V_IN+V_BE1……………………………… (1)

I₂=(V_A-V_BE2)/R₁………………………… (2)

V_OUT=I₃.R_L…………………………………(3)

여기서 I₃=α'I₂이기 때문에 (1)식 내지 (3)식에서 다음식이 얻어진다.

V_OUT=(V_IN+V_BE1-V_BE2)·α' ………………………… (4)

일반적으로 트랜지스터의 콜렉서전류 IC와 VBE와의 관계는 다음식으로 표시된다.

I_C=I_S(exp-1) ………………………… (5)

여기서 q는 전자전하, k는 볼쯔만정수, T는 절대온도, I_S는 베이스.에미터 간 역방향 포화전류이다.

(5)식을 변형하여 다음식을 얻는다.

………………………… (6)

따라서 (4)식중의 (V_BE1-V_BE2)는 다음식으로 표시된다.

………………… (7)

여기서 T₁,T₂는 트랜지스터 Q₁,Q₂의 베이스.에미터 접합부 온도이다.

또 I_S는 트랜지스터 고유의 정수이므로 I_S2=β_IS1(β는 일정)로 놀 수가 있으며 I_S는 극히 작은 값으로서 콜렉터 전류를 충분히 흘려놓으면 I_C/I_S>1이 성힙하기 때문에 다음식이 얻어진다.

………………………… (8)

따라서 (8)식을 사용하므로써 (7)식은 다음과 같이 된다.

………………… (9)

(9)식에 있어서 트랜지스터의 접합부 온도 T를 일정하다고 하면

V_BE1-V_BE2=(β/α) ………………………… (10)

(10)식에서 (V_BE1-V_BE2)는 일정치로 되므로 이 치를 r로 하면 (4)식은 다음식이 된다.

V_OUT=(V_IN+γ)··α' ………………………… (11)

(11)식에서 알 수 있듯이 출력 V_OUT는 각 트랜지스터 V_BE에 관계없게 되어서 V_BE에 기인하는 왜곡의 발생이 없어진다. 이와 같이 부귀환을 가하는 일없이 트랜지스터의 비직선성에 의한 왜곡을 개선할 수가 있다. 여기서 R₁=R₂=R₃=R₄로 선정하면 (11)식에 있어서 γ=0,α'=1로 되어 회로의 이득 G는 R_L/R₄로 된다. 지금 G=R_L/R₄≒2로 하면 출력저항 R_L, 트랜지스터 Q₅및 저항 R₄의 직렬회로의 각 전압분포는 사인상 입력신호에 대하여 제2도와 같이된다. 도에 있어서 VR₄는 저항 R₂의 양단전압, V_CE는 트랜지스터 Q₅의 에미터. 콜렉터간 전압 및 V_RL은 출력저항 R_L의 양단전압(V_OUT)을 포함하고 있다. 그리하여 입력단의 트랜지스터 Q₁및 Q₂의 에미터와 베이스의 각점에 있어서의 진폭은 거의 V_R4와 같게 되어서 이득 G가 대로 선정되는 경우에는 제2도에서도 알 수 있듯이 출력단위 진폭 V_RL(=V_OUT)이 극히 크게 되어서 각 트랜지스터 Q₁,Q₂의 에미터나 베이스에 있어서의 진폭은 작아진다.

따라서 필요한 이득 G을 얻기 위하여 회로전원+B1을 대로 설정하면 트랜지스터, Q₁,Q₂에는 헛된 전압이 걸려서 전력낭비가 크게 될뿐만 아니라, 내압이 큰 것 또는 P_C가 큰 트랜지스터를 사용할 필요가 있어서 불합리하게 된다.

따라서 본 고안의 목적은 회로이득을 충분히 확보하면서 전력소비가 적은 왜곡이 없는 증폭회로를 제공하는 것을 목적으로 하고 있다.

본 고안의 증폭회로는 베이스에 입력신호가 인가된 제1 트랜지스터의 출력을 베이스 입력으로하여 이 제1트랜지스터와 역도전형의 제2트랜지스터를 설치하고 양 트랜지스터에 일정비의 전류를 공급하여 양 트랜지스터의 베이스. 에미터간 전압을 없애도록 하고 다시 이를 양 트랜지스터의 어느 쪽이든가 한쪽에 흐르는 전류와 일정비의 관계에 있는 전류를 발생 출력하도록 전류출력수단을 설치하고 이들 트랜지스터에 대한 전류공급수단의 동작전압원과 전류출력수단의 동작전압원을 별개로 설치하여 후자의 전압의 절대치를 전자의 그것보다 크게하도록 한 것을 특징으로 하고 이다.

다음에 도면에 사용하여 본 고안을 설명한다.

제3도는 본 고안의 1실시예의 회로도이며, 제1도와 동등부분은 동일부호에 의해 표시되어 있다. 제1도에 있어서의 전류밀러회로(1)의 트랜지스터 Q₅는 제거되어 있으며, 트랜지스터 Q₃,Q₄로 이루어진 전류밀러회로(1')가 설치되어서 양 트랜지스터 Q₁,Q₂에 일정비의 전류 I₁및 I₂가 각각 공급된다.

그리하여 트랜지스터 Q₁에 흐르는 전류 I₁를 입력으로 하고 이것과 일정비의 관계에 있는 전류 I₄를 출력하는 전류밀러회로(2)가 설치되어 있다.

이 회로(2)는 다이오우드 접속된 NPN 트랜지스터 Q₆과, 이 트랜지스터의 베이스와 공통베이스를 가진 NPN 트랜지스터 Q₇과, 에미터 저항 R₅및 R₉으로 이루어진다. 트랜지스터 Q₇에 의한 출력전류 I₄가 부하저항 R_L에 공급되어서 이 양단에서 출력 V_OUT가 얻어지게된다. 그리하여 이 전류밀러회로(2)의 동작전압원으로서,전류밀러회로 1'의 동작전압원+B₁와는 다른 전압원 -B₂가 설치되어 있다. 여기서 전류밀러회로의 각 에미터 저항을 적당히 설정하여 전류 I₁과 I₄과의 비를 1/β로 정하는 것으로 한다.

이러한 구성에 있어서도 (1),(2)식이 성립하며, 출력 V_OUT는 다음식으로 된다.

V_OUT=-I₄·R_L………………………… (12)

그리하여 I₄₌β_I1,I₂=αI₁이므로 (1),(2)식 및 (12)식에서 다음식이 얻어진다.

V_OUT=-(V_IN+V_BE1-V_BE2) ………………………… (13)

또 V_BE1-V_BE2는 식(10)에서 일정치 γ이므로

V_OUT=-(VIN+γ) ………………………… (14)

로 된다. (14)식에서 알 수 있듯이 출력 V_OUT는 트랜지스터 V_BE에 관계없게 되어 V_BE에 기인하는 왜곡의 발생이 없다. 또한 α=1, β-1(R₁=R₂=R₃=R₅=R₆)라고 하면 γ=0으로 되어 출력 V_OUT는 -·VIN로 되는 것은 명백하다.

상기 조건 즉 α=1, β=1인 조건에서, 출력 V_OUT의 최대 진폭을 28볼트로하여 회로의 이득 G을 20dB로 설정하는 것으로 하면 저항 R_L의 양단진폭은 V_OUT그자체로 되고, 그때의 저항 R₆의 양단진폭은 2.8볼트로 된다. 따라서 전원 -B₂의 전압은 30볼트 이상의 값이 필요하게 된다.

그러나 이때의 저항 R₁,R₂,R₃의 각 양단의 진폭은 초대 2.8볼트로 되어 있으므로 회로전원 +의 최소치는 다음과 같이 하여서 산출 가능해 진다.

+B₁(min)=2.8+V_CE+2.8+V_BE4

여기서 V_CE는 트랜지스터 Q₂의 콜렉터. 에미터간 전압 V_BE4는 트랜지스터 Q₄의 베이스. 에미터간 전압이다.

V_BE4=V_CE=0.6볼트로 하면 +B(min)는 약 7볼트로 되고 어느 정도의 여유를 가지고 설계하더라도 기껏 10볼트의 회로전원을 사용하면 되는 것이다.

따라서 트랜지스터 Q₁,Q₂등의 P_C나 내압을 낮은 값의 것으로 하면 되고, 또 전력의 소비도 방지할 수가 있다.

제4도는 본 고안의 다른 실시예의 회로도이며, 제1도, 제3도와 동등 부분은 동일부호에 의해 표시되어 있다.

도면에 있어서는 제1도의 전류밀러회로(1)의 트랜지스터 Q₅의 콜렉터 출력전위 I₃을 제3도에 표시한 전류밀러회로(2)의 트랜지스터 Q₆에 공급하도록 하여서 제3도와 똑같은 작요효과를 얻도록 한 것이다.

본예에 있어서도 R₁=R₂=R₃=R₄=R₅=R₆으로 선정하면 회로이득 G는 R_L/R₆으로 되어서, 제3도와 마찬가지로 각 전원 +B₁및 -B₂를 각각 10볼트 및 30볼트로 설정하여 G=20dB로 하는 것이 가능해지고 전력소모가 작아지는 것이다.

본 고안에 의하면 왜곡이 없는 출력이 얻어지는 동시에 회로의 헛된 소비전력을 극력 작게 억제할 수 있는 이점이 있다. 또한 전류공급 및 출력전류 발생을 위하여 함께 전류밀러회로를 사용하였으나 이것과 동등 기능을 가지는 회로구성을 사용할 수 있는 것은 물론이다.

Claims

베이스에 입력신호가 인가된 제1트랜지스터와, 상기 제1트랜지스터의 출력이 베이스에 인가되며 상기 제1트랜지스터와 역도전형의 제2트랜지스터와, 상기 제1 및 제2트랜지스터의 일정비의 전류를 공급하는 전류공급수단과, 상기 전류공급수단의 동작전압을 공급하는 제1전압원과 상기 제1 또는 제2트랜지스터에 흐르는 전류와 일정비의 전류를 발생 출력하는 출력수단과, 상기 제1전압원의 전압의 절대치 보다 큰 절대치의 전압을 상기 출력수단의 동작전압으로써 공급하는 제2전압원을 포함하며, 상기 출력수단의 출력전류를 사용하여 증폭신호를 얻도록한 증폭회로.