JPS6014512A

JPS6014512A - 低電圧ｉｃ電流源

Info

Publication number: JPS6014512A
Application number: JP59129054A
Authority: JP
Inventors: 直川　豊二郎; 小寺沢　松郎
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1983-06-23
Filing date: 1984-06-22
Publication date: 1985-01-25
Also published as: GB8414472D0; GB2143692A; GB2143692B; JPH0563111U; US4528496A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、基準電流を用いることにより、モノリシック
集積回路を作動するための出力電流を発生する電流ミラ
ーに関する。バッテリ作動デバイスの場合、斯かる電源
は低電圧にて作動することが重要である。米国特許第４
．ろ２Ｃ２６ろ９号は斯かる回路の一例を開示している
。電流ミラー中のトランジスタのエミッタ・ベース電圧
の差’ｉｔ表ｂ−’ｒ電圧を発生するために抵抗器が用
いられる。この電圧は安定比回路の負帰還ループに含ま
れる。

本発明の目的は、基準電流に密接に関係した出力電流を
発生する低供給電圧電流源を提供することにある。

本発明の別の目的は、極低電力供給電圧にて作動する高
利得負帰還電流構成ンとる電流ミラーを用いる回路にお
いて基進電流の関数である出力電流を発生することにあ
る。

上記及び他の諸口的は、以下の構成を有する回路圧よっ
て達成される。定基準電流デバイスが電源トランジスタ
のコレクタに直列に結合される。

電源トランジス、りのベース乞駆動する電流ミラーに対
して人力乞発生する電流ミラーターンアラウンド乞駆動
するように結合された制御トランジスタのベースにその
差が供給される。斯かる構成によヂ、１電流が基準電流
に実寅的に等しくされるようになっている高利得負帰還
電流増幅ループが形成される。電源トランジスタに関連
した電流ミラーが１合同して基準電流の倍数を生成する
出力トランジスタにも結合される。斯かる回路の精度は
公知のスーパダイオード電流ミラーの精度に近いものに
なっている。しかしながら、スーパダイオード回路は５
００°Ｋにおいて少な（とも１．５ボルトの電源電圧を
必要とするのに対して１本発明に係る回路は１ボルトを
大きく下回る電圧にて作動する。

第１図は、公知の標単的な電源回路を示す。この回路は
、■が端子１０に、■が接地端子１１に接続されたＶｃ
ｃ電源によって作動する。斯かる慣習は、以下に述べら
れる回路の全てに用いられる。

定電流デバイス１２は端子１ろから”ＲＥＦを引出して
いる。それ故、ＩＲＥＦはダイオード接続トランジスタ
１４を流れる。これによって、■（ＪＬＩＴがトランジ
スタ１５及び負荷１６を流れる。普通は、Ｊ（ＪＵＴは
■（ＪＬＪＴ＝ＮＩ　ＲＩ４Ｆ　となるよう如、ある利
得因子ＮだけＩＲＥＦを上回る。この効果は、トランジ
スタ１５を、和が’（ＪＵＴに等しくなるような複数の
個別デバイスにすることによって達成されるのが一般的
である。か（して、１つの電流１１（ＪｆｆｌＦが複数
の制御された出力として反映される。トランジスタβが
高レベルにある限り、上記の式は正確である。更に正確
な関係式は。

Ｉ（ＪＵＴ　” ＩＲＪＦ　”＋１１＋□ β となる。ここで、βはトランジスタのベース・コレクタ
電流利得であり、Ｎは電流ミラー利得である。ここで明
らかなことは、βか非常に１片（・、汐１］えば、約β
−１０のトランジスタとＮ＝１０に対しては、ｌ０ＵＴ
対Ｉ、往Ｆ比は５に近くなることである。

斯かる場合、電流ミラーは期待値の半分しか反映しない
。

第２図は、βが低いトランジスタの精度損失娑解消する
働らき２有するスーツくダイオード電流ミラーを示す。

トランジスター７は、ダイオードであるかのような働ら
き馨するように、トランジスタ１４′のコレクタ乞その
ベースに結合して（する。

しかしながら、このコレクタ・ベース接続（まトランジ
スタ１７のβに等しい電流利得を有して（・ろ。

ＬＯＵＴ　” 第１図の回路の場合の低βトランジスタでは５の■（Ｊ
ＵＴ乞生酸生成のに対して、第２図の回路は９乞わずか
如上回る’（ＪＵＴ”生成する。かくして。

第２図の回路は低βトランジスタ問題を大幅に解消する
。

第６図は、いわゆるウィルソン電流ミラーχ示している
。なお、トランジスタ１５′はダイオード接続であり、
且つ出力トランジスタ１Ｂのエミッタに結合されている
。トランジスタ１８のベースはトランジスタ１４′のコ
レクタに帰還される。斯かる回路に対する公式はとなる。ここで、Ｎ−１の場合、ウィルソン回路は低β
トランジスタに対しても精度が高（なる。

しかしながら、Ｎ＝１０の場合は、低βトランジス・り
は１回路の精度を第１図の回路の精度より少し良い程度
のところまで低下せしめてしまう。

第２図及び第５図の両方の回路に関連した１つの問題は
、ノード１５がＶｃｃより２ｖＢＥ下にあることにある
。これは、デバイス１２が機能的であるためには、　■
ＳＡＴすなわちトランジスタのコレクタ・エミッタ飽和
電圧より大きくなければならないことｔ意味する。従っ
て、更に、これらの回路は両方共、２”ＢＥ十ｖＳＡＴ
ン上回るＶｃｃ乞有していなければならないこと欠意味
し℃いる。

５００°ＫＩ７Ｃ於ては、これは約１，５〜１．４ボル
トとなる。従って、１つの電池によって作動するように
設計された回路は適用外である。

米国特許第４，５２９，６３９号に開示された回路は低
電圧にて作動するが、尚βトランジスタが用（・られた
時に不安定性乞誘導するように作動するそのネガチプフ
ィードバックループにある電圧ノード成用いている。Ｉ
Ｃ設計は広い範囲のデノくイスノくラメータ乞許容すべ
きであるため、このことは欠点とみなされる。

第４図は９本発明に係る回路の略図である。定電流デバ
イス１２は端子１“ろからｔＲＥＦ”ａ？引出す。

この回路は、トランジスタ１４′乞流れる電流が■１（
ＩＦＹトランジスタ２０のベース電流だけ下回る時に安
定になる。斯かる増分は、非常（（小さく、且つトラン
ジスタ２０のβに依存する。トランジスタ２０のコレク
タ電流（１＋）はダイオード接続人力トランジスタ２２
及び出力トランジスタ２５から成る電流ミラー２１に流
れる。かくして、■】はダイオード接続トランジスタ１
５′に流れる■２トして反映されろ。従って、トランジ
スタ２ろのコレクタは、電流ミラー２１がノード１ろを
中心に高電流利得ネガテブフィードバックループを完成
する。このループは、上記のように１回路動作点を安定
比する働らき２有する。Ｉ、−１２の場合。

フィードバックループはトランジスタ２０のβに等しい
電流利得を有する。このため、トランジスタ１４′は、
第２図の回路の場合と同じように、それがダイオード接
続であるかのように作動する。

か（して、トランジスタ１４′はトランジスタ２４と共
に電流ミラーを形成するが、電流利得はエミッタ面槓疋
よって決定されろ。望むならば、トランジスタ２５をト
ランジスタ２２よりも太き（１−ろことによってミラー
２１にも電流利得２持たせろことができろことかあきら
かである。この場合は、ループ利得はトランジスタ２０
のβにミラー２１の利得を乗じたものになる。そのベー
スをトランジスタ１４′及び１５′のベースて共通に接
続せしめているトランジスタ２４は負荷１６乞駆動する
出力トランジスタとしての作用２有する。トランジスタ
２４はトランジスタ１４′のＮ倍の比率になるかあるい
は同等の合計寸法７有する複数のトランジスタからなっ
ていてもよい。この回路に対する公式は、 ■ＯＵＴ　Ｎとなる。ここでＡはミラー２１の電流利得であり。

またＮＰＮトランジスタのβは２Ｎよりかなり太きいと
仮定されろ。

この公式は、βが非常に低いトランジスタが用いられろ
場合でも、２又はろだけのＡによって回路の精度はスー
パダイオードの精度Ωレベルになる。

ここで分かるように、ノード１ろはＶｃｃ　Ｙ　ＩＶＢ
Ｅだけ下回っており、これはこの回路がＶＢＥ十ｖｓＮ
１１の供給電圧まで下がって作動できるようにするため
である。５００°Ｋにおいては、この供給電圧は１つの
セル電源に好適な約０．８〜０．９ボルトとなる。

上記の回路はトランジスタ２５に対する負荷へレメント
としてダイオード接続トランジスタ１５′を用いている
が、斯かる負荷エレメントは回路作動に関する限り省く
ことができる。しかしながら。

トランジスタ１５′が存在するとトランジスタ２ろは単
位利得デバイスになるため、トランジスタ１５′を省（
と電流利得が過大になるため回路が不安定になる。図示
のように回路にトランジスタ１５′が存在すると１回路
はトランジスタの全てのβ値に対して安定となる。

【図面の簡単な説明】

第１図は、標準的な従来の電流ミラーの略図。第２図は、従来のスーパダイオード電流ミラーの略図、
第ろ図は、従来のウィルソン電θ市ミラーの略図、第４
図は、本発明に係る電流ミラーのｌｌｌ＆図。１０・・・・・・・・・・・・・・第一レール１１・・
・・・・・・・・・・・・・第二レール１２・・・・・
・・・・・・・・定基準電流デバイス１４′・・・・・
・・・・・・・・・・第一トランジスタ４２０・・・・
・・・・・・・・・・・第二トランジスタ２２・・・・
・・・・・・・・・・・第三トランジスタ２ろ・・・・
・・・・・・・・・・第四トランジスタ２４・・・・・
・・・・・・・・・・第五トランジスタ特許出願人　ナ
ショナル・セミコンダクター・（外５名）

Claims

【特許請求の範囲】

（１）　基準電流の倍数Ｎである出力電流を供給するた
めの低電圧ＩＣ電流源において、ベース駆動に応答して上記出力電流を導通するための出
力トランジスタ手段。上記出力トランジスタ手段及び上記出力トランジスタ手
段のベースを駆動すべく結合されたダイオード作動トラ
ンジスタからなる第一電流ミラーであって、上記ダイオ
ード作動トランジスタが上記出力トランジスタ手段の面
積の１／／Ｎ倍の比率になっている第一電流ミラー。上記ダイオード作動トランジスタのコレクタ電流を導通
すべく結合された定基準電流入力手段。上記ダイオード作動トランジスタのコレクタに結合され
たベース、及びコレクタを有する共通エミッタトランジ
スタ増幅器、及び上記共通エミッタトランジスタのコレクタ電流を導通す
べく結合されたダイオード接続入力トランジスタ及び上
記第一電流ミラーのダイオード作動人力トランジスタ乞
駆動すべぐ結合されたベース駆動出力トランジスタを有
する第二電流ミラー、乞含むことを特徴とする低電圧Ｉ
Ｃ電流源。
（２）前記第二電流ミラーの前記出力トランジスタのコ
レクタ電流ビ導通するためにダイオード接続トランジス
タが結合され、これにより前記第二電流ミラーがその人
力トランジスタ及び出力トランジスタのエミッタ面積に
よって全て決定される電流利得を有することを特徴とす
る特許請求の範囲第１項に記載の低電圧ＩＣ電流源。
（３）　前記出力トランジスタ手段が各々が独立した出
力電流？供給する独立コレクタを有する複数の個別トラ
ンジスタ乞含み且つ出力型□流の和が前記定基準電流の
Ｎ倍であること乞特徴とする特許請求の範囲第１項に記
載の低電圧ＩＣ電流源。
（４）前記第二電流ミラー中のトランジスタが前記第一
電流ミラー中のトランジスタに相補的であることを特徴
とする特許請求の範囲第１項に記載の低電圧１ｃ電流源
。
（５）前記第二電流ミラ＝が前記人力トランジスタと出
力トランジスタとの間に電流利得を生成する比率比され
たトランジスタを組込んでいることを特徴とする特許請
求の範囲第４項に記載の低電圧ＩＣ電流源。
（６）動作電力源に接続可能な第−及び第二供給レール
、そのエミツタン上記第一レールに結合せしめ、コレクタ
及びベースを有する一導電型の第一トランジスタ、上記第）う／ジスタのコレクタと上記第二レールとの間
に結合された定基準電流デバイス、上記第一レール如結
合されたエミッタ、上記第一トランジスタのコレクタに
結合されたベース、及びコレクタを有する上記−導電型
の第二トランジスタ、上記第二トランジスタのコレクタに共に接続されたベー
スとコレクタ及び上記第二レールに結合されたエミッタ
を有する上記第一トランジスタの導電型と反対の導電型
の第三トランジスタ、上記第二レールに結合されたエミ
ッタ、上記第三トランジスタのベースに結合すれたベー
ス、及び上記第一トランジスタのベースに結合されたコ
レクタを有する上記反対の導電型の第四トランジスタ、
及び上記第一レールに結合されたエミッタ、上記第一）ラン
ジスタのベースに結合されたベース、及び出力電流を供
給すべく結合されたコレクタン有する上記−導電型の第
五トランジスタ、乞有することＺ特徴とする低電圧電流
ミラー回路。
（７）そのコレクタ及びペース乞前記第−トランジスタ
のベースに結合せしめ且つ前記第一　ｖ　−ｉレニ結合
されたエミッタを有する前記−導電型の第六トランジス
タを更に含むことを特徴とする特許請求の範囲第６項に
記載の回路。
（８）　前記第五トランジスタが前記第一トランジスタ
の面積よりも大きい面積を有するように比率ｒヒされて
いることを特徴とする特許請求の範囲第６項に記載の回
路。
（９）前記第五トランジスタが、各々がその寸法に関連
した独立の出力電流を供給する複数の個別デバイスから
成ることを特徴とする特許請求の範囲第８項に記載の回
路。
（１０）前記−トランジスタ導電型がＰＮＰであり。前記第一レールが前記第二レールに関して正であり、前
記回路が前記出力電流を供給することを特徴とする特許
請求の範囲第６項に記載の回路。