JPS6143295Y2 - - Google Patents
Info
- Publication number
- JPS6143295Y2 JPS6143295Y2 JP3680778U JP3680778U JPS6143295Y2 JP S6143295 Y2 JPS6143295 Y2 JP S6143295Y2 JP 3680778 U JP3680778 U JP 3680778U JP 3680778 U JP3680778 U JP 3680778U JP S6143295 Y2 JPS6143295 Y2 JP S6143295Y2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- current
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
Description
【考案の詳細な説明】
本考案は電流増幅器に係り、入力側及び出力側
トランジスタのエミツタ間に抵抗を接続すると共
に、入力側トランジスタのエミツタに定電流源を
接続して構成とすることにより、簡単な回路構成
で低電圧にて駆動せしめ得る電流増幅器を提供す
ることを目的とする。
トランジスタのエミツタ間に抵抗を接続すると共
に、入力側トランジスタのエミツタに定電流源を
接続して構成とすることにより、簡単な回路構成
で低電圧にて駆動せしめ得る電流増幅器を提供す
ることを目的とする。
第１図は従来の電流増幅器の一例の回路図を示
す。同図において、定電流源１を流れる入力電流
I1に対して数倍の出力電流（負荷２に供給する電
流）I2を得るために、出力側トランジスタTr2に
は入力側トランジスタTr1に比してエミツタ接合
面積が大きいトランジスタを用いるが、或いは複
数個並列接続されたトランジスタを用いる。この
場合、この種の電流増幅器は電源電圧利用率を良
好にするために出力側トランジスタTr2のエミツ
タ・コレクタ間飽和電圧を小さくする必要があ
り、そのために出力側トランジスタTr2には入力
側トランジスタTr1に比してエミツタ接合面積の
極めて大きいものを用いる。即ち、一般にはトラ
ンジスタTr1とTr2とのエミツタ接合面積比は入
力電流I1と出力電流I2との比（以下、電流増幅率
という）よりも大きな比率に設定されており、例
えば、１：10の電流増幅率を得るために、トラン
ジスタTr1，Tr2にはエミツタ接合面積比が１：
100のものを用いる。然るに、このままでは１：
10の電流増幅率を得ることができないので、トラ
ンジスタTr1のエミツタとトランジスタTr2のエ
ミツタとの間にトランジスタTr3，Tr4及びカレ
ントミラー回路３等を接続し、トランジスタTr1
及びTr2に１：10の電流が流れるようにトランジ
スタTr1のエミツタとトランジスタTr2のエミツ
タとに電位差を生じさせ夫々のベース・エミツタ
間電圧に差を生じさせて夫々のトランジスタ
Tr1，Tr2の導通状態を制御していた。
す。同図において、定電流源１を流れる入力電流
I1に対して数倍の出力電流（負荷２に供給する電
流）I2を得るために、出力側トランジスタTr2に
は入力側トランジスタTr1に比してエミツタ接合
面積が大きいトランジスタを用いるが、或いは複
数個並列接続されたトランジスタを用いる。この
場合、この種の電流増幅器は電源電圧利用率を良
好にするために出力側トランジスタTr2のエミツ
タ・コレクタ間飽和電圧を小さくする必要があ
り、そのために出力側トランジスタTr2には入力
側トランジスタTr1に比してエミツタ接合面積の
極めて大きいものを用いる。即ち、一般にはトラ
ンジスタTr1とTr2とのエミツタ接合面積比は入
力電流I1と出力電流I2との比（以下、電流増幅率
という）よりも大きな比率に設定されており、例
えば、１：10の電流増幅率を得るために、トラン
ジスタTr1，Tr2にはエミツタ接合面積比が１：
100のものを用いる。然るに、このままでは１：
10の電流増幅率を得ることができないので、トラ
ンジスタTr1のエミツタとトランジスタTr2のエ
ミツタとの間にトランジスタTr3，Tr4及びカレ
ントミラー回路３等を接続し、トランジスタTr1
及びTr2に１：10の電流が流れるようにトランジ
スタTr1のエミツタとトランジスタTr2のエミツ
タとに電位差を生じさせ夫々のベース・エミツタ
間電圧に差を生じさせて夫々のトランジスタ
Tr1，Tr2の導通状態を制御していた。
しかしながら、この従来の電流増幅器は、トラ
ンジスタTr1のエミツタとトランジスタTr2のエ
ミツタとに電位差を生じさせるためにトランジス
タTr3，Tr4、カレントミラー回路３等多くの素
子が接続されているので、トランジスタTr1のベ
ースとアースとの間の電圧は、（トランジスタ
Tr1のベース・エミツタ間電圧）＋（トランジスタ
Tr3のベース・エミツタ間電圧）＋（カレントミラ
ー回路３のトランジスタのベース・エミツタ間電
圧）となり、このため、電源とアースとの間には
大きな駆動電圧を必要とし、低電圧にて駆動し得
ず、IC等に組込みにくい等の欠点があつた。
ンジスタTr1のエミツタとトランジスタTr2のエ
ミツタとに電位差を生じさせるためにトランジス
タTr3，Tr4、カレントミラー回路３等多くの素
子が接続されているので、トランジスタTr1のベ
ースとアースとの間の電圧は、（トランジスタ
Tr1のベース・エミツタ間電圧）＋（トランジスタ
Tr3のベース・エミツタ間電圧）＋（カレントミラ
ー回路３のトランジスタのベース・エミツタ間電
圧）となり、このため、電源とアースとの間には
大きな駆動電圧を必要とし、低電圧にて駆動し得
ず、IC等に組込みにくい等の欠点があつた。
本考案は上記欠点を除去したものであり、以下
第２図と共にその一実施例について説明する。
第２図と共にその一実施例について説明する。
第２図は本考案になる電流増幅器の一実施例の
回路図を示す。同図中、第１図と同一構成部分に
は同一符号を付す。同図において、入力側トラン
ジスタTr1のエミツタと出力側トランジスタTr2
のエミツタとの間には抵抗Ｒが接続されており、
トランジスタTr1のエミツタと接地との間には電
流増幅率制御用の定電流源４が接続されている。
その他の構成は第１図に示す回路と同様である。
回路図を示す。同図中、第１図と同一構成部分に
は同一符号を付す。同図において、入力側トラン
ジスタTr1のエミツタと出力側トランジスタTr2
のエミツタとの間には抵抗Ｒが接続されており、
トランジスタTr1のエミツタと接地との間には電
流増幅率制御用の定電流源４が接続されている。
その他の構成は第１図に示す回路と同様である。
本考案ではトランジスタTr1のエミツタとアー
スとの間に定電流源４が設けられており、トラン
ジスタTr1のエミツタとトランジスタTr2のエミ
ツタとの間に抵抗Ｒが接続されているため、トラ
ンジスタTr1のエミツタとトランジスタTr2のエ
ミツタとの間に電位差を生じ、（トランジスタ
Tr1のエミツタ電位e1）＜（トランジスタTr2のエ
ミツタ電位e2）となる。この際、抵抗Ｒを流れる
電流をｉとすると、定電流源４を流れる電流I3
は、I3＝I1＋ｉとなる。
スとの間に定電流源４が設けられており、トラン
ジスタTr1のエミツタとトランジスタTr2のエミ
ツタとの間に抵抗Ｒが接続されているため、トラ
ンジスタTr1のエミツタとトランジスタTr2のエ
ミツタとの間に電位差を生じ、（トランジスタ
Tr1のエミツタ電位e1）＜（トランジスタTr2のエ
ミツタ電位e2）となる。この際、抵抗Ｒを流れる
電流をｉとすると、定電流源４を流れる電流I3
は、I3＝I1＋ｉとなる。
ここで、電流増幅率＝Ｉ２／Ｉ１＝ｎ、トランジスタ
Tr1のエミツタ接合面積A1とトランジスタTr2の
エミツタ接合面積A2との比＝Ａ２／Ａ１＝Ｎ、ホルツマ ン定数をｋ、絶対温度をＴ、電子の電荷をｑと
し、 I2＝NI1ε〓〓〓〓〓〓〓 Ｎε〓〓〓〓〓〓〓＝ｎ なる関係を満足するように定電流源４の電流量I3
及び抵抗Ｒの抵抗値を夫々適宜選定する。この
際、e1＜e2であり、トランジスタTr1，Tr2の夫々
のベース・エミツタ間電圧に差を生じているの
で、定電流源４の電流量I3及び抵抗Ｒの抵抗値を
適宜選定することによりトランジスタTr1，Tr2
の導通状態が制御され、所定の電流増幅率を得る
ことができる。
エミツタ接合面積A2との比＝Ａ２／Ａ１＝Ｎ、ホルツマ ン定数をｋ、絶対温度をＴ、電子の電荷をｑと
し、 I2＝NI1ε〓〓〓〓〓〓〓 Ｎε〓〓〓〓〓〓〓＝ｎ なる関係を満足するように定電流源４の電流量I3
及び抵抗Ｒの抵抗値を夫々適宜選定する。この
際、e1＜e2であり、トランジスタTr1，Tr2の夫々
のベース・エミツタ間電圧に差を生じているの
で、定電流源４の電流量I3及び抵抗Ｒの抵抗値を
適宜選定することによりトランジスタTr1，Tr2
の導通状態が制御され、所定の電流増幅率を得る
ことができる。
このように本考案によれば、トランジスタTr1
のエミツタとトランジスタTr2のエミツタとの間
に第１図に示す従来例の如き多くの素子を接続し
ないでも、簡単な回路でエミツタ電圧に差を生じ
せしめ得、又、入力側トランジスタTr1のエミツ
タとアースとの間には定電流源１しか接続されて
いないので、第１図に示す従来例のものよりも低
電圧で駆動せし得る。
のエミツタとトランジスタTr2のエミツタとの間
に第１図に示す従来例の如き多くの素子を接続し
ないでも、簡単な回路でエミツタ電圧に差を生じ
せしめ得、又、入力側トランジスタTr1のエミツ
タとアースとの間には定電流源１しか接続されて
いないので、第１図に示す従来例のものよりも低
電圧で駆動せし得る。
なお、上記実施例ではNPN形トランジスタを
用いたが、PNP形トランジスタを用いても同様の
効果を得ることができる。
用いたが、PNP形トランジスタを用いても同様の
効果を得ることができる。
又、ダイオード接続されたトランジスタTr1に
よつて温度補償し得る。
よつて温度補償し得る。
上述の如く、本考案になる電流増幅器は、入力
側トランジスタのエミツタと出力側トランジスタ
のエミツタとの間に抵抗を接続すると共に、入力
側トランジスタのエミツタ電位が出力側トランジ
スタのエミツタ電位より低くなるよう入力側トラ
ンジスタのエミツタに定電流源を接続して、該抵
抗の抵抗値及び該定電流源の電流量を所定の電流
増幅率を以て出力電流が流れるように夫々選定し
ているため、従来例の回路に比して簡単にかつ安
価に構成し得、又、入力側トランジスタのエミツ
タとアースとの間には定電流源が接続されるだけ
であるので、従来例の回路に比して低電圧で動作
せしめることが可能であり、また、入力電流を変
化させることにより電流増幅率を可変でき、特に
集積回路化したパワーアンプのアイドリングの電
流調整回路に適用して好適である等の特長を有す
る。
側トランジスタのエミツタと出力側トランジスタ
のエミツタとの間に抵抗を接続すると共に、入力
側トランジスタのエミツタ電位が出力側トランジ
スタのエミツタ電位より低くなるよう入力側トラ
ンジスタのエミツタに定電流源を接続して、該抵
抗の抵抗値及び該定電流源の電流量を所定の電流
増幅率を以て出力電流が流れるように夫々選定し
ているため、従来例の回路に比して簡単にかつ安
価に構成し得、又、入力側トランジスタのエミツ
タとアースとの間には定電流源が接続されるだけ
であるので、従来例の回路に比して低電圧で動作
せしめることが可能であり、また、入力電流を変
化させることにより電流増幅率を可変でき、特に
集積回路化したパワーアンプのアイドリングの電
流調整回路に適用して好適である等の特長を有す
る。
第１図は従来の電流増幅器の一例の回路図、第
２図は本考案になる電流増幅器の一実施例の回路
図である。 １，４……定電流源、２……負荷、Tr1……入
力側トランジスタ、Tr2……出力側トランジス
タ、Ｒ……抵抗。
２図は本考案になる電流増幅器の一実施例の回路
図である。 １，４……定電流源、２……負荷、Tr1……入
力側トランジスタ、Tr2……出力側トランジス
タ、Ｒ……抵抗。
Claims (1)
- 入力側トランジスタと、エミツタ接合面積或い
は接続個数が該入力側トランジスタのそれよりも
大である出力側トランジスタとを有し、該入力側
及び出力側トランジスタの夫々のエミツタ電位に
差を生じさせて所定の電流増幅率を以て出力電流
をとり出す電流増幅器において、上記入力側トラ
ンジスタのエミツタと上記出力側トランジスタの
エミツタとの間に抵抗を接続すると共に、該入力
側トランジスタのエミツタ電位が該出力側トラン
ジスタのエミツタ電位より低くなるよう該入力側
トランジスタのエミツタに定電流源を接続して、
上記抵抗の抵抗値及び上記定電流源の電流量を上
記所定の電流増幅率を以て出力電流が流れるよう
に夫々選定してなる電流増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680778U JPS6143295Y2 (ja) | 1978-03-24 | 1978-03-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680778U JPS6143295Y2 (ja) | 1978-03-24 | 1978-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54140642U JPS54140642U (ja) | 1979-09-29 |
| JPS6143295Y2 true JPS6143295Y2 (ja) | 1986-12-08 |
Family
ID=28898672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3680778U Expired JPS6143295Y2 (ja) | 1978-03-24 | 1978-03-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143295Y2 (ja) |
-
1978
- 1978-03-24 JP JP3680778U patent/JPS6143295Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54140642U (ja) | 1979-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02137509A (ja) | 利得制御増幅回路 | |
| JPS6014512A (ja) | 低電圧ｉｃ電流源 | |
| JPS6143295Y2 (ja) | ||
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6114174Y2 (ja) | ||
| JPH0480406B2 (ja) | ||
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JPH067377Y2 (ja) | 電流源装置 | |
| JPH03744Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0434567Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH073690Y2 (ja) | 電流ミラー回路 | |
| JPH0332096Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0326670Y2 (ja) | ||
| JPH0532872Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPS634962B2 (ja) | ||
| JPH0420209B2 (ja) |