JPH02137509A - 利得制御増幅回路 - Google Patents
利得制御増幅回路Info
- Publication number
- JPH02137509A JPH02137509A JP63292858A JP29285888A JPH02137509A JP H02137509 A JPH02137509 A JP H02137509A JP 63292858 A JP63292858 A JP 63292858A JP 29285888 A JP29285888 A JP 29285888A JP H02137509 A JPH02137509 A JP H02137509A
- Authority
- JP
- Japan
- Prior art keywords
- current
- section
- control
- gain
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、利得制御増幅回路の改良に関するもので、特
に広い利得制御範囲を確保することの出来る利得制御増
幅回路に関する。
に広い利得制御範囲を確保することの出来る利得制御増
幅回路に関する。
（ロ）従来の技術
１９８７年８月２４日付で発行された「日経エレクトロ
ニクス」第２０８頁には、ＲＤＳ信号復調用ＩＣの回路
ブロック図が記載されており、その中にＲＤＳ信号のレ
ベルを一定にする為の利得制御増幅回路が配置きれてい
る。しかして、前記利得制御増幅回路は、第２図の如き
構成を有する。第２図において、利得制御される入力信
号Ｖｉは入力端子り１〉に印加され、第１及び第２トラ
ンジスタ（２〉及び（３）を含む初段増幅部＜４）で増
幅される。その時、前記初段増幅部（４）の制御入力端
子〈５）には、利得制御信号Ｖｃが印加されているので
、前記初段増幅部り４）の利得は前記利得制御信号Ｖｃ
に応じたものとなる。前記初段増幅部（４）の出力信号
Ｖ。１は、第１及び第２トランジスタ（２）及び（３）
のコレクタからダブルエンドで取り出され、後段増幅部
（６〉に印加される。そして、後段増幅部（６）で更に
増幅された後、出力端子（７）に導出される。
ニクス」第２０８頁には、ＲＤＳ信号復調用ＩＣの回路
ブロック図が記載されており、その中にＲＤＳ信号のレ
ベルを一定にする為の利得制御増幅回路が配置きれてい
る。しかして、前記利得制御増幅回路は、第２図の如き
構成を有する。第２図において、利得制御される入力信
号Ｖｉは入力端子り１〉に印加され、第１及び第２トラ
ンジスタ（２〉及び（３）を含む初段増幅部＜４）で増
幅される。その時、前記初段増幅部（４）の制御入力端
子〈５）には、利得制御信号Ｖｃが印加されているので
、前記初段増幅部り４）の利得は前記利得制御信号Ｖｃ
に応じたものとなる。前記初段増幅部（４）の出力信号
Ｖ。１は、第１及び第２トランジスタ（２）及び（３）
のコレクタからダブルエンドで取り出され、後段増幅部
（６〉に印加される。そして、後段増幅部（６）で更に
増幅された後、出力端子（７）に導出される。
いま、第１及び第２トランジスタ（２）及び（３）のエ
ミッタ間に接続された抵抗（８〉の値をＲ８、定電流ト
ランジスタ（９）及び（１０）のコレクタ電流をそれぞ
れＩ、とすれば、初段増幅部り４）の利得Ｇ、は、とな
る。また、後段増幅部（６）の定電流源（１１）に流れ
る電流を２Ｌ、負荷抵抗（１２）の抵抗値をＲＬとすれ
ば、後段トランジスタ（６）の利得Ｇ、は、となる。前
記第（１）及び（２）式から、第２図の回路の総合利得
Ｇは、 ＝３ となり、Ｒ，＞ 〉２ＫＴ （２ＫＴはトランジスタの
工ｑＴ、、 ｑＬ ミッタ内部抵抗である為）となるので、総合利得Ｇは、
Ｉ ＊／ Ｉ、に略比例することになる。従って、制御
入力端子り５）に印加される制御信号Ｖｃを可変すれば
、それに応じて電流１１が変化し、総合利得Ｇも変化す
ることになり、第２図の回路を利得制御増幅回路として
用いることが出来る。
ミッタ間に接続された抵抗（８〉の値をＲ８、定電流ト
ランジスタ（９）及び（１０）のコレクタ電流をそれぞ
れＩ、とすれば、初段増幅部り４）の利得Ｇ、は、とな
る。また、後段増幅部（６）の定電流源（１１）に流れ
る電流を２Ｌ、負荷抵抗（１２）の抵抗値をＲＬとすれ
ば、後段トランジスタ（６）の利得Ｇ、は、となる。前
記第（１）及び（２）式から、第２図の回路の総合利得
Ｇは、 ＝３ となり、Ｒ，＞ 〉２ＫＴ （２ＫＴはトランジスタの
工ｑＴ、、 ｑＬ ミッタ内部抵抗である為）となるので、総合利得Ｇは、
Ｉ ＊／ Ｉ、に略比例することになる。従って、制御
入力端子り５）に印加される制御信号Ｖｃを可変すれば
、それに応じて電流１１が変化し、総合利得Ｇも変化す
ることになり、第２図の回路を利得制御増幅回路として
用いることが出来る。
（ハ）発明が解決しようとする課題
第２図の利得制御増幅回路の最大利得は、前記第（３）
式から明らかな如く、抵抗〈８）の抵抗値Ｒ８に応じて
決まり、前記抵抗値Ｒ８を小にするほど最大利得を犬に
することが出来る。また、前記第２図の利得制御増幅回
路の入力ダイナミックレンジは、抵抗（８）の抵抗値Ｒ
８と、定電流トランジスタ（９）及び（１０）に流れる
電流Ｉ、との積、すなわちＲ１・Ｉ、に応じて決まり、
前記抵抗値Ｒ８を犬にするほど、入力ダイナミックレン
ジを犬にすることが出来る。更に、第２図の利得制御回
路の利得制御範囲は、ダイオード（１３）及び（１４）
の抵抗分、第１及び第２トランジスタ（２）及び（３）
の飽和等に応じて決まる固有の最大電流値と抵抗（８）
の抵抗値とによって決定される。
式から明らかな如く、抵抗〈８）の抵抗値Ｒ８に応じて
決まり、前記抵抗値Ｒ８を小にするほど最大利得を犬に
することが出来る。また、前記第２図の利得制御増幅回
路の入力ダイナミックレンジは、抵抗（８）の抵抗値Ｒ
８と、定電流トランジスタ（９）及び（１０）に流れる
電流Ｉ、との積、すなわちＲ１・Ｉ、に応じて決まり、
前記抵抗値Ｒ８を犬にするほど、入力ダイナミックレン
ジを犬にすることが出来る。更に、第２図の利得制御回
路の利得制御範囲は、ダイオード（１３）及び（１４）
の抵抗分、第１及び第２トランジスタ（２）及び（３）
の飽和等に応じて決まる固有の最大電流値と抵抗（８）
の抵抗値とによって決定される。
従って、抵抗（８〉は、最大利得、入力ダイナミックレ
ンジ、利得制御範囲等の諸特性のすべてに関係すること
になり、しかも前記抵抗（８〉の値の変化方向と前記諸
特性の改良方向とは必ずしも一致しないので、前記諸特
性のすべてを最良とする抵抗値の選択は非常に困難であ
った。
ンジ、利得制御範囲等の諸特性のすべてに関係すること
になり、しかも前記抵抗（８〉の値の変化方向と前記諸
特性の改良方向とは必ずしも一致しないので、前記諸特
性のすべてを最良とする抵抗値の選択は非常に困難であ
った。
く二）課題を解決するための手段
本発明は、上述の点に鑑み成されたもので、対のトラン
ジスタ及び負荷として配置されるダイオードを備える初
段増幅部と、初段増幅部の出力信号を増幅する後段増幅
部と、基準電流を発生する基準電流発生部と、基準電流
のｎ倍の制御電流を発生し、前記一対のトランジスタの
コレクタに供給する制御電流発生部と、ダイオードに流
れる電流を吸引する電流吸引部と、制御信号に応じて前
記基準電流及び吸引電流の値を変化させる制御部とを備
える点を特徴とする特 （ホ）作用 本発明に依れば、入力信号のレベルが小の間は、制御電
流発生部から最大の電流が第１及び第２トランジスタの
コレクタに供給される。その為、初段増幅部の利得は最
大となるＪ入力信号のレベルが大になるにつれて制御電
流発生部の出力制御電流が減少し、初段増幅部の利得が
減少していく。その時、電流吸引部は未だ動作を開始し
ない。入力信号レベルが更に大になると、基準電流発生
部の出力基準電流が零になり、その後電流吸引部が動作
を開始する。その為、負荷となるダイオードに流れる電
流が増大し、初段増幅部の利得は更に減少する。
ジスタ及び負荷として配置されるダイオードを備える初
段増幅部と、初段増幅部の出力信号を増幅する後段増幅
部と、基準電流を発生する基準電流発生部と、基準電流
のｎ倍の制御電流を発生し、前記一対のトランジスタの
コレクタに供給する制御電流発生部と、ダイオードに流
れる電流を吸引する電流吸引部と、制御信号に応じて前
記基準電流及び吸引電流の値を変化させる制御部とを備
える点を特徴とする特 （ホ）作用 本発明に依れば、入力信号のレベルが小の間は、制御電
流発生部から最大の電流が第１及び第２トランジスタの
コレクタに供給される。その為、初段増幅部の利得は最
大となるＪ入力信号のレベルが大になるにつれて制御電
流発生部の出力制御電流が減少し、初段増幅部の利得が
減少していく。その時、電流吸引部は未だ動作を開始し
ない。入力信号レベルが更に大になると、基準電流発生
部の出力基準電流が零になり、その後電流吸引部が動作
を開始する。その為、負荷となるダイオードに流れる電
流が増大し、初段増幅部の利得は更に減少する。
（へ）実施例
第１図は、本発明の一実施例を示す回路図で、（１５）
は被制御入力信号が印加される入力端子（１６）と、第
１及び第２トランジスタ（１７）及び（１８）と、該第
１及び第２トランジスタ（１７〉及び（１８〉のエミッ
タ間に接続された入力ダイナミックレンジ設定用の抵抗
（１９）と、前記第１及び第２トランジスタ（１７）及
び（１８）のエミッタ電流路を形成する第１及び第２定
電流回路（２０）及び（２１）と、前記第１及び第２ト
ランジスタ（１７）及び（１８）のコレクタに接続され
た第１及び第２ダイオード（２２）及び（２３）とから
成る初段増幅部、（２４）は差動接続された第３及び第
４トランジスタ（２５）及び（２６）と、該第３及び第
４トランジスタ（２５）及び（２６）のコレクタ負荷と
して配置される電流ミラー回路（２７）とから成る後段
増幅部、（２８）は前記第４トランジスタ（２６）のコ
レクタに接続された出力端子（２９）に接続された負荷
抵抗、（３０）は差動接続された第５及び第６トランジ
スタ（３１）及び（３２）から成る基準電流発生部、（
３３）は前記基準電流のｎ倍（ｎ＜１）の電流を発生す
る電流ミラー回路構成の制御電流発生部、（３４）は前
記第１及び第２ダイオード（２２）及び（２３）に流れ
る電流を吸引する第７及び第８トランジスタ（３５）及
び（３６）と、該第７及び第８トランジスタ（３５）及
び（３６）のベースにオフセット電圧を与える電圧源（
３７）とから成る電流吸引部、及び（３９）はベースに
利得制御信号が印加される第９トランジ スタ レタフ電圧により前記基準電流発生部（３０）及び電流
吸引部り３４）を制御する制御部である。
は被制御入力信号が印加される入力端子（１６）と、第
１及び第２トランジスタ（１７）及び（１８）と、該第
１及び第２トランジスタ（１７〉及び（１８〉のエミッ
タ間に接続された入力ダイナミックレンジ設定用の抵抗
（１９）と、前記第１及び第２トランジスタ（１７）及
び（１８）のエミッタ電流路を形成する第１及び第２定
電流回路（２０）及び（２１）と、前記第１及び第２ト
ランジスタ（１７）及び（１８）のコレクタに接続され
た第１及び第２ダイオード（２２）及び（２３）とから
成る初段増幅部、（２４）は差動接続された第３及び第
４トランジスタ（２５）及び（２６）と、該第３及び第
４トランジスタ（２５）及び（２６）のコレクタ負荷と
して配置される電流ミラー回路（２７）とから成る後段
増幅部、（２８）は前記第４トランジスタ（２６）のコ
レクタに接続された出力端子（２９）に接続された負荷
抵抗、（３０）は差動接続された第５及び第６トランジ
スタ（３１）及び（３２）から成る基準電流発生部、（
３３）は前記基準電流のｎ倍（ｎ＜１）の電流を発生す
る電流ミラー回路構成の制御電流発生部、（３４）は前
記第１及び第２ダイオード（２２）及び（２３）に流れ
る電流を吸引する第７及び第８トランジスタ（３５）及
び（３６）と、該第７及び第８トランジスタ（３５）及
び（３６）のベースにオフセット電圧を与える電圧源（
３７）とから成る電流吸引部、及び（３９）はベースに
利得制御信号が印加される第９トランジ スタ レタフ電圧により前記基準電流発生部（３０）及び電流
吸引部り３４）を制御する制御部である。
入力端子（１６）に印加される入力信号は、初段増幅部
（１５〉で増幅された後後段増幅部（２４）で更に増幅
され、出力端子（２９）に増幅された出力信号が発生す
る。しかして、前記入力信号が小の間は制御端子（４１
）に印加される利得制御用の制御信号Ｖｃも小になり、
第９トランジスタ（４０）はオフしている。その為、基
準電流発生部（和）を構成する第５トランジスタ（３１
）のベース電圧が第６トランジスタ（３２）のベース電
圧よりも、電圧源（３７）の電圧分（約２００ｍＶ）だ
け高くなり、第５トランジスタ（３１）がオン、第６ト
ランジスタ（３２）がオフとなる。従って、基準電流発
生部（３０）の出力電流は、定電流回路（４２）に流れ
る電流Ｉ＋と等しい値になる。前記出力電流は、制御電
流発生部（３３）でｎ倍され、第１及び第２トランジス
タ（１７）及び（１８）のコレクタに供給される。ここ
で、前記制御電流発生部（３３〉が存在しないならば、
第１トランジスタ（１７）のコレクタ電流と第１ダイオ
ード（２２〉に流れる電流、第２トランジスタ（１８）
のコレクタ電流と第２ダイオード（２３）に流れる電流
が等しくなり、初段増幅部（１５）の利得は、前記第１
及び第２ダイオード（２２）及び（２３〉に流れる電流
に応じて決定される。それに対し、制御電流発生部（３
３）が存在すると、第１及び第２トランジスタ（１７）
及び（１８）のコレクタ電流の一部を制御電流発生部（
３３）から強制的に供給することになるので、第１及び
第２ダイオード（２２）及び（２３）に流れる電流が減
少し、それに応じて初段増幅部（１５）の利得が増大す
る。入力信号が小で、制御信号Ｖｃが小の間は、第９ト
ランジスタ（４０）がオフ、第５トランジスタ（３１）
のコレクタ電流が１．、制御電流発生部（３３）の出力
制御電流がｎＬとなり、初段増幅部（１５）の利得は最
大となる。尚、制御電流発生部（３３）は既存の電流ミ
ラー回路をそのまま流用出来るので、その詳細は省略す
る。
（１５〉で増幅された後後段増幅部（２４）で更に増幅
され、出力端子（２９）に増幅された出力信号が発生す
る。しかして、前記入力信号が小の間は制御端子（４１
）に印加される利得制御用の制御信号Ｖｃも小になり、
第９トランジスタ（４０）はオフしている。その為、基
準電流発生部（和）を構成する第５トランジスタ（３１
）のベース電圧が第６トランジスタ（３２）のベース電
圧よりも、電圧源（３７）の電圧分（約２００ｍＶ）だ
け高くなり、第５トランジスタ（３１）がオン、第６ト
ランジスタ（３２）がオフとなる。従って、基準電流発
生部（３０）の出力電流は、定電流回路（４２）に流れ
る電流Ｉ＋と等しい値になる。前記出力電流は、制御電
流発生部（３３）でｎ倍され、第１及び第２トランジス
タ（１７）及び（１８）のコレクタに供給される。ここ
で、前記制御電流発生部（３３〉が存在しないならば、
第１トランジスタ（１７）のコレクタ電流と第１ダイオ
ード（２２〉に流れる電流、第２トランジスタ（１８）
のコレクタ電流と第２ダイオード（２３）に流れる電流
が等しくなり、初段増幅部（１５）の利得は、前記第１
及び第２ダイオード（２２）及び（２３〉に流れる電流
に応じて決定される。それに対し、制御電流発生部（３
３）が存在すると、第１及び第２トランジスタ（１７）
及び（１８）のコレクタ電流の一部を制御電流発生部（
３３）から強制的に供給することになるので、第１及び
第２ダイオード（２２）及び（２３）に流れる電流が減
少し、それに応じて初段増幅部（１５）の利得が増大す
る。入力信号が小で、制御信号Ｖｃが小の間は、第９ト
ランジスタ（４０）がオフ、第５トランジスタ（３１）
のコレクタ電流が１．、制御電流発生部（３３）の出力
制御電流がｎＬとなり、初段増幅部（１５）の利得は最
大となる。尚、制御電流発生部（３３）は既存の電流ミ
ラー回路をそのまま流用出来るので、その詳細は省略す
る。
入力信号が増大し、制御信号Ｖｃが犬になると、第９ト
ランジスタ（４０）の導通度が増大し、第５トランジス
タ（３１）のベース電圧が低下する。すると、基準電流
発生部り和）を構成する差動増幅回路が能動領域で動作
する様になり、第５トランジスタ（３１）のコレクタ電
流は、前記制御信号Ｖｃに応じて工、から減少していく
。いま、第５トランジスタ（３１）のコレクタ電流を１
２ （＝ ｍ Ｉ ｌ ：ただし、ｍは分流比で、ｍ＜
１）とすれば、制御電流発生部（３３）の出力電流はｎ
Ｉ＊（＝ｎｍｌｔ）に減少し、それに応じて第１及び第
２ダイオード（２２）及び（２３）に流れる電流が増大
する。その為、初段増幅部（１５）の利得は徐々に減少
する。
ランジスタ（４０）の導通度が増大し、第５トランジス
タ（３１）のベース電圧が低下する。すると、基準電流
発生部り和）を構成する差動増幅回路が能動領域で動作
する様になり、第５トランジスタ（３１）のコレクタ電
流は、前記制御信号Ｖｃに応じて工、から減少していく
。いま、第５トランジスタ（３１）のコレクタ電流を１
２ （＝ ｍ Ｉ ｌ ：ただし、ｍは分流比で、ｍ＜
１）とすれば、制御電流発生部（３３）の出力電流はｎ
Ｉ＊（＝ｎｍｌｔ）に減少し、それに応じて第１及び第
２ダイオード（２２）及び（２３）に流れる電流が増大
する。その為、初段増幅部（１５）の利得は徐々に減少
する。
入力信号が所定値となり、それに応じて制御信号Ｖｃが
所定値になると、第５トランジスタ（３１）がオフ、第
６トランジスタ（３２）がオンになり、前記第５トラン
ジスタ（３１）のコレクタ電流、すなわち基準電流発生
部（３０）の出力電流が零になる。その為、制御電流発
生部（３３）の出力制御電流も零になり、第１及び第２
トランジスタ（１７）及び（１８）のコレクタ電流と第
１及び第２ダイオード（２２）及び（２３）に流れる電
流とが等しくなり、初段増幅部（１５）の利得が小なる
所定値となる。その時の第９トランジスタ（４０）のコ
レクタ電圧は、電圧！（４３）の値に応じたものとなる
。
所定値になると、第５トランジスタ（３１）がオフ、第
６トランジスタ（３２）がオンになり、前記第５トラン
ジスタ（３１）のコレクタ電流、すなわち基準電流発生
部（３０）の出力電流が零になる。その為、制御電流発
生部（３３）の出力制御電流も零になり、第１及び第２
トランジスタ（１７）及び（１８）のコレクタ電流と第
１及び第２ダイオード（２２）及び（２３）に流れる電
流とが等しくなり、初段増幅部（１５）の利得が小なる
所定値となる。その時の第９トランジスタ（４０）のコ
レクタ電圧は、電圧！（４３）の値に応じたものとなる
。
ここで、入力信号をＶｉ１出力端子（２９）に得られる
出力信号をＶｏ、抵抗（１９）の値をＲ５定電流回路（
４４）に流れる電流を２Ｉｓ、負荷抵抗（２８〉の値を
Ｒｔとすれば、第１図の総合利得Ｇは、となる。従って
、基準電流発生部（３０〉及び制御電流発生部（３３）
を用いる利得制御は、前記第（４）式に応じて行なわれ
、その定性動作は先に述べた如くなる。
出力信号をＶｏ、抵抗（１９）の値をＲ５定電流回路（
４４）に流れる電流を２Ｉｓ、負荷抵抗（２８〉の値を
Ｒｔとすれば、第１図の総合利得Ｇは、となる。従って
、基準電流発生部（３０〉及び制御電流発生部（３３）
を用いる利得制御は、前記第（４）式に応じて行なわれ
、その定性動作は先に述べた如くなる。
次に、電流吸引部（３４）を用いた利得制御について説
明する。入力信号が更に大になり、制御信号Ｖｃが更に
大になると、第９トランジスタ（４０）のコレクタ電圧
Ｖｘが更に低下する。そして、前記コレクタ電圧Ｖｘが Ｖｘ＝Ｖ１＋Ｖ＊−ＶＩＩｌ！ ・・・・・・・
・・・・・・・・・・・・・・（５）迄低下すると、前
記第７及び第８トランジスタ（３５）及び（３７）がオ
ンし、第１及び第２ダイオード（２２）及び（２３〉に
流れる電流を吸引する。その為、第１及び第２ダイオー
ド（２２）及び（２３）の出力電流は、第１及び第２ト
ランジスタ（１７）及び＜１８）のコレクタ電流と第７
及び第８トランジスタ（３５）及び（３６）のコレクタ
電流との和電流となり、初段増幅部（１５）の利得は更
に低下する。
明する。入力信号が更に大になり、制御信号Ｖｃが更に
大になると、第９トランジスタ（４０）のコレクタ電圧
Ｖｘが更に低下する。そして、前記コレクタ電圧Ｖｘが Ｖｘ＝Ｖ１＋Ｖ＊−ＶＩＩｌ！ ・・・・・・・
・・・・・・・・・・・・・・（５）迄低下すると、前
記第７及び第８トランジスタ（３５）及び（３７）がオ
ンし、第１及び第２ダイオード（２２）及び（２３〉に
流れる電流を吸引する。その為、第１及び第２ダイオー
ド（２２）及び（２３）の出力電流は、第１及び第２ト
ランジスタ（１７）及び＜１８）のコレクタ電流と第７
及び第８トランジスタ（３５）及び（３６）のコレクタ
電流との和電流となり、初段増幅部（１５）の利得は更
に低下する。
これらの利得制御動作をまとめると、次の様になる。す
なわち、初段増幅部（翻）の利得は、入力信号が小の間
、定電流回路（４２）に流れる電流１１と等しい基準電
流Ｉ、と制御電流発生部（嬰）の電流比ｎとによって決
まる制御電流に応じた値になり、入力信号の増大に応じ
−Ｃ前記基準電流Ｉ２がｍ Ｉ ＋に減少すると、それ
に応じて利得が減少し、前記基準電流Ｉ、が零になると
、定電流回路（２０）及び（２１）の電流により利得が
決まる非制御状態になり、更に入力信号が増大すると、
電流吸引部（３４）の吸引電流に応じて、利得が更に減
少するという様に制御きれる。
なわち、初段増幅部（翻）の利得は、入力信号が小の間
、定電流回路（４２）に流れる電流１１と等しい基準電
流Ｉ、と制御電流発生部（嬰）の電流比ｎとによって決
まる制御電流に応じた値になり、入力信号の増大に応じ
−Ｃ前記基準電流Ｉ２がｍ Ｉ ＋に減少すると、それ
に応じて利得が減少し、前記基準電流Ｉ、が零になると
、定電流回路（２０）及び（２１）の電流により利得が
決まる非制御状態になり、更に入力信号が増大すると、
電流吸引部（３４）の吸引電流に応じて、利得が更に減
少するという様に制御きれる。
従って、第１図の利得制御増幅回路を用いれば、利得制
御範囲を大幅に拡大することが出来る。また、最大利得
は、制御電流発生部（３３）の出力最大制御電流、すな
わち、基準電流発生部＜３０〉の定電流回路（４２）に
流れる電流Ｉ、と電流比ｎとによって決まり、任意に設
定出来る。
御範囲を大幅に拡大することが出来る。また、最大利得
は、制御電流発生部（３３）の出力最大制御電流、すな
わち、基準電流発生部＜３０〉の定電流回路（４２）に
流れる電流Ｉ、と電流比ｎとによって決まり、任意に設
定出来る。
更に、第１図の利得制御増幅回路の入力ダイナミックレ
ンジは、定電流回路（２０）及び（２１）に流れる電流
と抵抗（１９）とにより決まるが、従来の利得制御増幅
回路と異なり、前記抵抗（１９）の値を利得制御範囲や
最大利得の設定に関連して考慮する必要が無いので、前
記入力ダイナミックレンジを拡大する値、すなわち比較
的大なる値に設定出来る。
ンジは、定電流回路（２０）及び（２１）に流れる電流
と抵抗（１９）とにより決まるが、従来の利得制御増幅
回路と異なり、前記抵抗（１９）の値を利得制御範囲や
最大利得の設定に関連して考慮する必要が無いので、前
記入力ダイナミックレンジを拡大する値、すなわち比較
的大なる値に設定出来る。
（ト）発明の効果
以上述べた如く、本発明に依れば、基準電流発生部と制
御電流発生部とを用いた第１の利得制御と、電流吸引部
を用いた第２の利得制御とを組み合わせて利得制御を行
なっているので、利得制御範囲の拡大を計ることが出来
る。また、最大利得を基準電流発生部により設定し、入
力ダイナミックレンジを初段増幅部の第１及び第２トラ
ンジスタのエミッタ間に接続される抵抗により設定出来
るので、設計の容易な利得制御増幅回路を提供出来る。
御電流発生部とを用いた第１の利得制御と、電流吸引部
を用いた第２の利得制御とを組み合わせて利得制御を行
なっているので、利得制御範囲の拡大を計ることが出来
る。また、最大利得を基準電流発生部により設定し、入
力ダイナミックレンジを初段増幅部の第１及び第２トラ
ンジスタのエミッタ間に接続される抵抗により設定出来
るので、設計の容易な利得制御増幅回路を提供出来る。
第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の利得制御回路を示す回路図である。 （１５）・・・初段増幅部、 （１７） 、 （ｔ８）
・・・第１及び第２トランジスタ、 （１９）・・・抵
抗、 （２０） 、 （２１） 。 （４２） 、 （４４＞・・・定電流回路、 （２２）
、 （２３）・・・ダイオード、 （２４）・・・後
段増幅部、 （２８）・・・負荷抵抗、 （３０）・・
・基準電流発生部、 （３３）・・・制御電流発生部、
（３４）・・・電流吸引部、 （３９）・・・制御部
。
は従来の利得制御回路を示す回路図である。 （１５）・・・初段増幅部、 （１７） 、 （ｔ８）
・・・第１及び第２トランジスタ、 （１９）・・・抵
抗、 （２０） 、 （２１） 。 （４２） 、 （４４＞・・・定電流回路、 （２２）
、 （２３）・・・ダイオード、 （２４）・・・後
段増幅部、 （２８）・・・負荷抵抗、 （３０）・・
・基準電流発生部、 （３３）・・・制御電流発生部、
（３４）・・・電流吸引部、 （３９）・・・制御部
。
Claims (4)
- （１）エミッタが抵抗を介して接続された一対のトラン
ジスタ及び該一対のトランジスタの負荷として配置され
るダイオードを備える初段増幅部と、 該初段増幅部の出力信号を増幅する後段増幅部と、 基準電流を発生する基準電流発生部と、 前記基準電流のｎ倍の制御電流を発生し、前記一対のト
ランジスタのコレクタに供給する制御電流発生部と、 前記ダイオードに流れる電流を吸引する電流吸引部と、 制御信号に応じて前記基準電流発生部の出力基準電流及
び前記電流吸引部の吸引電流の値を変化させる制御部と
を備えることを特徴とする利得制御増幅回路。 - （２）前記制御信号のレベルが第１の所定範囲にあると
き、前記制御信号の値に応じて前記基準電流の値を変化
させ、前記制御信号のレベルが前記第１の所定範囲より
も大なる第２の所定範囲にあるとき、前記制御信号の値
に応じて前記吸引電流の値を変化させることを特徴とす
る請求項第１項記載の利得制御増幅回路。 - （３）前記制御電流発生部は、一対のトランジスタのコ
レクタに制御電流を供給することにより、前記ダイオー
ドに流れる電流を減じ、利得を増大させることを特徴と
する請求項第１項記載の利得制御増幅回路。 - （４）前記電流吸引部は、前記ダイオードに流れる電流
を吸引することにより、前記ダイオードに流れる電流を
増加させ、利得を低下させることを特徴とする請求項第
１項記載の利得制御増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292858A JPH0666614B2 (ja) | 1988-11-18 | 1988-11-18 | 利得制御増幅回路 |
| US07/437,570 US5030923A (en) | 1988-11-18 | 1989-11-17 | Variable gain amplifier |
| DE68918667T DE68918667T2 (de) | 1988-11-18 | 1989-11-17 | Regelbarer Verstärker. |
| KR1019890016681A KR970004617B1 (ko) | 1988-11-18 | 1989-11-17 | 이득 제어 증폭 회로 |
| EP89121315A EP0369469B1 (en) | 1988-11-18 | 1989-11-17 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292858A JPH0666614B2 (ja) | 1988-11-18 | 1988-11-18 | 利得制御増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137509A true JPH02137509A (ja) | 1990-05-25 |
| JPH0666614B2 JPH0666614B2 (ja) | 1994-08-24 |
Family
ID=17787283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63292858A Expired - Lifetime JPH0666614B2 (ja) | 1988-11-18 | 1988-11-18 | 利得制御増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5030923A (ja) |
| EP (1) | EP0369469B1 (ja) |
| JP (1) | JPH0666614B2 (ja) |
| KR (1) | KR970004617B1 (ja) |
| DE (1) | DE68918667T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0457622A2 (en) * | 1990-05-18 | 1991-11-21 | Nec Corporation | Variable gain amplifier |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432477A (en) * | 1992-07-31 | 1995-07-11 | Sony Corporation | Wide frequency range amplifier apparatus |
| DE4235584A1 (de) * | 1992-10-22 | 1994-04-28 | Nokia Deutschland Gmbh | Stellbarer elektronischer Widerstand |
| JP2889803B2 (ja) * | 1993-11-22 | 1999-05-10 | 三洋電機株式会社 | レベル設定回路 |
| JP3479408B2 (ja) * | 1996-04-23 | 2003-12-15 | アルプス電気株式会社 | Ａｇｃ電圧補正回路 |
| EP0948132B1 (en) * | 1998-03-31 | 2004-05-26 | STMicroelectronics S.r.l. | Amplifier with programmable gain and input linearity usable in high-frequency lines |
| US6091275A (en) * | 1998-06-02 | 2000-07-18 | Maxim Integrated Products, Inc. | Linear quad variable gain amplifier and method for implementing same |
| US7171170B2 (en) | 2001-07-23 | 2007-01-30 | Sequoia Communications | Envelope limiting for polar modulators |
| US6798290B2 (en) * | 2001-08-31 | 2004-09-28 | Sequoia Communications | Translinear variable gain amplifier |
| US6985703B2 (en) | 2001-10-04 | 2006-01-10 | Sequoia Corporation | Direct synthesis transmitter |
| US7489916B1 (en) | 2002-06-04 | 2009-02-10 | Sequoia Communications | Direct down-conversion mixer architecture |
| US7609118B1 (en) | 2003-12-29 | 2009-10-27 | Sequoia Communications | Phase-locked loop calibration system |
| US7496338B1 (en) | 2003-12-29 | 2009-02-24 | Sequoia Communications | Multi-segment gain control system |
| US7522017B1 (en) | 2004-04-21 | 2009-04-21 | Sequoia Communications | High-Q integrated RF filters |
| US7672648B1 (en) | 2004-06-26 | 2010-03-02 | Quintics Holdings | System for linear amplitude modulation |
| US7548122B1 (en) | 2005-03-01 | 2009-06-16 | Sequoia Communications | PLL with switched parameters |
| US7479815B1 (en) | 2005-03-01 | 2009-01-20 | Sequoia Communications | PLL with dual edge sensitivity |
| US7675379B1 (en) | 2005-03-05 | 2010-03-09 | Quintics Holdings | Linear wideband phase modulation system |
| US7595626B1 (en) | 2005-05-05 | 2009-09-29 | Sequoia Communications | System for matched and isolated references |
| US20070205200A1 (en) * | 2006-03-02 | 2007-09-06 | Brain Box Concepts | Soap bar holder and method of supporting a soap bar |
| WO2007137094A2 (en) | 2006-05-16 | 2007-11-29 | Sequoia Communications | A multi-mode vco for direct fm systems |
| US7522005B1 (en) | 2006-07-28 | 2009-04-21 | Sequoia Communications | KFM frequency tracking system using an analog correlator |
| US7679468B1 (en) | 2006-07-28 | 2010-03-16 | Quintic Holdings | KFM frequency tracking system using a digital correlator |
| US7894545B1 (en) | 2006-08-14 | 2011-02-22 | Quintic Holdings | Time alignment of polar transmitter |
| US7920033B1 (en) | 2006-09-28 | 2011-04-05 | Groe John B | Systems and methods for frequency modulation adjustment |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3974438A (en) * | 1973-09-13 | 1976-08-10 | Rca Corporation | Apparatus for indicating over-current condition in a transistor amplifier |
| JPS5320844A (en) * | 1976-08-11 | 1978-02-25 | Hitachi Ltd | Gain control circuit |
| JPS5330850A (en) * | 1976-09-03 | 1978-03-23 | Hitachi Ltd | Gain control circuit |
| JPS5696516A (en) * | 1979-12-28 | 1981-08-04 | Matsushita Electric Ind Co Ltd | Gain adjusting circuit |
| JPS58115910A (ja) * | 1981-12-29 | 1983-07-09 | Matsushita Electric Ind Co Ltd | 制御回路 |
| JPS6190507A (ja) * | 1984-10-09 | 1986-05-08 | Toshiba Corp | 自動利得制御回路 |
-
1988
- 1988-11-18 JP JP63292858A patent/JPH0666614B2/ja not_active Expired - Lifetime
-
1989
- 1989-11-17 US US07/437,570 patent/US5030923A/en not_active Expired - Lifetime
- 1989-11-17 EP EP89121315A patent/EP0369469B1/en not_active Expired - Lifetime
- 1989-11-17 KR KR1019890016681A patent/KR970004617B1/ko not_active IP Right Cessation
- 1989-11-17 DE DE68918667T patent/DE68918667T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0457622A2 (en) * | 1990-05-18 | 1991-11-21 | Nec Corporation | Variable gain amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0369469A2 (en) | 1990-05-23 |
| US5030923A (en) | 1991-07-09 |
| EP0369469A3 (en) | 1991-07-03 |
| DE68918667D1 (de) | 1994-11-10 |
| EP0369469B1 (en) | 1994-10-05 |
| DE68918667T2 (de) | 1995-05-18 |
| KR970004617B1 (ko) | 1997-03-29 |
| JPH0666614B2 (ja) | 1994-08-24 |
| KR900008769A (ko) | 1990-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02137509A (ja) | 利得制御増幅回路 | |
| JP3315748B2 (ja) | 増幅回路 | |
| JPH0322723B2 (ja) | ||
| JPH04227104A (ja) | 増幅回路 | |
| JPS6123689B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JPH0326670Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPS6143295Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS616716A (ja) | 可変出力安定化電源回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| KR940003612Y1 (ko) | 오디오증폭기의 출력전압 안정화회로 | |
| JPH0418251Y2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0630423B2 (ja) | ゲインコントロ−ルアンプ | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JPS6133007A (ja) | 利得制御回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS625488B2 (ja) | ||
| JPH0794967A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 15 |