JPS58115910A - 制御回路 - Google Patents
制御回路Info
- Publication number
- JPS58115910A JPS58115910A JP21282481A JP21282481A JPS58115910A JP S58115910 A JPS58115910 A JP S58115910A JP 21282481 A JP21282481 A JP 21282481A JP 21282481 A JP21282481 A JP 21282481A JP S58115910 A JPS58115910 A JP S58115910A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- diode
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Electrical Variables (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は制御回路に関するものである。
第１図は従来の電流制御回路である。第１図において、
Ｑｌは第１のｎｐｎ形トランジスタ、Ｑ２は第２のｎｐ
ｎ形トランジスタで、Ｑｌと０２ とで差動トランジス
タ対を構成し、その両エミッタは共通接続されて、第１
電流源Ａに接続される。
Ｑｌは第１のｎｐｎ形トランジスタ、Ｑ２は第２のｎｐ
ｎ形トランジスタで、Ｑｌと０２ とで差動トランジス
タ対を構成し、その両エミッタは共通接続されて、第１
電流源Ａに接続される。
前記第１のトランジスタＱ１のコレクタは第１のダイオ
ードＤ１のカソード側と第３のトランジスタＱ３のベー
スにそれぞれ接続され、また前記第２のトランジスタＱ
２のコレクタは、第２のダイオードＤ２のカソード側と
第４のトランジスタＱ４ノヘースに接続されている。
ードＤ１のカソード側と第３のトランジスタＱ３のベー
スにそれぞれ接続され、また前記第２のトランジスタＱ
２のコレクタは、第２のダイオードＤ２のカソード側と
第４のトランジスタＱ４ノヘースに接続されている。
また、前記トランジスタＱ３と０４は差動対を構成し、
その共通結合エミッタは被制御信号を供給する第２電流
源Ｂに接続されている。前記トランジスタＱ１と０２の
互いのベース間には制御電圧用電源Ｅ２が接続され、か
つ、第２トランジスタＱ のベースには電圧源Ｅ１が接
続されている。そ２ して、第３および第４トランジスタＱ３．Ｑ４のコレク
タ側ならびに前記第１ダイオードＤ１のアノードおよび
前記第２ダイオードＤ２のアノードはいずれも電源Ｅ３
に接続されている。
その共通結合エミッタは被制御信号を供給する第２電流
源Ｂに接続されている。前記トランジスタＱ１と０２の
互いのベース間には制御電圧用電源Ｅ２が接続され、か
つ、第２トランジスタＱ のベースには電圧源Ｅ１が接
続されている。そ２ して、第３および第４トランジスタＱ３．Ｑ４のコレク
タ側ならびに前記第１ダイオードＤ１のアノードおよび
前記第２ダイオードＤ２のアノードはいずれも電源Ｅ３
に接続されている。
つぎに、第１図示回路の動作をみると、第３および第４
のトランジスタＱ およびＱ４のベース・エミッタ間電
圧をそれぞれｖＢＥ３．■ＢＥ４としダイオードＤ１お
よびＤ２のアノードΦカソード間電圧をそれぞれｖＤｌ
および”Ｄ２とすると、■Ｄ１＋ｖＢＥ３：■Ｄ２＋ｖ
ＢＥ４ °°°°°０°−（１）の関係がある。さらに
ダイオードＤ１に流れる電流は、トランジスタＱ１のコ
レクタ電流と前記第３トランジスタＱ３のベース電流の
和である。またダイオードＤ に流れる電流は第２トラ
ンジスタＱ２のコレクタ電流と前記第４トランジスタＱ
４のベース（２）〜（５）式が得られる。ここで、１１
．Ｉ、、Ｉ３゜および工。はそれぞれ前記各トランジス
タＱ１．Ｑ２゜Ｑ およびＱ のコレクタ電流、ｈＦＥ
３および３ ４ ｈＦＥ４はトランジスタＱ３およびＱ４のそれぞれのコ
レクタ電流とベース電流の比である。
のトランジスタＱ およびＱ４のベース・エミッタ間電
圧をそれぞれｖＢＥ３．■ＢＥ４としダイオードＤ１お
よびＤ２のアノードΦカソード間電圧をそれぞれｖＤｌ
および”Ｄ２とすると、■Ｄ１＋ｖＢＥ３：■Ｄ２＋ｖ
ＢＥ４ °°°°°０°−（１）の関係がある。さらに
ダイオードＤ１に流れる電流は、トランジスタＱ１のコ
レクタ電流と前記第３トランジスタＱ３のベース電流の
和である。またダイオードＤ に流れる電流は第２トラ
ンジスタＱ２のコレクタ電流と前記第４トランジスタＱ
４のベース（２）〜（５）式が得られる。ここで、１１
．Ｉ、、Ｉ３゜および工。はそれぞれ前記各トランジス
タＱ１．Ｑ２゜Ｑ およびＱ のコレクタ電流、ｈＦＥ
３および３ ４ ｈＦＥ４はトランジスタＱ３およびＱ４のそれぞれのコ
レクタ電流とベース電流の比である。
また、ｋ、Ｔ、ｑはボルツマン定数、接合温度（’Ｋ）
、電子の電荷量であり、トランジスタＱ１およびＱ２
とダイオードＤ１およびＤ２に共通な定数、工ｓはトラ
ンジスタＱ１およびＱ２の逆方向飽和電流、”ＳＤはダ
イオードの逆方向飽和電流である。ダイオードをトラン
ジスタＱ１およびＱ２と同一特性のトランジスタにより
、そのコレクタとベースをつないだもので構成すれば式
（６）が成立する。
、電子の電荷量であり、トランジスタＱ１およびＱ２
とダイオードＤ１およびＤ２に共通な定数、工ｓはトラ
ンジスタＱ１およびＱ２の逆方向飽和電流、”ＳＤはダ
イオードの逆方向飽和電流である。ダイオードをトラン
ジスタＱ１およびＱ２と同一特性のトランジスタにより
、そのコレクタとベースをつないだもので構成すれば式
（６）が成立する。
ＩＳ ” ＩＳＤ −−−−−−
（６１式（１）に式（２）〜（６）を代入すると次に示
す式（７）が得られる。
（６１式（１）に式（２）〜（６）を代入すると次に示
す式（７）が得られる。
・・・・・・（７）
トランジスタＱ３およびＱ４のベース電流がトランジス
タＱ およびＱ２に比較して十分小さければ次０式（８
）と（９）が成立する。
タＱ およびＱ２に比較して十分小さければ次０式（８
）と（９）が成立する。
そして、さらに前記式（７）は式（８） 、 （９）を
用いることで次の式（１０）が成立する。
用いることで次の式（１０）が成立する。
Ｉ３・１ｌ−Ｉ４・Ｉ２ ・・・・・・（１
０）したがって、上記式（１０）より１１はの関係があ
る。
０）したがって、上記式（１０）より１１はの関係があ
る。
故に、制御電圧Ｅ２により、トランジスタＱ１およびＱ
２のコレクタ電流工、および工、を制御し、トランジス
タＱ３およびＱ４に流れる電流を制御できる。しかしな
がら、式（７）のｈＦＥ３およびｈＦＥ４が小さくなる
と式（８）および（９）が成立しない。そのため式（７
）の工、および工、を制御電圧Ｅ２により変化させても
、その制御範囲は、トランジスタＱ３およびＱ４のペー
ス電流によって制限される。
２のコレクタ電流工、および工、を制御し、トランジス
タＱ３およびＱ４に流れる電流を制御できる。しかしな
がら、式（７）のｈＦＥ３およびｈＦＥ４が小さくなる
と式（８）および（９）が成立しない。そのため式（７
）の工、および工、を制御電圧Ｅ２により変化させても
、その制御範囲は、トランジスタＱ３およびＱ４のペー
ス電流によって制限される。
トランジスタＱ３のコレクタ電流の最小値を式（７）よ
り求める。トランジスタＱ４のコレクタ電流Ｉ４は、被
制御電流工ｓ１ＧよりトランジスタＱ３のコレクタ電流
Ｉ３とトランジスタＱ３およびトランジスタＱ４のベー
ス電流相当分ａを除いた電流であるので式（８）が成立
つ Ｉ４−工８１Ｇ−■。−α ・・・・・・（１２）
また、トランジスタＱ３のコレクタ電流を最小にするに
は式（１１）より式（１３）および式（１４）が成立し
た時である。
り求める。トランジスタＱ４のコレクタ電流Ｉ４は、被
制御電流工ｓ１ＧよりトランジスタＱ３のコレクタ電流
Ｉ３とトランジスタＱ３およびトランジスタＱ４のベー
ス電流相当分ａを除いた電流であるので式（８）が成立
つ Ｉ４−工８１Ｇ−■。−α ・・・・・・（１２）
また、トランジスタＱ３のコレクタ電流を最小にするに
は式（１１）より式（１３）および式（１４）が成立し
た時である。
１ｌ−ＩＯ・・・・・・（１３）
工２−０ ・・・・・・（１４）式
（７）に式（１２）〜（１４）を代入すると式（１５）
となる。
（７）に式（１２）〜（１４）を代入すると式（１５）
となる。
・・・−ｊ（１５）
トランジスタＱ３およびトランジスタＱ４のコレクタ電
流とベース電流の比ｈＦＦ、、３およびｈＦＥ４を等し
いとし、式（１５）を変形すると次式（１６）が得られ
る。
流とベース電流の比ｈＦＦ、、３およびｈＦＥ４を等し
いとし、式（１５）を変形すると次式（１６）が得られ
る。
（ＩｓｌＧ−ａ）２
式（１６）より明らかなように、電流源Ａの電流工。
とトランジスタのコレクタ電流とベース電流の比である
ｈＦＥ４の積を十分に太きくしなければならない。一般
に半導体集積回路の製造においては式（１６）のｈＦＥ
のバラツキが大きく工。を十分に大きく設定しなければ
トランジスタＱ３の電流を広範囲に制御できない。
ｈＦＥ４の積を十分に太きくしなければならない。一般
に半導体集積回路の製造においては式（１６）のｈＦＥ
のバラツキが大きく工。を十分に大きく設定しなければ
トランジスタＱ３の電流を広範囲に制御できない。
本発明は上述のような従来回路の問題点を解消し、広い
範囲の制御特性を必要とする回路に適した回路を提供す
るものである。
範囲の制御特性を必要とする回路に適した回路を提供す
るものである。
第２図に本発明の一実施例を示す。第２図は第１図のト
ランジスタＱ３とダイオードＤ１との間にｎｐｎ ）ラ
ンジスタＱ６．Ｑ６のダーリントン接続および電流源Ｃ
を付加し、さらに第１図のトランジスタＱ とダイオー
ドＤ２との間にｎｐｎトランジスタＱ７．Ｑ８のダーリ
ントン接続および電流源りを付加したものであるトラン
ジスタＱ６のベースはダイオードＤ１のカンード側に接
続し、エミッタをトランジスタＱ６のベースに接続、ト
ランジスタＱ６のエミッタを電流源ＣとトランジスタＱ
３のベースとに接続し、トランジスタＱ７はベースをダ
イオードＤ２０カソード側に接続し、エミッタをトラン
ジスタＱ８のベースは接続し、トランジスタＱ８のエミ
ッタを電流源りとトランジスタＱ４のベースとに接続し
ている。
ランジスタＱ３とダイオードＤ１との間にｎｐｎ ）ラ
ンジスタＱ６．Ｑ６のダーリントン接続および電流源Ｃ
を付加し、さらに第１図のトランジスタＱ とダイオー
ドＤ２との間にｎｐｎトランジスタＱ７．Ｑ８のダーリ
ントン接続および電流源りを付加したものであるトラン
ジスタＱ６のベースはダイオードＤ１のカンード側に接
続し、エミッタをトランジスタＱ６のベースに接続、ト
ランジスタＱ６のエミッタを電流源ＣとトランジスタＱ
３のベースとに接続し、トランジスタＱ７はベースをダ
イオードＤ２０カソード側に接続し、エミッタをトラン
ジスタＱ８のベースは接続し、トランジスタＱ８のエミ
ッタを電流源りとトランジスタＱ４のベースとに接続し
ている。
トランジスタＱ６．Ｑ６．Ｑ７およびＱ８のベース・エ
ミッタ間電圧をそれぞれ■ＥＥ５ 、■ＢＥ６１■ＢＥ
７および”ＢＥｓ コレクタ電流とベース電流り の比をそれぞれｈＦＥｓ、ＦＥＤ、ｈＦＥ７およびｈＦ
Ｅ８とすると、第２図より式（１８）が得られる。
ミッタ間電圧をそれぞれ■ＥＥ５ 、■ＢＥ６１■ＢＥ
７および”ＢＥｓ コレクタ電流とベース電流り の比をそれぞれｈＦＥｓ、ＦＥＤ、ｈＦＥ７およびｈＦ
Ｅ８とすると、第２図より式（１８）が得られる。
■ＢＥ３＋■ＢＥ６＋■ＢＥ５＋ｖＤ１−ｖＢＥ４＋ｖ
ＢＥ８＋ｖＢＥ７＋ｖＤ２・・・（１８）１゜ 電流源ＣおよびＤの電流値を工 およびＩｂ２と１ すると、 ・・・・・−（１９） ・・・・・・（２１） また １１ 。
ＢＥ８＋ｖＢＥ７＋ｖＤ２・・・（１８）１゜ 電流源ＣおよびＤの電流値を工 およびＩｂ２と１ すると、 ・・・・・−（１９） ・・・・・・（２１） また １１ 。
であるので式（１８）より
・・・・・・（２７）
となる。ここでＩ３およびＩ４はトランジスタＱ３およ
びＱ４のコレクタ電流、Ｉ６およびＩ６は、ダイオード
Ｄ１およびＤ２を流れる電流である。
びＱ４のコレクタ電流、Ｉ６およびＩ６は、ダイオード
Ｄ１およびＤ２を流れる電流である。
第２図より
となる。ここで１１および工、はトランジスタＱ１およ
びＱ２のコレクタ電流である。電流源ＣおよびＤの電流
値を等しいとして、工。１（−工。２）とすると式（２
７）〜（２９）より ・・・・・・（３ｏ） となり、ここでトランジスタＱ６およびトランジスタＱ
８のｈＦＥ６およびｈＦＥ８が等しく、またトランジス
タＱ６とＱ７のｈＦＥ５と ｈＦＥ７が等しいとすると １３ べ−・ となる。式（３１）を用いて、トランジスタＱ３のコレ
クタ電流Ｉ３の最小値を求める。
びＱ２のコレクタ電流である。電流源ＣおよびＤの電流
値を等しいとして、工。１（−工。２）とすると式（２
７）〜（２９）より ・・・・・・（３ｏ） となり、ここでトランジスタＱ６およびトランジスタＱ
８のｈＦＥ６およびｈＦＥ８が等しく、またトランジス
タＱ６とＱ７のｈＦＥ５と ｈＦＥ７が等しいとすると １３ べ−・ となる。式（３１）を用いて、トランジスタＱ３のコレ
クタ電流Ｉ３の最小値を求める。
■ およびＩ２が式（１３）および（１４）の条件を満
ま たす時のＩ３を従来の例と同様にして求める。式（１２
） 、 （１３）および（１４）を式（３１）に代入す
ると、・・・・・・（３２） よって ・・・・・・（３３） となる０ この式（３３）と式（１６）を比較すれば明らかなよう
に式（３３）の分母は式（１６）に比較して、はるかに
大きくすることが可能である。なぜならば式（１６）の
％式％ ｈＦＥ４の項が式（３３）においてはｈＦＥ５とｈＦＥ
ｅの積となっている。
ま たす時のＩ３を従来の例と同様にして求める。式（１２
） 、 （１３）および（１４）を式（３１）に代入す
ると、・・・・・・（３２） よって ・・・・・・（３３） となる０ この式（３３）と式（１６）を比較すれば明らかなよう
に式（３３）の分母は式（１６）に比較して、はるかに
大きくすることが可能である。なぜならば式（１６）の
％式％ ｈＦＥ４の項が式（３３）においてはｈＦＥ５とｈＦＥ
ｅの積となっている。
具体的に数値例で比較を行なう
Ｉ −＝ Ｉ Ｉ ＝ １ｍＡ ＝（３４）
ｓｌｇ Ｏ０２ ｈＦＥ２：ｈＦＥ４：ｈＦＥ６：３０ °°°−−−
（ａ５）α−Ｉ８ｉｇ／３０ ・・・
・・・（３６）式（３４）〜（３６）の条件を従来の例
の式（１６）に代入すれば０．０２９３ｍＡとなり、’
ｓｉｇの１ｍＡに対して約−３０，７ｄＢとなる。
ｓｌｇ Ｏ０２ ｈＦＥ２：ｈＦＥ４：ｈＦＥ６：３０ °°°−−−
（ａ５）α−Ｉ８ｉｇ／３０ ・・・
・・・（３６）式（３４）〜（３６）の条件を従来の例
の式（１６）に代入すれば０．０２９３ｍＡとなり、’
ｓｉｇの１ｍＡに対して約−３０，７ｄＢとなる。
一方、本発明にかかる第２図の回路では、式０式％
に対して約−５９ｄＢとなり、トランジスタのｈＦＥの
バラツキに対して十分に大きな制御範囲が得られる。
バラツキに対して十分に大きな制御範囲が得られる。
以上の説明では第２図のトランジスタＱ５およびＱ６の
如（ｎｐｎ形トランジスタのダーリントン接続を用いた
が、ｐｎｐ形トランジスタを用いても良いことはもちろ
んであり、また第３図に示したようにｐｎｐ形トランジ
スタＱ／とｎｐｎ形トランジスタＱ／を組み合せて高入
力インピーダンス、低出力インピーダンスバッファを実
現した回路でも良いことはもちろんである。第３図では
Ｑ／のベースが入力、Ｑ／のコレクタ（Ｑ６のエミッタ
）が出力端子である。
如（ｎｐｎ形トランジスタのダーリントン接続を用いた
が、ｐｎｐ形トランジスタを用いても良いことはもちろ
んであり、また第３図に示したようにｐｎｐ形トランジ
スタＱ／とｎｐｎ形トランジスタＱ／を組み合せて高入
力インピーダンス、低出力インピーダンスバッファを実
現した回路でも良いことはもちろんである。第３図では
Ｑ／のベースが入力、Ｑ／のコレクタ（Ｑ６のエミッタ
）が出力端子である。
第１図は従来の制御回路例を示す図、第２図は本発明の
制御回路の実施例を示す図、第３図は本発明の制御回路
の他実施例に使用される一部分要素を示す接続図である
。 ＱＱＱＱＱＱＱＱ ・曲弓 １ ν ２ν ３１ ４１ ５１ ６１
７１ ８ランジスタ、Ｄ Ｄ ・・・・・・ダイオー
ド、Ａ、Ｂ。 １ ２ Ｃ，Ｄ・・・・・・電流源、ＥＥＥ ・・・・・・電
圧源。 １１ ２Ｔ ３ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 ５１
制御回路の実施例を示す図、第３図は本発明の制御回路
の他実施例に使用される一部分要素を示す接続図である
。 ＱＱＱＱＱＱＱＱ ・曲弓 １ ν ２ν ３１ ４１ ５１ ６１
７１ ８ランジスタ、Ｄ Ｄ ・・・・・・ダイオー
ド、Ａ、Ｂ。 １ ２ Ｃ，Ｄ・・・・・・電流源、ＥＥＥ ・・・・・・電
圧源。 １１ ２Ｔ ３ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 ５１
Claims (1)
- 第１電流源に第１トランジスタおよび第２トランジスタ
の差動対の共通結合エミッタを接続し、前記第１トラン
ジスタのコレクタに、入力インピーダンスの高い第１バ
ツフアの入力端子と第１ダイオードのカソードとを接続
し、前記第２トランジスタのコレクタに、入力インピー
ダンスの高い第２バツフアの入力端子と第２ダイオード
のカソードとを接続し、前記第１ダイオードおよび前記
第２ダイオードのアノードは互いに同一の電圧源に接続
し、前記第１バツフアの出力と前記第２バツンアの出力
が夫々第３トランジスタおよび第４トランジスタの各ベ
ースに接続され、前記第３トランジスタと前記第４トラ
ンジ・スタの差動対の共通結合エミッタは第２電流源に
接続され、前記第１および前記第２トランジスタに制御
電圧を印加することで前記第３および前記第４トランジ
スクのコレクタ電流を制御することを特徴とする制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21282481A JPS58115910A (ja) | 1981-12-29 | 1981-12-29 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21282481A JPS58115910A (ja) | 1981-12-29 | 1981-12-29 | 制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58115910A true JPS58115910A (ja) | 1983-07-09 |
Family
ID=16628960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21282481A Pending JPS58115910A (ja) | 1981-12-29 | 1981-12-29 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198422A (ja) * | 1984-10-19 | 1986-05-16 | Rohm Co Ltd | 波形変換回路 |
| EP0369469A2 (en) * | 1988-11-18 | 1990-05-23 | Sanyo Electric Co., Ltd. | Variable gain amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639723A (en) * | 1979-08-09 | 1981-04-15 | Tadahiro Yuuki | Supporting and mounting apparatus for warmth preserving film in vinyl house |
-
1981
- 1981-12-29 JP JP21282481A patent/JPS58115910A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639723A (en) * | 1979-08-09 | 1981-04-15 | Tadahiro Yuuki | Supporting and mounting apparatus for warmth preserving film in vinyl house |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198422A (ja) * | 1984-10-19 | 1986-05-16 | Rohm Co Ltd | 波形変換回路 |
| EP0369469A2 (en) * | 1988-11-18 | 1990-05-23 | Sanyo Electric Co., Ltd. | Variable gain amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6369306A (ja) | 電流ミラ−回路 | |
| JPH0416009A (ja) | 電流伝達回路 | |
| JPS58115910A (ja) | 制御回路 | |
| US4928073A (en) | DC amplifier | |
| US4511991A (en) | Arithmetic operation circuit for finding a square root of a sum of squared values | |
| JPH0328581Y2 (ja) | ||
| JPH0535613Y2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPH03109808A (ja) | 大きな電流比を有する電流ミラー回路 | |
| JPS59135519A (ja) | 電流源回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS58123214A (ja) | 制御回路 | |
| JP2797620B2 (ja) | 比較回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS5841683B2 (ja) | 電流増幅回路 | |
| JPS59178806A (ja) | 電流源回路 | |
| JPS58194412A (ja) | 制御回路 | |
| JPH04215315A (ja) | レベルシフト回路 | |
| JPH01147908A (ja) | 差動増幅器 | |
| JPS5896405A (ja) | バイアス回路 | |
| JPH035091B2 (ja) | ||
| JPS6098715A (ja) | 比較器 | |
| JPH0559607B2 (ja) | ||
| JPH05291917A (ja) | 高速バッファ回路 |