JP2710471B2 - 定電圧供給回路 - Google Patents
定電圧供給回路Info
- Publication number
- JP2710471B2 JP2710471B2 JP3017256A JP1725691A JP2710471B2 JP 2710471 B2 JP2710471 B2 JP 2710471B2 JP 3017256 A JP3017256 A JP 3017256A JP 1725691 A JP1725691 A JP 1725691A JP 2710471 B2 JP2710471 B2 JP 2710471B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- current source
- supply circuit
- voltage supply
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は定電圧供給回路に関し、
特に、電源電圧が比較的低い直結回路で構成される集積
回路に用いられる定電圧供給回路に関する。
特に、電源電圧が比較的低い直結回路で構成される集積
回路に用いられる定電圧供給回路に関する。
【０００２】
【従来の技術】この種の定電圧供給回路の一例の回路図
を図３に示す。この回路は、図に示すように、ＮＰＮバ
イポーラトランジスタ（以後単にトランジスタと記す）
Ｑ1 とＮＰＮトランジスタＱ2 のエミッタを共通に接続
し、この接続点に第１の定電流源１を接続すると共に、
ＮＰＮトランジスタＱ1 のコレクタとＮＰＮトランジス
タＱ2 のベース・コレクタに１：１のカレントミラー回
路２を接続した構成となっている。この回路では、ＮＰ
ＮトランジスタＱ1 のベースが入力端子３になってお
り、ＮＰＮトランジタＱ2 のベースが出力端子４になっ
ている。
を図３に示す。この回路は、図に示すように、ＮＰＮバ
イポーラトランジスタ（以後単にトランジスタと記す）
Ｑ1 とＮＰＮトランジスタＱ2 のエミッタを共通に接続
し、この接続点に第１の定電流源１を接続すると共に、
ＮＰＮトランジスタＱ1 のコレクタとＮＰＮトランジス
タＱ2 のベース・コレクタに１：１のカレントミラー回
路２を接続した構成となっている。この回路では、ＮＰ
ＮトランジスタＱ1 のベースが入力端子３になってお
り、ＮＰＮトランジタＱ2 のベースが出力端子４になっ
ている。
【０００３】上述の従来の定電圧供給回路は、以下のよ
うに動作する。図３において、入力端子３への入力電圧
をＶi とし、ＮＰＮトランジスタＱ1 のベース・エミッ
タ間電圧をＶBE1 、ＮＰＮトランジスタＱ2 のベース・
エミッタ間電圧をＶBE2 とすると、出力端子４に出力さ
れる出力電圧ＶO は下記の（１）式で与えられる。 ＶO ＝Ｖi −ＶBE1 ＋ＶBE2 （１） ここで、第１の定電流源１の電流値を２・ｉとすると、
うに動作する。図３において、入力端子３への入力電圧
をＶi とし、ＮＰＮトランジスタＱ1 のベース・エミッ
タ間電圧をＶBE1 、ＮＰＮトランジスタＱ2 のベース・
エミッタ間電圧をＶBE2 とすると、出力端子４に出力さ
れる出力電圧ＶO は下記の（１）式で与えられる。 ＶO ＝Ｖi −ＶBE1 ＋ＶBE2 （１） ここで、第１の定電流源１の電流値を２・ｉとすると、
【０００４】
【０００５】となる。
【０００６】次に（２）式より、入出力間電圧ΔＶは下
記の（３）式で与えられる。
記の（３）式で与えられる。
【０００７】
【０００８】ここで、（３）式において、温度が室温で
あると仮定してＶT＝２６ｍＶとすると、ｉO ＝ｉの
時、ΔＶは約−２９ｍＶとなる。また、ｉO ＝１．５ｉ
の時には、ΔＶは約−５０ｍＶとなる。
あると仮定してＶT＝２６ｍＶとすると、ｉO ＝ｉの
時、ΔＶは約−２９ｍＶとなる。また、ｉO ＝１．５ｉ
の時には、ΔＶは約−５０ｍＶとなる。
【０００９】尚、この従来の定電圧供給回路では、出力
電流ｉO の範囲は、 ２ｉ＞ｉO ＞−２ｉ でなければならない。
電流ｉO の範囲は、 ２ｉ＞ｉO ＞−２ｉ でなければならない。
【００１０】
【発明が解決しようとする課題】上述した従来の定電圧
供給回路は、低電圧（例えば５Ｖ）の電源電圧で直結回
路を用いるような集積回路などでは、周波数特性が安定
で出力端子の動作点がずれないので、よく使われるもの
である。しかしながら、この回路は、（３）式から分る
ように、出力電流ｉO の変化に対する入出力間電圧ΔＶ
の変化が比較的大きい。又、第１の定電流源１の電流値
２・ｉより大きな出力電流を流すことができない。
供給回路は、低電圧（例えば５Ｖ）の電源電圧で直結回
路を用いるような集積回路などでは、周波数特性が安定
で出力端子の動作点がずれないので、よく使われるもの
である。しかしながら、この回路は、（３）式から分る
ように、出力電流ｉO の変化に対する入出力間電圧ΔＶ
の変化が比較的大きい。又、第１の定電流源１の電流値
２・ｉより大きな出力電流を流すことができない。
【００１１】従って、従来の定電圧供給回路では、出力
端子４に接続される負荷としては、バイポーラトランジ
スタのベースなどの入力インピーダンスの大きいものに
限られてしまう。
端子４に接続される負荷としては、バイポーラトランジ
スタのベースなどの入力インピーダンスの大きいものに
限られてしまう。
【００１２】本発明は、上述のような従来の低電圧供給
回路の欠点を解決するためになされたものであって、出
力電流ｉO の変化による入出力間電圧ΔＶの変化が少な
く、しかも、出力電流ｉO の大きさが定電流源の電流の
大きさに制限されることのない低電圧供給回路を提供す
ることを目的とする。
回路の欠点を解決するためになされたものであって、出
力電流ｉO の変化による入出力間電圧ΔＶの変化が少な
く、しかも、出力電流ｉO の大きさが定電流源の電流の
大きさに制限されることのない低電圧供給回路を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】本発明の定電圧供給回路
は、エミッタが共通に接続された同一導電型の第１のバ
イポーラトランジスタ及び第２のバイポーラトランジス
タと、ベースが第１のバイポーラトランジスタのコレク
タに接続され、コレクタが第２のバイポーラトランジス
タのベース及びコレクタに接続された、前記バイポーラ
トランジスタとは異なる導電型の第３のバイポーラトラ
ンジスタと、第１のバイポーラトランジスタのエミッタ
及び第２のバイパーラトランジスタのエミッタに接続さ
れた第１の定電流源と、第１のバイポーラトランジスタ
のコレクタ及び第３のバイポーラトランジスタのベース
に接続された第２の定電流源とを含み、第１の定電流源
が、第２の定電流源のほぼ２倍の電流を供給することを
特徴とする。
は、エミッタが共通に接続された同一導電型の第１のバ
イポーラトランジスタ及び第２のバイポーラトランジス
タと、ベースが第１のバイポーラトランジスタのコレク
タに接続され、コレクタが第２のバイポーラトランジス
タのベース及びコレクタに接続された、前記バイポーラ
トランジスタとは異なる導電型の第３のバイポーラトラ
ンジスタと、第１のバイポーラトランジスタのエミッタ
及び第２のバイパーラトランジスタのエミッタに接続さ
れた第１の定電流源と、第１のバイポーラトランジスタ
のコレクタ及び第３のバイポーラトランジスタのベース
に接続された第２の定電流源とを含み、第１の定電流源
が、第２の定電流源のほぼ２倍の電流を供給することを
特徴とする。
【００１４】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明による定電圧供給
回路の動作を説明するための基本回路図であり、図２
は、本発明の一実施例の具体的な回路図である。
を参照して説明する。図１は、本発明による定電圧供給
回路の動作を説明するための基本回路図であり、図２
は、本発明の一実施例の具体的な回路図である。
【００１５】本実施例が図３に示す従来の定電圧供給回
路と異なるのは、ＮＰＮトランジスタＱ1 のコレクタに
接続された第２の定電流源５と、ＰＮＰトランジスタＱ
3 を設けた点である。
路と異なるのは、ＮＰＮトランジスタＱ1 のコレクタに
接続された第２の定電流源５と、ＰＮＰトランジスタＱ
3 を設けた点である。
【００１６】ＰＮＰトランジスタＱ3 は、ベースがＮＰ
Ｎトランジスタのコレクタに接続され、コレクタがＮＰ
ＮトランジスタＱ2 のベース・エミッタに接続されてい
る。エミッタは高位電源端子６に接続されている。
Ｎトランジスタのコレクタに接続され、コレクタがＮＰ
ＮトランジスタＱ2 のベース・エミッタに接続されてい
る。エミッタは高位電源端子６に接続されている。
【００１７】又、第２の定電流源５の電流値は、第１の
定電流源１の電流値の約半分の値に設定されている。
定電流源１の電流値の約半分の値に設定されている。
【００１８】図１において、第１の定電流源１の電流値
を２・ｉ、第２の定電流源５の電流値をｉ、ＰＮＰトラ
ンジスタＱ3 の電流増幅率をβ、ベース電流をｉB 、出
力端子４の出力電流をｉO とすれば、ＰＮＰトランジス
タＱ3 のベース電流ｉB は、下記の（４）式で表され
る。 ｉB ＝（ｉ＋ｉO ）／（β＋１） （４） ここで、従来の定電圧供給回路の場合と同様に、入出力
間電圧ΔＶを求めると以下のようになる。
を２・ｉ、第２の定電流源５の電流値をｉ、ＰＮＰトラ
ンジスタＱ3 の電流増幅率をβ、ベース電流をｉB 、出
力端子４の出力電流をｉO とすれば、ＰＮＰトランジス
タＱ3 のベース電流ｉB は、下記の（４）式で表され
る。 ｉB ＝（ｉ＋ｉO ）／（β＋１） （４） ここで、従来の定電圧供給回路の場合と同様に、入出力
間電圧ΔＶを求めると以下のようになる。
【００１９】
【００２０】（５）式において、ＶT の値を従来の定電
圧供給回路におけると同様に、ＶT ＝２６ｍＶとし、ま
た、ＰＮＰトランジスタＱ3 の電流増幅率βをβ＝１０
０とすると、ｉO ＝ｉの時、ΔＶは約−１ｍＶとなる。
又、ｉO ＝２ｉの時はΔＶは約−１．５ｍＶとなる。こ
の値は、従来のものに比べると約１／３０であり、非常
に小さい。
圧供給回路におけると同様に、ＶT ＝２６ｍＶとし、ま
た、ＰＮＰトランジスタＱ3 の電流増幅率βをβ＝１０
０とすると、ｉO ＝ｉの時、ΔＶは約−１ｍＶとなる。
又、ｉO ＝２ｉの時はΔＶは約−１．５ｍＶとなる。こ
の値は、従来のものに比べると約１／３０であり、非常
に小さい。
【００２１】又、本実施例では、（５）式から明かなよ
うに、ＰＮＰトランジスタＱ3 の電流増幅率βが十分に
大きければ、出力電流ｉO は、定電流源の電流ｉに制限
されることなく自由に設定することができる。
うに、ＰＮＰトランジスタＱ3 の電流増幅率βが十分に
大きければ、出力電流ｉO は、定電流源の電流ｉに制限
されることなく自由に設定することができる。
【００２２】図２は、図１の基本回路図を具体的に表し
たものである。図２において、ＰＮＰトランジスタＱ4
及びＱ5 、ＮＰＮトランジスタＱ6 ，Ｑ7 及びＱ8 並び
に抵抗Ｒは、図１における第１の定電流源１及び第２の
定電流源５を具体的に構成するものであり、カレントミ
ラー回路をなしている。
たものである。図２において、ＰＮＰトランジスタＱ4
及びＱ5 、ＮＰＮトランジスタＱ6 ，Ｑ7 及びＱ8 並び
に抵抗Ｒは、図１における第１の定電流源１及び第２の
定電流源５を具体的に構成するものであり、カレントミ
ラー回路をなしている。
【００２３】図において、ＰＮＰトランジスタＱ5 のコ
レクタ電流をＩCQ5 、ＮＰＮトランジスタＱ7 及びＱ8
のコレクタ電流をそれぞれＩCQ7 及びＩCQ8 とすると、 ２ＩCQ5 ＝ＩCQ7 ＋ＩCQ8 となり、図１の基本回路と同じ動作をするものとなる。
レクタ電流をＩCQ5 、ＮＰＮトランジスタＱ7 及びＱ8
のコレクタ電流をそれぞれＩCQ7 及びＩCQ8 とすると、 ２ＩCQ5 ＝ＩCQ7 ＋ＩCQ8 となり、図１の基本回路と同じ動作をするものとなる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
出力電流の変化に対する出力電圧の変化の大きさが、従
来の定電圧供給回路に比べて約１／βに抑えられるの
で、出力端子に接続される負荷のインピーダンスを小さ
くすることができる。
出力電流の変化に対する出力電圧の変化の大きさが、従
来の定電圧供給回路に比べて約１／βに抑えられるの
で、出力端子に接続される負荷のインピーダンスを小さ
くすることができる。
【００２５】又、電流増幅率βが十分に大きければ、出
力電流ｉO は、定電流源の電流ｉに制限されることなく
自由に設定することができる。
力電流ｉO は、定電流源の電流ｉに制限されることなく
自由に設定することができる。
【図１】本発明の回路動作を説明するための基本的な回
路図である。
路図である。
【図２】本発明の一実施例の具体的な回路図である。
【図３】従来の定電圧供給回路の一例の回路図である。
１ 第１の定電流源 ２ カレントミラー回路 ３ 入力端子 ４ 出力端子 ５ 第２の定電流源 ６ 高位電源端子
Claims (1)
- 【請求項１】 エミッタが共通に接続された同一導電型
の第１のバイポーラトランジスタ及び第２のバイポーラ
トランジスタと、ベースが第１のバイポーラトランジス
タのコレクタに接続され、コレクタが第２のバイポーラ
トランジスタのベース及びコレクタに接続された、前記
バイポーラトランジスタとは異なる導電型の第３のバイ
ポーラトランジスタと、第１のバイポーラトランジスタ
のエミッタ及び第２のバイパーラトランジスタのエミッ
タに接続された第１の定電流源と、第１のバイポーラト
ランジスタのコレクタ及び第３のバイポーラトランジス
タのベースに接続された第２の定電流源とを含み、第１
の定電流源が、第２の定電流源のほぼ２倍の電流を供給
することを特徴とする定電圧供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017256A JP2710471B2 (ja) | 1991-02-08 | 1991-02-08 | 定電圧供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017256A JP2710471B2 (ja) | 1991-02-08 | 1991-02-08 | 定電圧供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04256110A JPH04256110A (ja) | 1992-09-10 |
| JP2710471B2 true JP2710471B2 (ja) | 1998-02-10 |
Family
ID=11938882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017256A Expired - Fee Related JP2710471B2 (ja) | 1991-02-08 | 1991-02-08 | 定電圧供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710471B2 (ja) |
-
1991
- 1991-02-08 JP JP3017256A patent/JP2710471B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04256110A (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPH0322723B2 (ja) | ||
| EP0181017A1 (en) | Simulated transistor/diode | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPS6154286B2 (ja) | ||
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH0145766B2 (ja) | ||
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JPH0535613Y2 (ja) | ||
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JP2001358536A (ja) | 全波整流回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0151207B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP3335783B2 (ja) | 電圧制限回路 | |
| JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6130805A (ja) | カレントミラ−回路 | |
| JPS61153714A (ja) | 定電流源回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH057887B2 (ja) | ||
| JPH0738546B2 (ja) | 補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970924 |
|
| LAPS | Cancellation because of no payment of annual fees |