JPH0738546B2 - 補償回路 - Google Patents
補償回路Info
- Publication number
- JPH0738546B2 JPH0738546B2 JP61308508A JP30850886A JPH0738546B2 JP H0738546 B2 JPH0738546 B2 JP H0738546B2 JP 61308508 A JP61308508 A JP 61308508A JP 30850886 A JP30850886 A JP 30850886A JP H0738546 B2 JPH0738546 B2 JP H0738546B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- base
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カレントミラー回路の基準電流と出力電流と
の誤差分を補償する場合に用いて好適な補償回路に関
し、特に一対の電源間に複数のトランジスタを多重接続
して構成される二重平衡型差動増幅器等の低電圧駆動す
る場合に有効な回路技術に関する。
の誤差分を補償する場合に用いて好適な補償回路に関
し、特に一対の電源間に複数のトランジスタを多重接続
して構成される二重平衡型差動増幅器等の低電圧駆動す
る場合に有効な回路技術に関する。
〔従来の技術〕 「アナログ集積回路」（昭和57年２月１日第４刷発行、
発行所近代科学社、pp328〜331）には、二重平衡型差動
増幅器を位相比較器に応用した例が記載されている。そ
の概要は、第１の差動増幅器を構成する一対のトランジ
スタの各コレクタ回路に第２および第３の差動増幅器を
構成し、第１の差動増幅器に第１の入力信号を供給する
とともに第２および第３の差動増幅器に共通に第２の入
力信号を供給し、負荷抵抗から出力信号を得るものであ
る。
発行所近代科学社、pp328〜331）には、二重平衡型差動
増幅器を位相比較器に応用した例が記載されている。そ
の概要は、第１の差動増幅器を構成する一対のトランジ
スタの各コレクタ回路に第２および第３の差動増幅器を
構成し、第１の差動増幅器に第１の入力信号を供給する
とともに第２および第３の差動増幅器に共通に第２の入
力信号を供給し、負荷抵抗から出力信号を得るものであ
る。
本発明等は、上記二重平衡型差動増幅器の如く一対の電
源間に複数のトランジスタを多重接続してなる電子回路
を低電圧駆動することを検討した。以下は、公知とされ
た技術ではないが、本発明者等によって検討された技術
であり、その概要は下記のとおりである。
源間に複数のトランジスタを多重接続してなる電子回路
を低電圧駆動することを検討した。以下は、公知とされ
た技術ではないが、本発明者等によって検討された技術
であり、その概要は下記のとおりである。
すなわち、上記二重平衡型差動増幅器は、一対の電源間
に定電流回路、直列接続となる二段のトランジスタ、受
動負荷である抵抗が接続され、これらを駆動するために
は電源電圧Vccを高レベルにする必要がある。
に定電流回路、直列接続となる二段のトランジスタ、受
動負荷である抵抗が接続され、これらを駆動するために
は電源電圧Vccを高レベルにする必要がある。
一方、上記公知例では受動負荷が使用されているが、こ
れに代えてカレントミラーからなる能動負荷を使用する
ことがある。カレントミラーでは、基準電流と出力電流
との間にベース電流に起因する電流誤差（電流オフセッ
ト）が生じる。そこで、上記電流誤差を補償し得るウイ
ルソン型のカレントミラーの使用を検討した。しかし、
二重平衡型差動増幅器にウイルソン型のカレントミラー
を応用した場合下記の如き問題点が発生することが明ら
かになった。
れに代えてカレントミラーからなる能動負荷を使用する
ことがある。カレントミラーでは、基準電流と出力電流
との間にベース電流に起因する電流誤差（電流オフセッ
ト）が生じる。そこで、上記電流誤差を補償し得るウイ
ルソン型のカレントミラーの使用を検討した。しかし、
二重平衡型差動増幅器にウイルソン型のカレントミラー
を応用した場合下記の如き問題点が発生することが明ら
かになった。
すなわち、ウイルソン型のカレントミラーを駆動するに
は、ベース電流補償トランジスタを設けるため、電源か
らみて2Vbeの電圧が必要になる。その他に第１の差動増
幅器、更に第２および第３の差動増幅器を駆動するに足
る電源電圧が必要になる。
は、ベース電流補償トランジスタを設けるため、電源か
らみて2Vbeの電圧が必要になる。その他に第１の差動増
幅器、更に第２および第３の差動増幅器を駆動するに足
る電源電圧が必要になる。
そこで本発明者等は、ベース電流を補償するトランジス
タを削除することを検討した。この場合、カレントミラ
ーを駆動する電圧はVbe分でよい。しかし、カレントミ
ラーの電流増幅率が低下したり、ばらつきがあったりし
て二重平衡型差動増幅器の安定動作が困難になる。しか
も、上記電流オフセットのため、二重平衡型差動増幅器
の出力信号に不要な周波数成分が表れることも明らかに
なった。したがって、二重平衡型差動増幅器の能動負荷
として使用されるカレントミラーには、低電圧駆動が可
能であると同時に、電流補償機能が要求される。本発明
は、上記技術的問題点を解決すべくなされたものであ
る。
タを削除することを検討した。この場合、カレントミラ
ーを駆動する電圧はVbe分でよい。しかし、カレントミ
ラーの電流増幅率が低下したり、ばらつきがあったりし
て二重平衡型差動増幅器の安定動作が困難になる。しか
も、上記電流オフセットのため、二重平衡型差動増幅器
の出力信号に不要な周波数成分が表れることも明らかに
なった。したがって、二重平衡型差動増幅器の能動負荷
として使用されるカレントミラーには、低電圧駆動が可
能であると同時に、電流補償機能が要求される。本発明
は、上記技術的問題点を解決すべくなされたものであ
る。
本発明の目的は、低電源電圧でカレントミラー回路、該
カレントミラー回路を利用する半導体集積回路を動作せ
しめる補償回路を提供することにある。
カレントミラー回路を利用する半導体集積回路を動作せ
しめる補償回路を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書および添付図面から明らかになるであろう。
明細書および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、二重平衡型差動増幅器等の電子回路に能動負
荷としてPNPトランジスタからなり複数の出力電流を得
る第１のカレントミラーを設け、一の出力トランジスタ
に対し直列にPNPトランジスタを設け、そのベースから1
/hfeのベース電流を得る。更に、上記ベース電流に対応
して上記第１のカレントミラーの出力電流に含まれるベ
ース電流を吸い込む第２のカレントミラーを設けたもの
である。
荷としてPNPトランジスタからなり複数の出力電流を得
る第１のカレントミラーを設け、一の出力トランジスタ
に対し直列にPNPトランジスタを設け、そのベースから1
/hfeのベース電流を得る。更に、上記ベース電流に対応
して上記第１のカレントミラーの出力電流に含まれるベ
ース電流を吸い込む第２のカレントミラーを設けたもの
である。
上記した手段によれば、第１のカレントミラーが動作す
る場合、ベース電流補償用のトランジスタが削除される
ので、第１のカレントミラーはベース・エミッタ間電圧
Vbeで動作することになり、低電圧駆動が可能になる。
更に、第２のカレントミラーの出力電流により第１のカ
レントミラーの出力電流、すなわち基準電流と出力電流
との間のオフセット電流が補償されるので、基準電流と
出力信号との誤差が低減されることになり、低電圧駆動
が可能で出力電流の誤差を補償する、という本発明の目
的を達成することができる。
る場合、ベース電流補償用のトランジスタが削除される
ので、第１のカレントミラーはベース・エミッタ間電圧
Vbeで動作することになり、低電圧駆動が可能になる。
更に、第２のカレントミラーの出力電流により第１のカ
レントミラーの出力電流、すなわち基準電流と出力電流
との間のオフセット電流が補償されるので、基準電流と
出力信号との誤差が低減されることになり、低電圧駆動
が可能で出力電流の誤差を補償する、という本発明の目
的を達成することができる。
以下、第１図を参照して本発明を適用した補償回路の一
実施例を説明する。
実施例を説明する。
なお、第１図は補償回路とそれを応用した位相検波回路
の回路図である。
の回路図である。
本実施例において、１は本発明でいう第１のカレントミ
ラーに相当し、２は補償回路に相当し、３は二重平衡型
差動増幅器であり、全体として低電源電圧で動作可能な
位相検波回路を構成する。
ラーに相当し、２は補償回路に相当し、３は二重平衡型
差動増幅器であり、全体として低電源電圧で動作可能な
位相検波回路を構成する。
トランジスタQ1〜Q3、抵抗R1〜R3は第１のカレントミラ
ー１を構成し、x1,x5はトランジスタQ1に対するエミッ
タ面積の倍率を示し、1/5は抵抗R1に対する抵抗比を示
すものである。トランジスタQ1〜Q3のベース電流をIbと
すると、電流I0の電流量はIb・hfeで決定されるが、電
流I1の電流量はhfeQ2・Ib＋11Ibになる。したがって、
電流I1はI0に対し11Ib分だけ大になり、この電流差がオ
フセット電流になる。
ー１を構成し、x1,x5はトランジスタQ1に対するエミッ
タ面積の倍率を示し、1/5は抵抗R1に対する抵抗比を示
すものである。トランジスタQ1〜Q3のベース電流をIbと
すると、電流I0の電流量はIb・hfeで決定されるが、電
流I1の電流量はhfeQ2・Ib＋11Ibになる。したがって、
電流I1はI0に対し11Ib分だけ大になり、この電流差がオ
フセット電流になる。
次に説明する補償回路２は、上記11Ibのベース電流分を
補償し、I1＝I0になすと同時にカレントミラー１、ひい
ては位相比較器全体を低電圧駆動可能になす。
補償し、I1＝I0になすと同時にカレントミラー１、ひい
ては位相比較器全体を低電圧駆動可能になす。
すなわち、トランジスタQ1の出力電流I0は、同一エミッ
タ面積のトランジスタQ4に供給される。この際、電源Vc
cと接地ラインとの間の電圧レベルは、ほぼ２倍のVBEと
Q1の飽和電圧の和があればよいことになる。
タ面積のトランジスタQ4に供給される。この際、電源Vc
cと接地ラインとの間の電圧レベルは、ほぼ２倍のVBEと
Q1の飽和電圧の和があればよいことになる。
更に、ウイルソン型のカレントミラーでは、電源Vccか
らVbeの電圧差を必要とする。しかし、本実施例の回路
構成によればVbeでよく、低電圧で動作可能になる。
らVbeの電圧差を必要とする。しかし、本実施例の回路
構成によればVbeでよく、低電圧で動作可能になる。
トランジスタQ1の出力電流I0は、本発明でいう第１のト
ランジスタQ4に供給されるので、ベースからほぼ1/hfeQ
4で決定されるベース電流Iaが得られる。このベース電
流Iaと上記ベース電流Ibの電流量は、Ia＝Ibの関係にな
る。
ランジスタQ4に供給されるので、ベースからほぼ1/hfeQ
4で決定されるベース電流Iaが得られる。このベース電
流Iaと上記ベース電流Ibの電流量は、Ia＝Ibの関係にな
る。
ベース電流Iaは、NPNトランジスタQ5,Q6抵抗R4,R5で構
成された第２のカレントミラーの基準電流になる。トラ
ンジスタQ5のエミッタ面積に対しトランジスタQ6エミッ
タ面積は×11倍になされ、抵抗R4の抵抗値に対し抵抗R5
の抵抗値は1/11に設定されている。
成された第２のカレントミラーの基準電流になる。トラ
ンジスタQ5のエミッタ面積に対しトランジスタQ6エミッ
タ面積は×11倍になされ、抵抗R4の抵抗値に対し抵抗R5
の抵抗値は1/11に設定されている。
したがってトランジスタQ5にIaの電流が供給されること
により、トランジスタQ6の出力電流Icは11Iaとなり、Ia
＝Ibの関係から11Ia＝11Ibになり、電流I1の増加分11Ib
に等しい電流になる。トランジスタQ5の出力電流は、上
記電流I1から11Ib分を吸い込むのであるから、電流I1の
電流量はIb・hfeQ2となり、電流I0にほぼ等しい電流量
になる。電流I1,I0の電流誤差は、補償回路２によって
補償され、二重平衡型差動増幅器３を安定に駆動し得る
ようになる。
により、トランジスタQ6の出力電流Icは11Iaとなり、Ia
＝Ibの関係から11Ia＝11Ibになり、電流I1の増加分11Ib
に等しい電流になる。トランジスタQ5の出力電流は、上
記電流I1から11Ib分を吸い込むのであるから、電流I1の
電流量はIb・hfeQ2となり、電流I0にほぼ等しい電流量
になる。電流I1,I0の電流誤差は、補償回路２によって
補償され、二重平衡型差動増幅器３を安定に駆動し得る
ようになる。
ところで、トランジスタQ5,Q6をNPNトランジスタになす
ことにより、下記の如き利点が得られる。すなわち、NP
Nトランジスタのエミッタ面積は、PNPトランジスタに対
し小であってもhfeを大にすることができる。このた
め、上記位相比較回路をIC化する場合、ICの集積度を向
上させることができる。
ことにより、下記の如き利点が得られる。すなわち、NP
Nトランジスタのエミッタ面積は、PNPトランジスタに対
し小であってもhfeを大にすることができる。このた
め、上記位相比較回路をIC化する場合、ICの集積度を向
上させることができる。
次に、二重平衡型差動増幅器３の回路動作を説明する。
トランジスタQ11,Q12は第１の差動増幅器を構成し、検
波すべき入力信号Vinが供給される。トランジスタQ12,Q
13は第２の差動増幅器を構成し、トランジスタQ15,Q16
は第３の差動増幅器を構成し、両者には共通に入力信号
Vfが供給される。この二重平衡型差動増幅器３を応用し
た位相比較動作については、上記公知例に詳細に記載さ
れている。
波すべき入力信号Vinが供給される。トランジスタQ12,Q
13は第２の差動増幅器を構成し、トランジスタQ15,Q16
は第３の差動増幅器を構成し、両者には共通に入力信号
Vfが供給される。この二重平衡型差動増幅器３を応用し
た位相比較動作については、上記公知例に詳細に記載さ
れている。
二重平衡型差動増幅器３に対し、トランジスタQ2,Q3は
能動負荷として動作し、出力信号Voutが得られる。上記
トランジスタQ2,Q3の動作に必要な電圧は、ベース・エ
ミッタ間電圧Vbeでよく、ウイルソン型カレントミラー
を用いた場合に比較し、低電源電圧にて二重平衡型差動
増幅器３を駆動することができ、図示の回路構成ではVc
c＝3V程度で所定の回路動作を行わしめることができ
た。
能動負荷として動作し、出力信号Voutが得られる。上記
トランジスタQ2,Q3の動作に必要な電圧は、ベース・エ
ミッタ間電圧Vbeでよく、ウイルソン型カレントミラー
を用いた場合に比較し、低電源電圧にて二重平衡型差動
増幅器３を駆動することができ、図示の回路構成ではVc
c＝3V程度で所定の回路動作を行わしめることができ
た。
上記実施例に示した位相比較回路は、下記の如き効果を
奏する。
奏する。
（１）複数の出力電流を得る第１のカレントミラーの一
の出力電流から1/hfeのベース電流を得るトランジスタ
と、上記ベース電流を基準にしてＮ倍の電流を上記第１
のカレントミラーの出力電流から吸い込むように構成し
たものであるから、上記第１のカレントミラーの出力電
流間の電流誤差を補償する、という効果が得られる。
の出力電流から1/hfeのベース電流を得るトランジスタ
と、上記ベース電流を基準にしてＮ倍の電流を上記第１
のカレントミラーの出力電流から吸い込むように構成し
たものであるから、上記第１のカレントミラーの出力電
流間の電流誤差を補償する、という効果が得られる。
（２）上記（１）により、第１のカレントミラーの電流
補償が電流吸いこみによって行われ、トランジスタのベ
ース・エミッタ間電圧Vbeでカレントミラー動作をなし
得るので、低電源電圧駆動が可能になる。
補償が電流吸いこみによって行われ、トランジスタのベ
ース・エミッタ間電圧Vbeでカレントミラー動作をなし
得るので、低電源電圧駆動が可能になる。
（３）上記（１），（２）により、二重平衡型差動増幅
器等のトランジスタを多段接続した電子回路に上記第１
のカレントミラーを能動負荷として使用し、低電源電圧
で駆動せしめる、という効果が得られる。
器等のトランジスタを多段接続した電子回路に上記第１
のカレントミラーを能動負荷として使用し、低電源電圧
で駆動せしめる、という効果が得られる。
（４）上記（１）〜（３）により、カレントミラーを使
用するICの減電圧特性が良好になる。
用するICの減電圧特性が良好になる。
以上に、本発明者等によってなされた発明を実施例にも
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。例えば第１のカ
レントミラーが負荷となる電子回路は、二重平衡型差動
増幅器以外の差動増幅器等であってよい。更に、上記電
流比は、使用される回路形態に対応して自在に変更で
き、 R2/R1・I0/2・R4/R5＝I0＋R2/R1・I0/2を満足するよう
に設定すればよい。
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。例えば第１のカ
レントミラーが負荷となる電子回路は、二重平衡型差動
増幅器以外の差動増幅器等であってよい。更に、上記電
流比は、使用される回路形態に対応して自在に変更で
き、 R2/R1・I0/2・R4/R5＝I0＋R2/R1・I0/2を満足するよう
に設定すればよい。
また、トランジスタQ5,Q6をMOSトランジスタとなし、二
重平衡型差動増幅器３をMOSトランジスタにて形成して
もよい。
重平衡型差動増幅器３をMOSトランジスタにて形成して
もよい。
以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野である位相検波回路に
適用した場合について説明したが、それに限定されるも
のではなく、例えば液晶テレビジョンのクロマ信号処理
用IC,掛算回路，ベース電流の補償を必要とするカレン
トミラー等に利用できる。
発明をその背景となった利用分野である位相検波回路に
適用した場合について説明したが、それに限定されるも
のではなく、例えば液晶テレビジョンのクロマ信号処理
用IC,掛算回路，ベース電流の補償を必要とするカレン
トミラー等に利用できる。
本発明は少なくとも、低電源電圧で駆動するアナログIC
に広く利用できる。
に広く利用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、第１のカレントミラーの一の出力電流にもと
づき第２のカレントミラーを駆動し、第２のカレントミ
ラーの出力電流により上記第１のカレントミラーの他の
出力電流間のオフセット電流を補償するように構成した
ものであるから、第１のカレントミラーの動作電圧を低
減することができ、カレントミラーはもとよりカレント
ミラーを必要とする電子回路が形成されたICを低電源電
圧にて駆動することができ、更にオフセット電流を補償
する、という効果が得られる。
づき第２のカレントミラーを駆動し、第２のカレントミ
ラーの出力電流により上記第１のカレントミラーの他の
出力電流間のオフセット電流を補償するように構成した
ものであるから、第１のカレントミラーの動作電圧を低
減することができ、カレントミラーはもとよりカレント
ミラーを必要とする電子回路が形成されたICを低電源電
圧にて駆動することができ、更にオフセット電流を補償
する、という効果が得られる。
第１図は本発明を適用した補償回路の一実施例を示す回
路図である。 １……カレントミラー、２……補償回路、３……二重平
衡型差動増幅器、Q1〜Q16……トランジスタ、R1〜R5…
…抵抗、Ib……ベース電流、I1,I0……出力電流、Ia…
…ベース電流、Vin,Vf……入力信号、Vout（Io）……出
力信号。
路図である。 １……カレントミラー、２……補償回路、３……二重平
衡型差動増幅器、Q1〜Q16……トランジスタ、R1〜R5…
…抵抗、Ib……ベース電流、I1,I0……出力電流、Ia…
…ベース電流、Vin,Vf……入力信号、Vout（Io）……出
力信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩崎 功 東京都小平市上水本町1479番地 日立マイ クロコンピュータエンジニアリング株式会 社内 (56)参考文献 特開 昭57−111111（ＪＰ，Ａ) 特開 昭61−147608（ＪＰ，Ａ)
Claims (1)
- 【請求項１】差動増幅器をなす第１導電型の第１、第２
トランジスタの内の一方のトランジスタのコレクタにそ
のベース・コレクタが接続されかつ電源端子にそのエミ
ツタが接続された第２導電型の第３トランジスタと、上
記第１、第２トランジスタの他方のトランジスタのコレ
クタとともにそのコレクタが上記差動増幅器の出力端子
に接続されそのベースが上記第３トランジスタのベース
に接続されかつそのエミツタが上記電源端子に接続され
てなる第２導電型の第４トランジスタとからなる第１の
カレントミラー回路に接続される補償回路であつて、 そのベースが上記第３トランジスタのベースに接続され
そのエミツタが上記電源端子に接続されてなる第２導電
型の第５トランジスタと、 上記第５トランジスタのコレクタにそのエミツタが接続
されかつそのコレクタが回路の基準電位点に接続されて
なる第２導電型の第６トランジスタと、 上記第６トランジスタのベース電流に基づいて上記第３
トランジスタのベース・コレクタと回路の基準電位点と
の間に流すべき電流を形成する第１導電型トランジスタ
からなる第２のカレントミラー回路と、 を具備したことを特徴とする補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61308508A JPH0738546B2 (ja) | 1986-12-26 | 1986-12-26 | 補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61308508A JPH0738546B2 (ja) | 1986-12-26 | 1986-12-26 | 補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164603A JPS63164603A (ja) | 1988-07-08 |
| JPH0738546B2 true JPH0738546B2 (ja) | 1995-04-26 |
Family
ID=17981866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61308508A Expired - Lifetime JPH0738546B2 (ja) | 1986-12-26 | 1986-12-26 | 補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738546B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3232560B2 (ja) | 1999-01-21 | 2001-11-26 | 日本電気株式会社 | 位相比較回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8006164A (nl) * | 1980-11-12 | 1982-06-01 | Philips Nv | Inrichting voor het reproduceren in een uitgangscircuit van een in een ingangscircuit vloeiende stroom. |
| JPS61147608A (ja) * | 1984-12-21 | 1986-07-05 | Nec Corp | カレントミラ−回路 |
-
1986
- 1986-12-26 JP JP61308508A patent/JPH0738546B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164603A (ja) | 1988-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| EP0684537B1 (en) | A multiple output current mirror | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP3263334B2 (ja) | 電流源回路 | |
| JPH0738546B2 (ja) | 補償回路 | |
| EP0611105B1 (en) | Current source | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| US6255868B1 (en) | Buffer circuit and hold circuit | |
| JP2006060455A (ja) | 定電流ミラー回路 | |
| JPH0115224Y2 (ja) | ||
| JPH04278611A (ja) | 定電流回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPH03744Y2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JPH01296804A (ja) | 電流増幅回路 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPH04101503A (ja) | バイアス回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH07154168A (ja) | バッファ回路 |