JP2006060455A

JP2006060455A - 定電流ミラー回路

Info

Publication number: JP2006060455A
Application number: JP2004239254A
Authority: JP
Inventors: Tatsuya Morishita; 竜也森下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-08-19
Filing date: 2004-08-19
Publication date: 2006-03-02

Abstract

【課題】二回以上電流ミラーの折り返しを行う定電流ミラー回路を用いる場合に、電流ミラー回路で発生する低周波ノイズによる発振を抑制することによって、定電流ミラー回路の後段に接続されたミキサ回路における耐低周波スプリアス特性を実現する定電流ミラー回路を提供すること。
【解決手段】前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に抵抗１４を接続し、かつ一端が接地されたコンデンサ１３を並列に接続することで定電流ミラー回路４，７の発振位相余裕を増加し、前記定電流供給回路３や定電流ミラー回路４，７で発生した低周波ノイズによる発振を防止し、前記定電流ミラー回路７の後段に接続されたミキサ回路８における低周波スプリアスを抑制することができるので、耐低周波スプリアス特性に優れた定電流ミラー回路を実現できる。
【選択図】図１

Description

本発明は二回以上電流ミラーの折り返しを行う場合の定電流ミラー回路、特に二回以上電流ミラーの折り返しを行う場合の定電流ミラー回路の出力にミキサ回路が接続された場合における耐低周波スプリアス特性に優れた定電流ミラー回路に関するものである。

ベース間が接続された２個のトランジスタを用い基準電流と比例関係にある電流（トランジスタの特性が均一である時には等しい電流）を独立した電位にある負荷に流す電流ミラー回路は、アナログIC等において定電流源回路として一般に用いられる。

従来の二回以上電流ミラーを行う場合の定電流ミラー回路の一般的な構成を図１０に示す。同図１０において、１は前段電流ミラー回路の入力トランジスタ、２は前段電流ミラー回路の出力トランジスタ、３は定電流供給回路、４は前段電流ミラー回路、５は後段電流ミラー回路の入力トランジスタ、６は後段電流ミラー回路の出力トランジスタ、７は後段電流ミラー回路、８はミキサ回路である。また、９は電源端子、１０はグランド端子、１５，１６は抵抗である。

以下、図１０を参照（例えば特許文献１参照）しながら従来の二回以上電流ミラーを行う場合の定電流ミラー回路の動作について説明する。前段電流ミラー回路の入力トランジスタ１はベース・コレクタが接合されたいわゆるダイオード接合をなし、上記前段電流ミラー回路の入力トランジスタ１のエミッタは抵抗１５を介して電源端子９から電源電圧が印加される。上記前段電流ミラー回路の入力トランジスタ１のコレクタは定電流供給回路３に接続され、上記前段電流ミラー回路の入力トランジスタ１のコレクタ電流は定電流供給回路３からの電流Iが流れる。一方、前段電流ミラー回路の入力トランジスタ１と同様に、前段電流ミラー回路の入力トランジスタ１とエミッタ面積の比が１：Ｎに設定された前段電流ミラー回路の出力トランジスタ２のエミッタは抵抗１６を介して電源端子９からの電源電圧が印加され、また、上記前段電流ミラー回路の出力トランジスタ２のベースは前段入力トランジスタ１のベースに接続され前段入力トランジスタ１と等しいバイアス電圧VBEが印加される。上記出力トランジスタ２のコレクタはエミッタ接地された後段電流ミラー回路の入力トランジスタ５のコレクタに接続され、上記前段電流ミラー回路の出力トランジスタ２のコレクタ電流は定電流供給回路３の電流ＩのＮ倍であるＮ×Ｉであり、前記前段電流ミラー回路の出力トランジスタ２のコレクタ電流Ｎ×Ｉは後段電流ミラー回路の入力トランジスタ５のコレクタ電流となる構成である。上記前段電流ミラー回路４と同様に、後段電流ミラー回路の入力トランジスタ５はベース・コレクタが接合されたダイオード接続となっており、上記後段電流ミラー回路の入力トランジスタ５のベースは、同様に、上記後段電流ミラー回路の入力トランジスタ５とエミッタ面積の比が１：Ｍに設定され、エミッタが接地された後段電流ミラー回路の出力トランジスタ６のベースに接続され、コレクタには任意の電位にあるミキサ回路８が接続される。上記後段電流ミラー回路の出力トランジスタ６のベース・エミッタ間には後段電流ミラー回路の入力トランジスタ５と等しいバイアス電圧VBEが印加され、上記後段電流ミラー回路の出力トランジスタ６のコレクタ電流は後段電流ミラー回路の入力トランジスタ５のコレクタ電流のＭ倍となる構成である。このような回路構成によって、定電流供給回路３の電流IのＮ×Ｍ倍の電流をミキサ回路８に供給する事ができる。
特開平３−６５７１５号公報（第三図）

しかしながら、上記従来の二回以上電流ミラーの折り返しを行う場合の定電流ミラー回路においては幾つかの問題が生じていた。図１０に参照されるように、前段電流ミラー回路の出力トランジスタ２のベース・コレクタ間には寄生容量１１がある。同様に後段電流ミラー回路の出力トランジスタ６のベース・コレクタ間には寄生容量１２がある。通常、電流ミラー回路において、入力トランジスタのコレクタ電圧の位相と出力トランジスタのコレクタ電圧の位相は逆相の関係であり、図１０に示したような二回電流ミラーを行う定電流ミラー回路の場合では、一段目電流ミラー回路の入力トランジスタ１のコレクタ電圧の位相と後段電流ミラー回路の出力トランジスタ６のコレクタ電圧の位相は同相の関係である。しかし、上記寄生容量１１により、前段電流ミラー回路の出力トランジスタ１のコレクタ電圧の位相と逆相の関係にある前段電流ミラー回路の出力トランジスタ２のコレクタ電圧が上記前段電流ミラー回路の出力トランジスタ２のベース・コレクタ間の寄生容量１１を介して、前段電流ミラー回路の出力トランジスタ２のベースに帰還する。同様に、後段電流ミラー回路の出力トランジスタ６のベース・コレクタ間の寄生容量１２を介して、後段電流ミラー回路の出力トランジスタ６のベースに帰還する。この際、寄生容量の影響により、コレクタ電圧の位相が１８０度以上遅延しベースに入力されると発振を引き起こす。図１０のように、後段電流ミラー回路の出力トランジスタ６のコレクタにミキサ回路８が接続されている場合には、定電流供給回路３や電流ミラー回路４，７で発生した低周波ノイズが上記現象を引き起こし、ミキサ回路８において低周波スプリアスを発生させる原因となる。

本発明は、上記従来の課題に鑑みなされたものであり、その目的は複数回電流ミラーを行った場合においても極めて安定した定電流源となり、後段に接続されたミキサ回路における耐低周波スプリアス特性に優れた定電流ミラー回路を提供することにある。

前記の目的を達成するため、本発明（請求項１に対応）は、エミッタの面積比が１：Ｎに設定された、前段電流ミラー回路を構成する入力トランジスタと出力トランジスタと、前段電流ミラー回路の入力トランジスタのコレクタに接続された定電流供給回路を備え、またエミッタの面積比が１：Ｍに設定された後段電流ミラー回路を構成する入力トランジスタ及び出力トランジスタと、後段電流ミラー回路の出力トランジスタのコレクタに接続されたミキサ回路を備え、前段電流ミラー回路の出力トランジスタのコレクタと後段電流ミラー回路の入力トランジスタのコレクタの間に直列に抵抗を接続し、かつ一端が接地されたコンデンサを並列に接続し、二回以上電流ミラーによる折り返しを行う定電流ミラー回路を用い、かつ上記定電流ミラー回路の出力にミキサ回路が接続された場合において、前記抵抗とコンデンサによって、前記定電流ミラー回路の発振位相余裕を増加させることにより、後段に接続されたミキサ回路における低周波スプリアスを抑制することを特徴とする定電流ミラー回路である。

本発明の低電流ミラー回路は、上記回路構成を有し、前段電流ミラー回路の出力トランジスタと後段入力トランジスタとの間に接続された抵抗と一端が接地されたコンデンサとで定電流ミラー回路の発振位相余裕を増加することができる。従って、前記定電流供給回路や定電流ミラー回路で発生した低周波ノイズによる低周波発振を防止し、前記定電流ミラー回路の後段に接続されたミキサ回路における低周波スプリアスを抑制することができるので、二回以上電流ミラーを行う場合において、定電流ミラー回路の後段に接続されたミキサ回路における耐低周波スプリアス特性を実現することができる。

以下、本発明の１つの実施の形態に係る定電流ミラー回路について、図１を参照しながら説明する。同図１において、１は前段電流ミラー回路の入力トランジスタ、２は前段電流ミラー回路の出力トランジスタ、３は定電流供給回路、４は前段電流ミラー回路、５は後段電流ミラー回路の入力トランジスタ、６は後段電流ミラー回路の出力トランジスタ、７は後段電流ミラー回路、８はミキサ回路、９は電源端子、１０はグランド端子である。また、１３はコンデンサ、１４，１５，１６は抵抗である。

前段電流ミラー回路の入力トランジスタ１はベース・コレクタが接合されたいわゆるダイオード接合をなし、上記前段電流ミラー回路の入力トランジスタ１のエミッタは抵抗１５を介して電源端子９から電源電圧が印加される。上記前段電流ミラー回路の入力トランジスタ１のコレクタは定電流供給回路３に接続され、上記前段電流ミラー回路の入力トランジスタ１のコレクタ電流は定電流供給回路３からの電流Iが流れる。一方、前段電流ミラー回路の入力トランジスタ１と同様に、前段電流ミラー回路の入力トランジスタ１とエミッタ面積の比が１：Ｎに設定された前段電流ミラー回路の出力トランジスタ２のエミッタは抵抗１６を介して電源端子９からの電源電圧が印加され、また、上記前段電流ミラー回路の出力トランジスタ２のベースは前段入力トランジスタ１のベースに接続され前段入力トランジスタ１と等しいバイアス電圧VBEが印加される。前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に抵抗１４を接続し、かつ一端が接地されたコンデンサ１３を並列に接続する。上記前段電流ミラー回路の出力トランジスタ２のコレクタ電流は定電流供給回路３の電流ＩのＮ倍であるＮ×Ｉであり、前記前段電流ミラー回路の出力トランジスタ２のコレクタ電流Ｎ×Ｉは後段電流ミラー回路の入力トランジスタ５のコレクタ電流となる構成である。上記前段電流ミラー回路４と同様に、後段電流ミラー回路の入力トランジスタ５はベース・コレクタが接合されたダイオード接続となっており、上記後段電流ミラー回路の入力トランジスタ５のベースは、同様に、上記後段電流ミラー回路の入力トランジスタ５とエミッタ面積の比が１：Ｍに設定され、エミッタが接地された後段電流ミラー回路の出力トランジスタ６のベースに接続され、コレクタには任意の電位にあるミキサ回路８が接続される。上記後段電流ミラー回路の出力トランジスタ６のベース・エミッタ間には後段電流ミラー回路の入力トランジスタ５と等しいバイアス電圧VBEが印加され、上記後段電流ミラー回路の出力トランジスタ６のコレクタ電流は後段電流ミラー回路の入力トランジスタ５のコレクタ電流のＭ倍となる構成である。このような回路構成によって、定電流供給回路３の電流IのＮ×Ｍ倍の電流をミキサ回路８に供給する事ができる。

ここで、本実施の形態において特徴的なことは、前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に抵抗１４を接続し、かつ一端が接地されたコンデンサ１３を並列に接続することで定電流ミラー回路４，７の発振位相余裕を増加することである。従って、前記定電流供給回路３や定電流ミラー回路４，７で発生した低周波ノイズによる低周波発振を防止し、前記定電流ミラー回路７の後段に接続されたミキサ回路８における低周波スプリアスを抑制することができるので、二回以上電流ミラーを行う場合において、定電流ミラー回路の後段に接続されたミキサ回路における耐低周波スプリアス特性を実現することができる。

また、図２は本発明の他の実施の形態１の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、初段電流ミラー回路の入力トランジスタ１のベースと初段電流ミラー回路の出力トランジスタ２のベースとの間に抵抗１４を直列に接続し、一端が接地されたコンデンサ１３を並列に接続することで、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

さらに、図３は本発明の他の実施の形態２の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のコレクタとミキサ回路８との間に抵抗１４を直列に接続し、一端が接地されたコンデンサ１３を並列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

図４は本発明の他の実施の形態３の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、前段電流ミラー回路の出力トランジスタ２のコレクタとベースとの間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

図５は本発明の他の実施の形態４の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のコレクタとベースとの間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

図６は本発明の他の実施の形態５の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、前段電流ミラー回路の出力トランジスタ２のベースと電源端子９との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

図７は本発明の他の実施の形態６の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のベースとグランド端子との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

図８は本発明の他の実施の形態７の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、前段電流ミラー回路の出力トランジスタ６のベースとグランド端子との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

図９は本発明の他の実施の形態７の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のベースと電源端子との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。

また、以上説明した各実施の形態では、抵抗１４とコンデンサ１３を挿入することにより、発振位相余裕を増加し、ミキサ回路８における低周波スプリアスを抑制するが、抵抗１４は０Ωでもよい。つまり、コンデンサ１３のみを用いた場合でも、同様の耐低周波スプリアス特性の向上を行うことができる。

なお、以上説明した各実施の形態では、初段入力及び出力トランジスタをＰＮＰ型バイポーラトランジスタを用い、後段入力及び出力トランジスタをＮＰＮトランジスタを用いた定電流ミラー回路を例に説明を行ったが、本発明はこれに限定されるものではなく、初段入力及び出力トランジスタをＮＰＮ型バイポーラトランジスタを用い、後段入力及び出力トランジスタをＰＮＰトランジスタを用いた定電流ミラー回路でも構成することができ、各実施の形態で使用しているバイポーラトランジスタの代わりとしてＭＯＳＦＥＴを用いても良い。

以上説明したように、本発明は、二回以上電流ミラーを行う定電流ミラー回路を用いる場合において、定電流ミラー回路の後段に接続されたミキサ回路における耐低周波スプリアス特性を実現するのに有用である。

本発明の１つの実施の形態の定電流ミラー回路を示す回路図本発明の他の実施の形態の定電流ミラー回路を示す回路図（１）本発明の他の実施の形態の定電流ミラー回路を示す回路図（２）本発明の他の実施の形態の定電流ミラー回路を示す回路図（３）本発明の他の実施の形態の定電流ミラー回路を示す回路図（４）本発明の他の実施の形態の定電流ミラー回路を示す回路図（５）本発明の他の実施の形態の定電流ミラー回路を示す回路図（６）本発明の他の実施の形態の定電流ミラー回路を示す回路図（７）本発明の他の実施の形態の定電流ミラー回路を示す回路図（８）従来の定電流ミラー回路を示す回路図

符号の説明

１前段電流ミラー回路入力トランジスタ
２前段電流ミラー回路出力トランジスタ
３定電流供給回路
４前段電流ミラー回路
５後段電流ミラー回路入力トランジスタ
６後段電流ミラー回路出力トランジスタ
７後段電流ミラー回路
８ミキサ回路
９電源端子
１０グランド端子
１１前段電流ミラー回路の出力トランジスタのベース・コレクタ間の寄生容量
１２後段電流ミラー回路の出力トランジスタのベース・コレクタ間の寄生容量
１３コンデンサ
１４，１５，１６抵抗

Claims

電源端子、グランド端子を備え、前段電流ミラー回路が、エミッタの面積比が１；Ｎに設定された電流ミラー回路を構成する第一の入力トランジスタ及び第一の出力トランジスタと、前記第一の入力トランジスタに基準電流を供給する定電流供給回路、またはバイアス電圧源とを備え、前記第一の入力トランジスタとほぼ比例関係にある一定の電流が前記第一の出力トランジスタに流れる定電流ミラー回路と、後段電流ミラー回路が、エミッタの面積比が１；Ｍに設定された電流ミラー回路を構成する第二の入力トランジスタ及び第二の出力トランジスタと、前記第二の出力トランジスタに接続されたミキサ回路を備え、前記第二の入力トランジスタに前記第一の出力トランジスタとほぼ等しい電流が流れ、前記第二の入力トランジスタとほぼ比例関係にある一定の電流が前記第二の出力トランジスタに流れる二回以上の電流ミラーの折り返しを行う定電流ミラー回路において、前段電流ミラー回路の出力トランジスタのコレクタと後段電流ミラー回路の入力トランジスタのコレクタとの間に直列に抵抗を接続し、かつ並列に一端が接地されたコンデンサを接続し、定電流ミラー回路によって発生した低周波ノイズ、及び定電流ミラー回路の前段に接続された負荷によって発生したノイズによる発振を抑制し、後段電流ミラー回路の出力トランジスタに接続されたミキサ回路において発生する低周波スプリアスを抑制することを特徴とする定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのベースと前記第一の出力トランジスタのベースとの間に直列に抵抗を接続し、かつ並列に一端が接地されたコンデンサを接続する請求項１に記載の定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのコレクタと前記ミキサ回路との間に直列に抵抗を接続し、かつ並列に一端が接地されたコンデンサを接続する請求項１に記載の定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのコレクタと前記第一の出力トランジスタのベースとの間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのコレクタと前記第二の出力トランジスタのベースとの間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのベースと前記電源端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのベースと前記グランド端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのベースと前記グランド端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。
前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのベースと前記電源端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。