JP2013042494A - 電流モード回路の入力インピーダンスを維持するシステム及び方法 - Google Patents

Abstract

【課題】 電流モード回路の入力インピーダンスを維持するシステム及び方法が提供される。
【解決手段】 本開示の幾つかの実施形態によると、回路は、電流モード入力信号を受信する入力ノード、及び前記入力ノードに通信可能に結合された入力装置を含む入力段、を有する。入力装置は、入力ノードにおいて入力信号を受信する。さらに、回路は、入力段に通信可能に結合され、入力装置にバイアス電流を供給するよう構成されたバイアス回路を有する。バイアス回路は、入力ノードと関連するフィードバックループを通じてバイアス電流の少なくとも一部を入力信号から除去して、入力信号がバイアス電流の少なくとも一部を除去されて入力装置に受信されるように構成される。回路は、入力段に通信可能に結合され、入力信号に基づき電流モード出力信号を出力するよう構成された出力段を更に有する。
【選択図】図２

Description

本開示は、概して無線通信に関し、電流モード回路の入力インピーダンスを維持するシステム及び方法を含むがこれに限定されない。

無線通信システムは、種々の電子通信システム、テレビジョン、ラジオ及び他のメディアシステム、データ通信ネットワーク及び他のシステムで、無線送信機及び無線受信器を用いる遠隔地点間で情報を伝達するために用いられる。送信機は、電子機器であり、通常、アンテナの助けを得て、ラジオ、テレビジョン又は他の電子通信のような電磁信号を伝搬する。受信機は、電子機器であり、無線電磁信号を受信し処理する。送信機及び受信機は、通信機と呼ばれる単一の装置に結合されてもよい。

多くの送信機は、送信信号の電力を増大できる駆動増幅器又は利得段を有するが、これは送信機の電力消費も増大させてしまう。さらに、送信機のコンポーネントを駆動するために用いられるバイアス電圧は、送信機の内部抵抗により種々の電圧降下を経験し、送信機の電圧無歪限界を減らしてしまう。電圧無歪限界は、送信機のコンポーネントを駆動するために用いられる電圧の量と関連し、送信機を通じて通信される無線周波数（ＲＦ）信号の電力により影響を受け得る。したがって、送信機により送信されるＲＦ信号の出力電力は、電圧無歪限界の減少が送信機の性能に悪影響を与えるために、制限される。さらに、送信機の内部抵抗を通じた電流シンクは、送信機の電力消費を増大させる。

また、多くの送信機は、異なる設計の検討が異なる送信プロトコルを求める場合、複数の送信プロトコルを用いてＲＦ信号を送信するように構成される。さらに、送信機は、異なる設計の検討が周波数範囲内の異なる周波数を求める場合、広い周波数範囲に渡りＲＦ信号を送信するよう構成され得る。

電流モード回路の入力インピーダンスを維持するシステム及び方法が提供される。

本開示の幾つかの実施形態によると、回路は、電流モード入力信号を受信する入力ノードを有する。回路は、前記入力ノードに通信可能に結合された入力装置を含む入力段、を更に有する。入力装置は、入力ノードにおいて電流モード入力信号を受信するよう構成される。回路は、入力ノードにおいて入力段に通信可能に結合されたバイアス回路を更に有する。バイアス回路は、入力装置にバイアス電流を供給するよう構成される。バイアス回路は、バイアス電流の少なくとも一部を、入力ノードに関連付けられたフィードバックループを通じて入力信号から除去し、入力信号が、バイアス電流の少なくとも一部を除去されて、入力装置により受信されるようにする。回路は、入力段に通信可能に結合され、入力信号に基づき電流モード出力信号を出力するよう構成された出力段、を更に有する。

本開示並びにその特徴及び利点のより完全な理解のため、添付の図面と関連して以下の説明を参照する。
本開示の幾つかの実施形態による、例示的な無線通信システムのブロック図を示す。 本開示の幾つかの実施形態による、無線通信要素に含まれる例示的な送信機の選択されたコンポーネントのブロック図を示す。 本開示の幾つかの実施形態による、バランに並列に結合されたデジタル制御減衰器（ＤＶＣＡ）の一例である。 本開示の幾つかの実施形態による、ＤＶＣＡの別の例である。 本開示の幾つかの実施形態による、漏れ相殺を有するＤＶＣＡの一例を示す。 本開示の幾つかの実施形態による、電圧−電流（Ｖ−Ｉ）コンバータの例示的な実施形態を示す。 本開示の幾つかの実施形態による、ノイズフィルタを含むＶ−Ｉコンバータの正極性経路の一例を示す。 本開示の幾つかの実施形態による、送信プロトコルと関連する各経路を有する複数の経路を備えるよう構成された送信機の一例を示す。 本開示の幾つかの実施形態による、送信機のための低雑音経路を提供するよう構成された電流モード増幅器回路を含む例示的な送信機を示す。 本開示の特定の実施形態による、電流モード増幅器回路の一例を示す。 本開示の幾つかの実施形態による、例示的なマルチバンド送信機を示す。 本開示の幾つかの実施形態による、チューナ内のスイッチの望ましくない導通を補償するよう構成されたバランのチューナの一例を示す。 本開示の幾つかの実施形態による、チューナ内のスイッチの望ましくない導通を補償するよう構成されたバランのチューナの一例を示す。

図１は、本開示の幾つかの実施形態による、例示的な無線通信システム１００のブロック図を示す。簡単のため、２つの端末１１０及び２つの基地局１２０のみが図１に示される。端末１１０は、リモート局、移動局、アクセス端末、ユーザ機器（ＵＥ）、無線通信機器、携帯電話機又は特定の他の用語としても表される。基地局１２０は、固定局であり、アクセスポイント、ＮｏｄｅＢ又は特定の他の用語としても表される。ＭＳＣ（mobile switching center）１４０は基地局１２０に結合され、基地局１２０に対する調整及び制御を提供してもよい。

端末１１０は、衛星１３０からの信号を受信可能であっても可能でなくてもよい。衛星１３０は、良く知られたＧＰＳ（Global Positioning System）のような衛星測位システムに属してもよい。各ＧＰＳ衛星は、地上にあるＧＰＳ受信機にＧＰＳ信号の到着時間を測定させる情報でエンコードされたＧＰＳ信号を送信し得る。十分な数のＧＰＳ衛星の測定は、ＧＰＳ受信機の３次元位置を正確に推定するために用いることができる。端末１１０は、Bluetooth(登録商標)送信機、Ｗｉ−Ｆｉ（Wireless Fidelity）送信機、無線ＬＡＮ（Wireless local area network）送信機ＩＥＥＥ８０２．１１送信機及び任意の他の適切な送信機のような他の種類の送信源からの信号を受信可能であってもよい。

図１では、各端末１１０は、複数の送信源からの信号を同時に受信するように示され、送信源は基地局又は衛星１３０である。通常、端末１１０は、ゼロ、１又は複数の送信源からの信号を任意の所与の瞬間に受信できる。特定の実施形態では、端末１１０は、無線通信信号を、基地局１２０のような１又は複数の受信源に送信する送信源である。以下に更に詳細に開示されるように、送信源（例えば、基地局１２０、端末１１０等）は、送信無線通信信号の電力を調整するために可変供給電圧を有するよう構成された送信機を含み得る。さらに、送信機は、送信機の種々のコンポーネントを駆動して、以下に更に詳細に開示されるように増大する信号電力のためにより多くの電圧無歪限界を可能にするよう構成された複数のＤＣ電流源を含み得る。さらに、送信機は、異なる送信プロトコルについて、各送信プロトコルでの送信機の動作を向上させるよう構成された複数の経路を含み得る。また、送信機は、マルチバンド送信機として構成されてもよい。

システム１００は、符号分割多重アクセス（CDMA：Code Division Multiple Access）システム、時分割多重アクセス（TDMA：Time Division Multiple Access）システム、特定の他の無線通信システム、又はそれらの任意の組合せであってもよい。ＣＤＭＡシステムは、ＩＳ−９５、ＩＳ−２０００（一般的に「１ｘ」としても知られている）、ＩＳ−８５６（一般的に「１ｘＥＶ−ＤＯ」としても知られている）、広帯域ＣＤＭＡ（W-CDMA）等のような１又は複数のＣＤＭＡ標準又はプロトコルを実装し得る。Ｗ−ＣＤＭＡ標準は、３ＧＰＰとして知られているコンソーシアムにより策定され、ＩＳ−２０００及びＩＳ８５６標準は、３ＧＰＰ２として知られているコンソーシアムにより策定されている。３ＧＰＰは、３ＧＰＰ ＬＴＥ（long-term evolution）標準も含む。これらの異なる３ＧＰＰ標準は、第３世代（３Ｇ）及び／又は第４世代（４Ｇ）標準としても表される。

ＴＤＭＡシステムは、ＧＳＭ(登録商標)（Global System for Mobile Communications）１又は複数のＴＤＭＡ標準又はプロトコルを実装し得る。さらに、ＧＳＭの変形は、ＥＤＧＥ（Enhanced data rate for GSM evolution）プロトコル及びＧＰＲＳ（general packet radio system）プロトコルを含む。これらの標準又はプロトコルは、ＧＭＳＫ（Gaussian minimum-shift-keying）送信プロトコルに加えて、第２世代（２Ｇ）プロトコルとしても表される。

図２は、本開示の特定の実施形態による、無線通信要素（例えば、端末１１０、基地局１２０又は衛星１３０）に含まれ得る例示的な送信機２００の選択されたコンポーネントのブロック図を示す。幾つかの実施形態では、無線通信要素は、受信機も含み得るが、明示的に示されない。したがって、無線通信要素の機能に依存して、要素は、送信機、受信機又は通信機と考えられる。以下に更に詳細に議論されるように、送信機２００は、ＲＦ信号の送信中に、ＲＦ信号の電力が増大したときでも、より多くの電圧無歪限界を可能にするよう構成される。さらに、送信機２００は、従来の送信機と比べて、送信機２００の電力消費を低減するよう構成される。

図２に示されるように、送信機２００は、デジタル回路２０２を有し得る。デジタル回路２０２は、任意のシステム、送信機２００を介した送信のためにデジタル信号及び情報を処理するよう構成された装置又は機器を有し得る。このようなデジタル回路２０２は、１又は複数のプロセッサ、デジタル信号プロセッサ及び／又は他の適切な装置を有し得る。本実施形態では、デジタル回路２０２は、制御部２１１を有し得る。以下に更に詳細に開示されるように、制御部２１１は、送信機２００のバラン（balun）２３４のバイアス電圧を調整するために、スイッチ２１４（以下に記載される）へ制御信号を伝達するよう構成され得る。

制御部２１１は、プログラム命令を解釈し及び／又は実行し、及び／又はデータを処理するよう構成された任意のシステム、装置又は機器を有し、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）又はプログラム命令を解釈し及び／又は実行し及び／又はデータを処理するよう構成された任意の他のデジタル若しくはアナログ回路を含むが、これらに限定されない。特定の実施形態では、制御部２１１は、制御部２１１に通信可能に結合されたメモリ（明示的に示されない）に格納されたプログラム命令を解釈し及び／又は実行し、及び／又はデータを処理できる。

メモリは、プログラム命令又はデータをある期間の間保持する任意のシステム、装置又は機器（例えば、コンピュータ可読媒体）を有し得る。メモリは、ＲＡＭ（ランダムアクセスメモリ）、ＥＥＰＲＯＭ（電気的消去可能なプログラマブル読み出し専用メモリ）、ＰＣＭＣＩＡカード、フラッシュメモリ、磁気記憶装置、光磁気記憶装置、又は任意の適切な選択及び／又は揮発性メモリ若しくは制御部２１１への電力が切断された後にデータを保持する不揮発性メモリのアレイを含み得る。

デジタル回路２０２は、同相（Ｉチャネル）経路２５２及び直交（Ｑチャネル）経路２５４を介して信号成分を送信するよう構成され得る。Ｉチャネル経路２５２は同相信号成分を伝達し、Ｑチャネル経路２５４はＩチャネル信号成分と９０度位相のずれている直交信号成分を伝達する。信号は、送信機２００により送信されるデータ及び／又は情報を含み得るので、データ信号として表される。

Ｉチャネル経路２５２及びＱチャネル経路２５４は、それぞれデジタル−アナログコンバータ（ＤＡＣ）２０４を有し得る。本例では、各ＤＡＣ２０４は、電流モードＤＡＣを有し得る。したがって、各ＤＡＣ２０４は、デジタルデータ信号をデジタル回路２０２から受信し、このデジタル信号をアナログ電流信号に変換するよう構成され得る。本例では、各ＤＡＣ２０４は、正極性電流Ｉ_ｄａｃ ^＋及び負極性電流Ｉ_ｄａｃ ⁻により表現される差電流信号を出力するよう構成され得る。次に、このアナログ差電流信号は、フィルタ２０６を含む送信経路２０１の１又は複数の他のコンポーネントに渡される。フィルタ２０６は、ＤＡＣ２０４により引き起こされ得る差電流信号内の雑音をフィルタリングするよう構成された任意の適切なシステム、機器又は装置を有し得る。さらに、フィルタリング中、フィルタ２０６は、差電流信号を正極性電圧Ｖ_ｉｎ ^＋及び負極性電圧Ｖ_ｉｎ ⁻により表現される差電圧信号に変換し得る。フィルタ２０６を通過した後、Ｉ及びＱチャネルと関連する差電圧信号は、それぞれ電圧−電流（Ｖ−Ｉ）コンバータに渡される。

各Ｖ−Ｉコンバータ２０８は、受信した差電圧信号を正極性電流Ｉ_ｉｎ ^＋及び負極性電流Ｉ_ｉｎ ⁻を有する差電流信号に変換するよう構成された任意の適切なシステム、機器又は装置を有し得る。幾つかの実施形態では（例えば、フィルタ２０６が自身のノイズを挿入し得る能動フィルタを有するとき）、図３と関連して更に記載されるように、Ｖ−Ｉコンバータ２０８は、フィルタ２０６により引き起こされ得る雑音をフィルタリングするよう構成された受動フィルタ（図２に明示されない）を有し得る。また、Ｖ−Ｉコンバータ２０８は、差電流データ信号を出力するように構成され得る。

それぞれＶ−Ｉコンバータ２０８及び２０８ｂを出た後、Ｉチャネル及びＱチャネル差電流信号は、それぞれミキサ２１６ａ及び２１６ｂにより受信される。ミキサ２１６は、搬送波に乗っている差電流データ信号を変調して、差ＲＦ電流信号を生成するよう構成され得る。ミキサ２１６による変調に続いて、Ｉ及びＱチャネル信号成分は結合され得る。したがって、正極性ＲＦ電流Ｉ_ｉｎ ^＋は、トランジスタ２２８ａにより受信され得る。ここで、Ｉ_ｉｎ ^＋は、Ｉ及びＱチャネル両者の正極性信号成分を含む。同様に、負極性ＲＦ電流Ｉ_ｉｎ ⁻は、トランジスタ２２８ｂにより受信され得る。ここで、Ｉ_ｉｎ ⁻は、Ｉ及びＱチャネル両者の負極性信号成分を含む。トランジスタ２２８は、バラン２３４（以下に詳細に記載される）及びミキサ２１６の比較的大きい電圧スイング間の分離を提供するよう構成され得る。

幾つかの実施形態では、以下に更に記載されるように、差ＲＦ電流信号は、イネーブルされるとＲＦ信号を減衰するよう構成されたＲＦ減衰器２３０により受信され得る。減衰器２３０は、制御部２１１から受信した制御信号に基づき、ＲＦ信号を減衰し得る。したがって、制御信号に従い、減衰器２３０は、ＲＦ信号の電力を調整し得る。図３、４、５に関して以下に更に記載されるように、減衰器２３０は、差ＲＦ電流信号を受信するよう構成されたバラン２３４と並列に構成され得る。

バラン２３４は、差信号をシングルエンド信号に又はその逆に変換するよう構成された任意のシステム、機器又は装置を有し得る。本例では、バラン２３４は、入力コイル２３６及び出力コイル２３８を含む変圧器を有し得る。さらに、本実施形態では、バラン２３４は、入力コイル２３６における巻数比が出力コイル２３８における巻線比より大きいステップダウン変圧器を有してもよい。入力コイル２３６における巻線比が大きいほど、入力コイル２３６は大きい入力インピーダンス（例えば、６００オーム）を有し、ＲＦ信号の大きなスイングを許容する。出力コイル２３８における巻線比が小さいほど、出力コイル２３８の出力インピーダンスは低減し（例えば、５０オーム）、したがって、出力コイル２３８と電力増幅器２２０との間のインピーダンス整合回路は必要なくなる。

バラン２３４の入力コイル２３６は、差ＲＦ電流信号のＩ_ｉｎ ^＋及びＩ_ｉｎ ⁻を受信し、差ＲＦ電流信号が入力コイル２３６を通過するとき、出力コイル２３８は、電力増幅器２２０に伝達されるシングルエンドＲＦ信号を生成し得る。電力増幅器（ＰＡ）２２０は、アンテナ２１８を介して送信するために、シングルエンドＲＦ信号を増幅し得る。

出力コイル２３８から電力増幅器２２０へ送信されたＲＦ信号の電力は、少なくとも出力コイル２３８を通って流れるＲＦ差電流の関数であり得る。出力コイル２３８を通って流れるＲＦ差電流は、入力コイル２３６を通って流れるＲＦ電流の関数であり得る。したがって、出力コイル２３８において出力されるＲＦ信号の電力は、少なくとも入力コイル２３６を通過する差ＲＦ電流を調整することにより調整できる。入力コイル２３６を通過する差ＲＦ電流は、減衰器２３０により調整できる。幾つかの実施形態では、減衰器２３０は、デジタル電圧制御減衰器（ＤＶＣＡ）を有し得る。

図３は、本開示の特定の実施形態による、バランとして動作し得る変圧器３０２に並列に結合されたＤＶＣＡ３００の一例を示す。幾つかの実施形態では、図２の減衰器２３０は、ＤＶＣＡ３００を有し、及び／又は図２のバラン２３４は変圧器３０２を有し得る。ＤＶＣＡ３００及び変圧器３０２は、送信ＲＦ信号の電力を制御するために用いることができる。

上述のように、本例では、ＤＶＣＡ３００は、バランとして動作し得る変圧器３０２と並列に配置される。本例では、変圧器３０２は、図２のバラン２３４の入力コイル２３６と同様の入力コイル３１６を有し得る。変圧器３０２は、図２のバラン２３４の出力コイル２３８と同様の出力コイル３１８を有し得る。入力コイル３１６は、ＲＦ信号を変調するよう構成されたミキサ（例えば、図２のミキサ２１６）から受信したＲＦ信号の正極性差電流Ｉ_ｉｎ ^＋及び負極性差電流Ｉ_ｉｎ ⁻をそれぞれ受信するよう構成された入力ポート３０４ａ及び３０４ｂを有し得る。さらに、入力コイル３１６は、中央タップ電圧（Ｖｃｔ）に結合され得る。中央タップ電圧（Ｖｃｔ）は、入力コイル３１６を適切な電圧でバイアスして、ＤＶＣＡ３００と関連する送信機の十分な電圧無歪限界を可能にする。これは、以下に更に詳細に議論される。出力コイル３１８は、ＲＦ信号をシングルエンドＲＦ信号として出力するよう構成された出力ポート３１４を含み得る。本例では、出力ポート３１４は、電力増幅器（例えば、図２の電力増幅器２２０）に結合され、ＲＦ信号が出力ポート３１４から電力増幅器へ伝達され得るようにしてもよい。

以下に更に開示されるように、ＤＶＣＡ３００は、イネーブル及びディスエーブルされて、ＲＦ差電流の少なくとも一部を入力コイル３１６から切り離すことにより、入力ポート３０４ａ及び３０４ｂで受信されるＲＦ信号の電力の少なくとも一部を消散させ得る。また、ＤＶＣＡ３００は、（ＲＦ信号により経験される）自身のインピーダンスを変化させることにより、ＤＶＣＡ３００を通るＲＦ差電流の異なる量を引き出すよう構成され、入力ポート３０４ａ及び３０４ｂで受信されるＲＦ信号の電力一部が可変インピーダンスに従ってＤＶＣＡ３００内で消散されるようにする。したがって、入力コイル３１６及び出力コイル３１８を通過する電流は、ＤＶＣＡ３００のインピーダンス変化に従って変化し、その結果、出力ポート３１４におけるＲＦ信号出力の電力が変化する。

ＤＶＣＡ３００は、入力コイル３１６の入力ポート３０４に結合されたスイッチ３０６及び３１０を有し得る。本実施形態では、スイッチ３０６は、ｎ型金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタを有し、スイッチ３１０は、ｐ型金属酸化膜半導体（ＰＭＯＳ）電界効果トランジスタを有し得る。これらのスイッチは、図２の制御部２１１のような制御部から送られた制御信号に従って開閉するよう構成される。本例ではスイッチ３０６ａ及び３０６ｂはＮＭＯＳ素子なので、スイッチ３０６ａ及び３０６ｂは、それらの個々のゲートで「ＨＩＧＨ」制御信号を受信するのに応答して閉じ、「ＬＯＷ」制御信号を受信するのに応答して開く。本例ではスイッチ３１０ａ及び３１０ｂはＰＭＯＳ素子なので、スイッチ３１０ａ及び３１０ｂは、それらの個々のゲートで「ＬＯＷ」制御信号を受信するのに応答して閉じ、「ＨＩＧＨ」制御信号を受信するのに応答して開く。

ＲＦ信号の減衰が不要な場合には、スイッチ３０６及び３１０は開かれ、ＤＶＣＡ３００を入力コイル３１６から切り離し、ＲＦ差電流がＤＶＣＡ３００を通じて引き出されないようにする。したがって、ＤＶＣＡ３００はディスエーブルされ、全てのＲＦ電流は入力コイル３１６及び出力コイル３１８を通じて引き出され、ＲＦ信号の全電力が出力ノード３１４で出力される。

更なる電力制御を提供するために、ＤＶＣＡ３００は、幾つかの例ではイネーブルされる。ＤＶＣＡ３００は、スイッチ３０６及び３１０によりイネーブルされ得る。スイッチ３０６及び３１０は、制御部（例えば、制御部２１１）からスイッチ３０６及び３１０を閉じる制御信号を受信する。したがって、入力ポート３０４で受信したＲＦ信号の少なくとも一部は、ＤＶＣＡ３００を通過し得る（例えば、本例では、ＲＦ差電流の一部がＤＶＣＡ３００を通過し得る）。その結果、少ないＲＦ電力しか、出力ポート３１４へ転送されない（例えば、少ないＲＦ電流しかコイル３１６及び３１８を通過しないので、出力ポート３１４で出力されるＲＦ信号の電力が低減される）。

さらに、ＤＶＣＡ３００のインピーダンスも調整でき、ＤＶＣＡ３００を通過するＲＦ差電流及びＲＦ電力が調整できる。例えば、ＤＶＣＡ３００は、正極性差ＲＦ電流と関連するＲ２Ｒ梯子抵抗器３２０ａを有し、ＤＶＣＡ３００は、負極性差ＲＦ電流と関連するＲ２Ｒ梯子抵抗器３２０ｂを有し得る。各Ｒ２Ｒ梯子３２０は、１又は複数の抵抗器３１２と、制御部（例えば、制御部２１１）から受信した制御信号に従って開閉する１又は複数のスイッチ３０８とを有し得る。各スイッチ３０８は、開閉して、それぞれ１又は複数の抵抗器３１２を、ＤＶＣＡ３００を通るＲＦ信号が従う経路から切り離すか結合するよう構成され得る。本例では、スイッチ３０８は、ＰＭＯＳ素子を有するが、任意の他の適切なシステム、機器又は装置がスイッチ３０８に用いられてもよい。

したがって、各スイッチ３０８が開き及び／又は閉じるとき、ＤＶＣＡ３００を通過するＲＦ信号に関するＤＶＣＡ３００の総インピーダンスが変化し、その結果、ＤＶＣＡ３００を通過するＲＦ電流が変化し得る。上述のように、ＲＦ電力は、ＲＦ電流の関数である。したがって、（入力コイル３１６を通過する代わりに）ＤＶＣＡ３００を通じて消散されるＲＦ信号電力の量は、ＤＶＣＡ３００のインピーダンスの関数であり得る。ＤＶＣＡ３００のインピーダンスは、スイッチ３０８の開閉に基づく。したがって、制御部は、適切なスイッチ３０８を開く及び／又は閉じることにより、出力ポート３１４において出力されるＲＦ信号の減衰を調整できる。さらに、幾つかの例では、以下に更に詳細に開示されるように、制御部（例えば、図２の制御部２１１）は、ＤＶＣＡ３００がイネーブルされているとき、ＤＶＣＡ３００の供給電圧（Ｖｄｄ）に設定されるべきＶｃｔ３２２を低減し得る。ＲＦ信号の電力が低いために入力コイル３１６におけるバイアス電圧は高い必要がないので、ＤＶＣＡ３００がイネーブルされているとき、Ｖｃｔ３２２を低減できる。このような構成は、従来のＲＦ信号減衰構成と比べて、ＲＦ信号電力減衰のより広いダイナミックレンジに渡って、ＲＦ信号電力のより線形的な調整を可能にする。

本開示の範囲から逸脱することなく、図３のシステムに変更、追加又は省略を行うことができる。例えば、本実施形態はＤＶＣＡ３００をバランとして動作する変圧器３０２と並列に示しているが、ＤＶＣＡ３００は任意の適切なバランと並列に配置されて、より広いダイナミックレンジに渡って線形的な減衰を達成してもよいことが理解される。さらに、スイッチ３０６及び３１０はそれぞれ特にＮＭＯＳ及びＰＭＯＳ素子として示されているが、任意の適切なスイッチが用いられて、スイッチ３０６及び３１０により実行される切り替え機能を実行してもよいことが理解される。また、スイッチ３０６がＰＭＯＳ素子を有し、スイッチ３１０がＮＭＯＳ素子又はそれらの任意の組合せを有してもよい。さらに、図４に示されるように、幾つかの例では、スイッチ３１０は省略されてもよい。

図４は、本開示の幾つかの実施形態による、ＤＶＣＡの別の例である。図４は、図３に関連して記載したように、入力コイル３１６及び出力コイル３１８を備えた変圧器３０２を有し得る。さらに、入力コイル３１６は、図３と関連して記載されたように、ＲＦ信号の差ＲＦ電流を受信するよう構成された入力ポート３０４を有し得る。さらに、図３に記載されるのと同様に、入力コイル３１６は、入力コイルのほぼ中央３２２で中央タップ電圧Ｖｃｔ３２２に通信可能に結合され、入力コイル３１６をバイアスし得る。

図３の説明と同様に、ＤＶＣＡ４００は、変圧器３０２と並列に配置され得る。ＤＶＣＡ４００は、スイッチ３０６を有し得る。スイッチ３０６は、それぞれ閉じることにより及び開くことにより、ＤＶＣＡ４００をイネーブル及びディスエーブルして、ＤＶＣＡ４００を上述のように変圧器３０２と結合し又は切り離し得る。ＤＶＣＡ４００は、抵抗器３１２及びスイッチ３０８も有し得る。抵抗器３１２及びスイッチ３０８は、図３に関して記載したように、開く及び閉じることにより、ＤＶＣＡ４００のインピーダンスを変化させるよう構成される。

しかしながら、図３のＤＶＣＡ３００と異なり、図４のＤＶＣＡ４００は、それぞれＲＦ信号の正極性及び負極性差電流を受信するよう構成された入力端子４０２ａ及び４０２ｂを有し得る。したがって、ＤＶＣＡ４００は、図３に示されたスイッチ３１０を有しなくてもよい。ＤＶＣＡ４００の本実施形態では、入力端子４０２ａ及び４０２ｂで受信されるＲＦ信号は、ポート３０４ａ及び３０４ｂで受信されるＲＦ信号と同じＲＦ信号源により生成され得る。他の実施形態では、入力端子４０２ａ及び４０２ｂで受信されるＲＦ信号は、ポート３０４ａ及び３０４ｂで受信されるＲＦ信号を生成する信号源と異なる信号源により生成され得る。１又は複数のＲＦ信号源は、図２のミキサ２１６のようなミキサを有し得る。

ＤＶＣＡ４００による減衰が望ましくない場合には、制御部（例えば、制御部２１１）は、スイッチ３０６を開き、ＲＦ信号をポート３０４ａ及び３０４ｂに向けてもよい。このような場合には、制御部は、ＲＦ信号をＤＶＣＡ４００の端子４０２へ送信しないよう指示してもよい。ＤＶＣＡ４００による減衰が望ましい場合には、制御部（例えば、制御部２１１）は、スイッチ３０６を閉じ、ＲＦ信号をＤＶＣＡ４００の端子４０２へ送信するよう指示してもよい。このような場合には、制御部は、ＲＦ信号がポート３０４へ送信されないよう指示してもよい。ＲＦ信号は、ＲＦ信号源にカスケード接続され及びそれぞれＤＶＣＡ３００がディスエーブルされているかイネーブルされているかに依存して入力ポート３０４又は入力端子４０２の何れかにＲＦ電流を向けるよう構成された素子（例えば、ＣＭＯＳ素子）により、入力ポート３０４と入力端子４０２との間に向けられてもよい。上述のように、ＤＶＣＡ４００がイネーブルされると、異なるスイッチ３０８が開かれ又は閉じられ、ＤＶＣＡ４００のインピーダンスを調整して、その結果、出力ポート３１４で出力されるＲＦ信号の電力が調整できる。したがって、ＤＶＣＡ４００は、ＲＦ信号の減衰を調整するよう構成される。さらに、ＤＶＣＡ３００のスイッチ３１０の代わりに、ＤＶＣＡ４００に入力端子４０２を含めることにより、スイッチ３１０による起こり得る挿入損失が回避できる。

本開示の範囲から逸脱することなく、図４のシステムに変更、追加又は省略を行うことができる。例えば、本実施形態はＤＶＣＡ４００をバランとして動作する変圧器３０２と並列に示したが、ＤＶＣＡ４００は、従来の減衰構成に比べて広いダイナミックレンジに渡り線形的な減衰を達成する任意の適切なバランと並列に配置されてもよいことが理解される。さらに、スイッチ３０６は特にＮＭＯＳとして示されたが、任意の適切なスイッチが用いられ、スイッチ３０６により実行される切り替え機能を実行してもよいことが理解できる。例えば、幾つかの実施形態では、スイッチ３０６は、ＮＭＯＳ素子の代わりにＰＭＯＳ素子を有してもよい。さらに、図５に関して記載されたように、幾つかの実施形態では、ＤＶＣＡ４００は、スイッチ３０８を通じて起こり得る漏れ電流を補償するよう構成されてもよい。

図５は、本開示の特定の実施形態による、漏れ相殺を有するＤＶＣＡ５００の一例を示す。ＤＶＣＡ５００は、それぞれ図３及び４のＤＶＣＡ３００及びＤＶＣＡ４００に関して上述されたように、変圧器３０２の入力コイル３１６と並列に結合され得る。さらに、ＤＶＣＡ５００は、図４のＤＶＣＡ４００と実質的に同様であるが、ＤＶＣＡ４００と異なり、ＤＶＣＡ５００は、スイッチ３０８が開かれ且つＤＶＣＡ５００がイネーブルされているとき、スイッチ３０８を通じて生じ得る漏れ電流を補償するよう構成され得る。

ＤＶＣＡ４００と同様に、ＤＶＣＡ５００は、スイッチ３０６を閉じることによりイネーブルできる。さらに、ＤＶＣＡ５００の入力端子４０２は、ＤＶＣＡ５００がイネーブルされているとき、ＲＦ信号を受信し得る。上述のように、ＤＶＣＡ５００のインピーダンスを調整するために、スイッチ３０８は開かれ又は閉じられ得る。しかしながら、スイッチ３０８が開いているとき、一部の電流が開いているスイッチ３０８の１つ又は複数を通じて漏れ、それにより、これらのスイッチが完全に開いている場合には、これらのスイッチを機能させなくしてしまう。

したがって、ＤＶＣＡ５００は、１又は複数のダミースイッチ５０２を有し得る。１又は複数のダミースイッチ５０２は、スイッチ３０８が「開」のとき、各スイッチ３０８を通過する漏れ電流の一部又は全部を補償し得る。例えば、ダミースイッチ５０２ａは、スイッチ３０８ａと関連付けられ、スイッチ３０８ａが「開」のとき、スイッチ３０８ａを通る漏れ電流を補償するよう構成され得る。ダミースイッチ５０２ｂ、５０２ｃ及び５０２ｄは、同様にスイッチ３０８ｂ、３０８ｃ及び３０８ｄとそれぞれ関連付けられ得る。本例では、ダミースイッチ５０２は、ゲートがソース電圧Ｖｄｄに固定されたＰＭＯＳ素子を有してもよい。これにより、ダミースイッチ５０２は、常にオフである。代替の例では、１又は複数のダミースイッチ５０２は、ゲートがグランドに固定されたＮＭＯＳ素子を有し、ＮＭＯＳダミースイッチ５０２が常にオフであるようにしてもよい。

ダミースイッチ５０２は、関連付けられたスイッチ３０８を通じて流れる漏れ電流の極性と反対極性を有する漏れ電流を有するよう構成され得る。したがって、ダミースイッチ５０２の漏れ電流は、関連付けられたスイッチ３０８の漏れ電流を部分的に又は完全に相殺するために用いることができる。

例えば、スイッチ３０８ａは、一端がＤＶＣＡ５００のノード５０４にも結合され、他端が入力端子４０２ａに結合され得る。上述のように、入力端子４０２ａは、ＤＶＣＡ５００がイネーブルされているとき、ＲＦ信号の正極性の差ＲＦ電流を受信するよう構成され得る。したがって、入力端子４０２ａからノード５０４へとスイッチ３０８ａを通過する漏れ電流は、正極性を有し得る。さらに、ダミースイッチ５０２ａは、一端がＤＶＣＡ５００のノード５０４に結合され、他端が入力端子４０２ｂに結合され得る。上述のように、入力端子４０２ａは、ＤＶＣＡ５００がイネーブルされているとき、ＲＦ信号の負極性の差ＲＦ電流を受信を受信するよう構成され得る。したがって、入力端子４０２ｂからノード５０４へダミースイッチ５０２を通過する漏れ電流は、負極性を有し、スイッチ３０８ａと関連付けられた漏れ電流の正極性と反対の極性である。さらに、ダミースイッチ５０２ａは、ダミースイッチ５０２ａを通じて流れる漏れ電流の量がスイッチ３０８ａを通過する漏れ電流の量とほぼ同じになるように、大きさを定められる。

したがって、スイッチ５０２ａ及び３０８ａと関連付けられたノード５０４における漏れ電流がほぼ等しく且つ反対極性を有するとき、漏れ電流は、互いに部分的に又は完全に相殺できる。ダミースイッチ５０２ｂ、５０２ｃ及び５０２ｄは、スイッチ３０８ｂ、３０８ｃ及び３０８ｄに関して同様に構成され得る。したがって、ＤＶＣＡ５００は、図４に関して記載されたＤＶＣＡ４００と同様に、出力ポート３１４において出力されるＲＦ信号の電力を調整するよう構成され、スイッチ３０８を通じて生じ得る漏れ電流を補償するように構成され得る。

本開示の範囲から逸脱することなく、ＤＶＣＡ５００に変更、追加又は省略を行うことができる。例えば、本実施形態では、ＤＶＣＡ５００はバランとして動作する変圧器３０２と並列に示されたが、ＤＶＣＡ５００は、従来の減衰構成と比べて広いダイナミックレンジに渡り線形的減衰を達成する任意の適切なバランと並列に配置されてもよいことが理解できる。さらに、スイッチ３０６は特にＮＭＯＳとして示されたが、スイッチ３０６により実行される切り替え機能を実行するために、任意の適切なスイッチを用いてもよいことが理解できる。例えば、幾つかの実施形態では、スイッチ３０６は、ＮＭＯＳ素子の代わりにＰＭＯＳ素子を有してもよい。さらに、特定数のダミースイッチ５０２が特定数のスイッチ３０８と関連付けられて示されたが、ＤＶＣＡ５００のシステム特性及び要件に依存して、更に多くの又は少ないダミースイッチ５０２がＤＶＣＡ５００に含まれてもよい。

図２に戻り、幾つかの例では、ＲＦ信号電力を調整するために減衰器２３０を有するのに加えて、送信機２００は、入力コイル２３６で受信したＲＦ信号電力に従ってバラン２３４のバイアス電圧を調整するよう構成され得る。バラン２３４の入力コイル２３６は、供給電圧選択回路２４０に結合される中央タップノード２３９を有し得る。供給電圧選択回路２４０は、中央タップバイアス電圧Ｖｃｔを中央タップノード２３９に供給する。電圧セレクタ２４０は、中央ノード２３９と中央タップ電圧Ｖｃｔを供給する供給電圧Ｖｄｄ_ｉとの間にそれぞれ結合された複数のスイッチ２１４を有し得る。前述のように、ＲＦ信号の電力は、送信機２００の種々のコンポーネントを駆動するために用いられる電圧に影響を与え得る電圧スイングを引き起こし得る。コンポーネントを駆動するために用いられる電圧は、電圧無歪限界と称される。Ｖｃｔは、送信機２００を通じて伝搬するＲＦ信号の電圧全体を引き上げるバイアス電圧を供給し、ＲＦ信号に関連する電圧スイングのあるときでも、実質的な電圧無歪限界が存在することで、送信機２００のコンポーネントを適正に駆動できるようにする。しかしながら、高いバイアス電圧Ｖｃｔは、より多くの電力を使ってしまう。したがって、以下に議論されるように、電圧セレクタ２４０は、ＲＦ信号電力に従ってバイアス電圧を調整するよう構成され、ＲＦ信号電力が低い場合に、Ｖｃｔを低下させて電力消費を低減するようにし、送信機２００が適正に機能できるよう十分な無歪限界を可能にするためにＲＦ信号電力が引き上げられるときには、Ｖｃｔが引き上げられるようにする。

本例では、電圧セレクタ２４０は、供給電圧Ｖｄｄ_１と中央ノード２３９との間に結合されたスイッチ２１４ａ、供給電圧Ｖｄｄ_２と中央ノード２３９との間に結合されたスイッチ２１４ｂ、供給電圧Ｖｄｄ_３と中央ノード２３９との間に結合されたスイッチ２１４ｃを有する。電圧セレクタ２４０は、送信機２００の設計特性及びパラメータに依存して、更に多くの又は少ないスイッチ２３９及び供給電圧Ｖｄｄ_ｉを有してもよいことが理解される。

スイッチ２１４は、制御部２１１に通信可能に結合され（結合は明示されない）、制御部２１１から受信した制御信号に従って開閉されてそれぞれ関連付けられた供給電圧Ｖｄｄ_ｉを中央ノード２３９から切り離す又は結合するよう構成され得る。例えば、スイッチ２１４ａは、制御部２１１から受信した制御信号に従って開かれ、供給電圧Ｖｄｄ_１を中央ノード２３９から切り離すよう構成され得る。さらに、スイッチ２１４ａは、制御部２１１から受信した制御信号に従って閉じられ、供給電圧Ｖｄｄ_１を中央ノード２３９に結合するよう構成され得る。本例では、スイッチ２１４は、制御部２１１からの「ＬＯＷ」信号を受信すると閉じ及び制御部２１１からの「ＨＩＧＨ」信号を受信すると開くよう構成されたＰＭＯＳトランジスタを有する。

供給電圧Ｖｄｄ_ｉは、異なる電圧値を有し、どの供給電圧Ｖｄｄ_ｉが中央ノード２３９に結合されるかに依存して、（中央ノード２３９における）バイアス電圧が変化するようにしてもよい。例えば、供給電圧Ｖｄｄ_１は供給電圧Ｖｄｄ_２より高い電圧を有し、供給電圧Ｖｄｄ_２は供給電圧Ｖｄｄ_３より高い電圧を有し得る。したがって、この例では、中央ノード２３９におけるバイアス電圧Ｖｃｔは供給電圧Ｖｄｄ_１が中央ノード２３９に結合されたときに最も高く、中央ノード２３９におけるバイアス電圧Ｖｃｔは供給電圧Ｖｄｄ_２が中央ノード２３９に結合されたときに中間の電圧を有し、中央ノード２３９におけるバイアス電圧Ｖｃｔは供給電圧Ｖｄｄ_３が中央ノード２３９に結合されたときに最も低くなる。

したがって、Ｖｃｔは、ＲＦ信号電力及び所望の量の無歪限界に少なくとも部分的に基づき、特定のスイッチ２１４を開及び閉にして特定のＶｄｄ_ｉを中央ノード２３９に結合することにより、調整できる。例えば、大容量のＲＦ信号出力電力がバラン２３４を通過している場合、制御部２１１は、「ＬＯＷ」信号をスイッチ２１４ａに伝達してスイッチ２１４ａを閉じ、それによりＶｄｄ_１が中央ノード２３９に結合されてより大きな電圧無歪限界を可能にできる。さらに、制御部２１１は、「ＨＩＧＨ」信号をスイッチ２１４ｂ及びスイッチ２１４ｃに伝達して、それにより供給電圧Ｖｄｄ_２及びＶｄｄ_３が中央ノード２３９に結合されないようにできる。ＲＦ信号が少ない電力しか有しない場合、制御部２１１は、ＶｃｔはＶｄｄ_２になり十分な無歪限界を設けるべきであると決定し、そのためにスイッチ２１４ｂを閉じ且つスイッチ２１４ａ及び２１４ｃを開いて、送信機２００が少ない電力しか消費しないようにすると同時に十分な無歪限界を有するようにできる。さらに、ＲＦ信号が更に少ない電力しか有しない場合、制御部２１１は、ＶｃｔはＶｄｄ_３になるべきであると決定し、そのためにスイッチ２１４ｃを閉じ且つスイッチ２１４ａ及び２１４ｂを開いて、送信機２００の電力消費を低減できる。

減衰器２３０を含む実施形態では、制御部２１１は、減衰器２３０がイネーブルされているか否かに従ってＶｃｔを変化できる。例えば、減衰器２３０がイネーブルされている場合には、入力コイル２３６におけるＲＦ信号電力が低減され、結果としてＶｃｔが低減される。本例では、Ｖｃｔは、３個の異なる供給電圧Ｖｄｄ_ｉの間で選択されるとして示されたが、Ｖｃｔが更に多くの又は少ない供給電圧Ｖｄｄ_ｉの間で選択されてもよいこと、他の例では離散スケールの代わりにスライドスケールで調整されてもよいことが理解される。

したがって、電圧セレクタ２４０及び制御部２１１は、送信機２００を通じて伝搬するＲＦ信号の電力に少なくとも部分的に基づき、中央点２３９におけるバイアス電圧を調整するよう構成され得る。したがって、送信機２００の効率は高くなり、送信機２００全体の電力消費は低減できる。

また、送信機２００は、バラン２３４からの電流の引き込みを減少させ、送信機の電力効率を向上させるよう構成できる。さらに、バラン２３４からの電流の引き込みを減少させることにより、入力コイル２３６におけるバイアス電圧Ｖｃｔと送信機２００の他のコンポーネントとの間の直流（ＤＣ）電圧降下を低減できる。これらのコンポーネント間の電圧降下を低減することにより、これらのコンポーネントを駆動するために用いられる電圧無歪限界は、実質的に、コンポーネントの適正な動作を維持するのに十分なほど高くできる。

コンバータ２０８からバラン２３４へ伝搬するＲＦ電流信号（Ｉ_ｉｎ ^＋及びＩ_ｉｎ ⁻）は、ＤＣ電流（Ｉ_ｄｃ）でバイアスされ、正極性と負極性の交番する電流（ＡＣ）信号成分（Ｉ_ｓｉｇ ^＋及びＩ_ｓｉｇ ⁻）を有し得る。Ｉ_ｉｎのバイアス電流Ｉ_ｄｃは、一定の電源電流Ｉ_０及びコンバータ２０８と関連付けられた利得定数「Ｍ」と関連し得る。利得定数「Ｍ」は、以下に図７及び８に関して更に詳細に記載される。本例では、Ｉ_ｄｃ、Ｉ_０及びＭの間の関係は、次式により表される。

本例では、Ｉ_ｄｃは、少なくとも部分的にバラン２３４の中央ノード２３９におけるバイアス電圧Ｖｃｔにより調達される。しかしながら、中央ノード２３９からコンバータ２０８への経路に内部抵抗が存在し得る。補償がない場合、この内部抵抗は、送信機２００の異なるノードにおけるバイアス電圧を減少させ、それにより、これらのノードにおけるコンポーネントを駆動するための電圧無歪限界を許容可能なレベルより下に減少させてしまう。さらに、内部抵抗の影響が補償されない場合、電流がＶｃｔから内部抵抗を通じて流れるときの電力損失は、送信機２００の効率を低下させてしまう。したがって、送信機２００は、コンバータ２０８とバラン２３４との間の経路に沿って種々のノードに電流を注入するよう構成された複数の電流源を有し、バイアス電圧Ｖｃｔがバイアス電流Ｉ_ｄｃの唯一の供給源とならないようにできる。したがって、以下に更に説明されるように、内部抵抗に渡るバイアス電圧の降下は低減でき、送信機２００の種々のノードにおけるバイアス電圧が適切な量の無歪限界を可能にするのに十分高くなるようにできる。増大した無歪限界は、コンポーネントの線形性も向上させ得る。さらに、電流を種々のノードに注入することにより、Ｖｃｔにより調達され送信機２００の内部抵抗を通過する電流量を減少させることで少ない電力しか消費しないように送信機２００を構成できる。

例えば、送信機２００は、トランジスタ２２８とミキサ２１６との間に内部抵抗Ｒ_ｉｎを有し得る。本開示では、内部抵抗Ｒ_ｉｎは、トランジスタ２２８とミキサ２１６との間に結合された抵抗器２４２により表される。したがって、送信機２００は、ミキサ２１６の出力の近くに結合された電流源２２６ａを有し、電流源２２６ａとミキサ２１６ａとの間の内部抵抗Ｒ_ｉｎの全部ではないが大部分が電流源２２２ａの電流（Ｉ_Ｔ）によりバイパスされるようにする。本例では、この構成は、電流源２２６ａが抵抗器２４２ａとミキサ２１６ａの出力との間のノードで結合されるように示される。送信機２００は、トランジスタ２２８ｂ、ミキサ２１６ｂ、及びトランジスタ２２８ｂとミキサ２１６ｂとの間の抵抗器２４２ｂにより表される内部抵抗に関して同様に構成された電流源２２６ｂを有し得る。

本例では、トランジスタ２２８ａからミキサ２１６ａへと通過するバイアス電流Ｉ_ｄｃは、バラン２３４により供給されるバイアス電流（Ｉ_{ｂａｌｕｎ}）と電流源２２６ａにより供給される電流（Ｉ_Ｔ）との和を有し得る。この関係は、次式で表現できる。

上述のように、Ｉ_ｄｃは、Ｉ_０及び「Ｍ」により設定され、Ｉ_Ｔが増加するとき所要量のＩ_{ｂａｌｕｎ}が減少するようにできる。さらに、（抵抗器２４２ａにより表される）内部抵抗Ｒ_ｉｎに渡る電圧降下は、オームの法則によりＩ_{ｂａｌｕｎ}の関数である。したがって、ミキサ２１６ａの出力で電流Ｉ_Ｔを注入することにより、内部抵抗（例えば、抵抗器２４２ａ）に渡る電圧降下が減少するので、ミキサ２１６ａの出力におけるバイアス電圧が引き上げられる。したがって、ＲＦ信号電力が増大するとき、ミキサ２１６ａの更なる線形動作を達成するために更に大きい電圧無歪み限界が利用可能になる。さらに、内部抵抗を通過する電流が少ないために、内部抵抗を通じた電力損失も低減できる。さらに、電流源２２６ａは、中央ノード２３９におけるＶｃｔより低い電圧を有する定電源電圧Ｖｄｄ_０により駆動できる。電流を供給する電圧が低いので、電流源２２６ａにより使用される電力量も、Ｉ_ｄｃがＶｃｔにより供給される状況と比べて低減できる。同様の原理は、電流Ｉ_Ｔをミキサ２１６ｂに供給する電流源２２６ｂにも適用できる。

更なる例として、本実施形態では、送信機２００は、コンバータ２０８の正及び負極性の出力でバイアス電流Ｉ_Ｂを供給するよう構成された電流源２２２及び２２４を有し得る。例えば、電流源２２２ａは、送信機２００のＩチャネルと関連付けられたコンバータ２０８ａの負極性出力でバイアス電流を供給し得る。さらに、電流源２２４ａは、コンバータ２０８ａの正極性出力でバイアス電流を供給し得る。内部抵抗Ｒ_ｉｎと同様に、内部抵抗（明示されない）も、ミキサ２１６とコンバータ２５２との間に存在し得る。したがって、電流源２２２及び２２４はコンバータ２０８の出力の近くに結合され、それにより、各ミキサ２１６とコンバータ２０８との間の内部抵抗の全部ではないが大部分が、電流源２２２及び２２４により供給されるバイアス電流Ｉ_Ｂによりバイパスされ得る。電流源２２６と同様に、電流源２２２及び２２４は、コンバータ２０８の出力で引き込まれるバイアス電流の少なくとも一部を供給し、ミキサ２１６とコンバータ２０８との間の電圧降下を減少させることができる。したがって、コンバータ２０８は、コンバータ２０８の出力における電圧が適切な量の無歪限界を維持するためにより高いレベルに維持されているので、増大するＲＦ信号電力に対してもより線形に動作できる。さらに、ミキサ２１６とコンバータ２０８との間の内部抵抗を通じて多くの電流を引き込まないことにより、電力が節約できる。また、電流源２２２及び２２４は、Ｖｃｔより低い供給電圧Ｖｄｄ_０により供給されるので、少ない電力しか消費しない。

本開示の範囲から逸脱することなく、図２の変更、追加又は省略が行われてもよい。例えば、特定数のコンポーネントが特定の方法で示されたが、更に多くの又は少ないコンポーネントが送信機２００に含まれてもよい。さらに、送信機２００及びそのコンポーネントは、種々の異なる構成を有してもよい。図６―１２は、これらの異なる構成を示す。

図６は、本開示によるＶ−Ｉコンバータ２０８の例示的な実施形態を示す。コンバータ２０８は、正極性経路６０１及び負極性経路６０３を有し得る。正極性経路６０１は、正極性電圧信号（Ｖ_ｉｎ ^＋）を正極性電流信号（Ｉ_ｉｎ ^＋）に変換するよう構成され得る。同様に、負極性経路６０３は、負極性電圧信号（Ｖ_ｉｎ ⁻）を負極性電流信号（Ｉ_ｉｎ ⁻）に変換するよう構成され得る。

例えば、正極性経路６０１は、フィルタ２０６（図２に示される）の出力に結合されフィルタ２０６から正極性電圧信号（Ｖ_ｉｎ ^＋）を受信するよう構成された入力ノード６０２ａを有し得る。入力ノード６０２ａは、抵抗値Ｒ_０を有する抵抗器６０４ａの一端に結合され得る。抵抗器６０４ａの他端は、トランジスタ６０８ａのドレイン及びトランジスタ６１０ａのソースに結合され得る。トランジスタ６１０ａのドレインは、上述のように出力信号電流Ｉ_ｉｎ ^＋をバイアスするために用いられる正バイアス電流Ｉ_０を供給するよう構成された電流源６１４ａに結合され得る。さらに、Ｖ_ｉｎ ^＋及び抵抗器６０４ａと関連する電流信号は、抵抗器６０４ａを入力ノード６０２ａからトランジスタ６０８ａのドレインへと流れ得る。この電流は、信号電流（Ｉ_ｓｉｇ ^＋）と表され、Ｖ_ｉｎ ^＋の変化に従って変化し得る。したがって、トランジスタ６０８ａのドレインからソースへと流れる電流は、電流Ｉ_０及びＩ_ｓｉｇ ^＋の組合せである。

経路６０１は、コンバータ２０８により出力される正極性電流Ｉ_ｉｎ ^＋が少なくとも部分的にトランジスタ６０８ａのドレインからソースへと流れるＩ_０及びＩ_ｓｉｇ ^＋の関数になるように構成され得る。例えば、トランジスタ６０８ａ及びトランジスタ６３０ａは電流ミラーとして構成され、トランジスタ６３０ａを流れる電流がトランジスタ６０８ａを流れる電流の関数になるようにされる。トランジスタ６３０ａを流れる電流は電流Ｉ_ｉｎ ^＋であり、上述のように、トランジスタ６０８ａを流れる電流は電流Ｉ_０ ^＋及びＩ_ｓｉｇ ^＋の組合せである。したがって、Ｉ_ｉｎ ^＋はＩ_０ ^＋及びＩ_ｓｉｇ ^＋の関数である。

トランジスタ６１０ａのソースはトランジスタ６０８ａのドレインに結合され、トランジスタ６１０ａのゲートは定電圧Ｖｃに結合され得る。したがって、トランジスタ６１０ａのドレインは電流源６１４に結合され得る。したがって、トランジスタ６１０ａは、入力ノード６０２ａで受信されるＶ_ｉｎ ^＋に関連する信号に関して、入力インピーダンスを低減するよう構成され得る。

正極性経路６０１は、トランジスタ６１２ａを含むソースフォロワ６１１ａを有し得る。トランジスタ６１２ａのドレインは供給電圧Ｖｄｄに結合され、トランジスタ６１２ａのソースはトランジスタ６０８ａのゲートに結合され、トランジスタ６１２ａのゲートはトランジスタ６１０ａのドレインに結合され得る。したがって、トランジスタ６１２ａは、トランジスタ６１０ａのドレイン電圧を引き上げ、それによりトランジスタ６０８ａのドレイン電圧も引き上げ、トランジスタ６０８ａ及び６１０ａが飽和状態で動作するようにできる。

ソースフォロワ６１１ａは、トランジスタ６１２ａを電流Ｉ_１でバイアスするよう構成された電流源６１６ａも有し得る。電流源６１６ａは、電流Ｉ_１がコンバータ２０８と関連する通信機２００の所望の設計特性及びパラメータに従って、トランジスタ６１０ａのドレイン電圧を所望のレベルにバイアスするように構成され得る。

上述のように、Ｖ_ｉｎ ^＋の変動はＩ_ｓｉｇ ^＋の変動を引き起こし、その結果、トランジスタ６０８ａのゲートにおける電圧の変動を引き起こす。Ｖ_ｉｎ ^＋の変動の一部は、コンバータ２０８に結合されたフィルタ２０６により導入される雑音により引き起こされ得る。したがって、コンバータ２０８は、Ｖ_ｉｎ ^＋と関連する雑音の少なくとも一部をフィルタリングするよう構成されたフィルタ６１８ａを有し得る。この例では、フィルタ６１８ａは、Ｖ_ｉｎ ^＋と関連する雑音をフィルタリングするよう構成された受動抵抗器／キャパシタ（ＲＣ）フィルタを有してもよい。本実施形態では、フィルタ６１８ａは、抵抗器６２０ａ及び６２２ａ並びにキャパシタ６２４ａ及び６２６ａを有し得る。抵抗器６２０ａ及び６２２ａは、それぞれ抵抗値Ｒ_１及びＲ_２を有し得る。キャパシタ６２４ａ及び６２６ａは、それぞれキャパシタンスＣ_１及びＣ_２を有し得る。抵抗値Ｒ_１及びＲ_２並びにキャパシタンスＣ_１及びＣ_２は、所望の量の雑音をフィルタリングするために、コンバータ２０８及びコンバータ２０８と関連する送信機２００の種々の設計制約及び検討に従い選択され得る。

また、前述のように、トランジスタ６３０ａは、トランジスタ６０８ａと共に電流ミラーに含まれ得る。したがって、トランジスタ６３０ａのゲートはフィルタ６１８ａの出力に結合され、一方で、トランジスタ６０８ａのゲートはフィルタ６１８ａの入力に結合され得る。キャパシタ６２４ａ及び６２６ａは、トランジスタ６０８ａ及び６３０ａのゲートにおけるＤＣ電圧をほぼ等しくし得る。さらに、トランジスタ６３０ａのソースは、トランジスタ６０８ａのソースに結合された抵抗器６０６ａの抵抗値Ｒ_３と実質的に等しい抵抗値を有する抵抗器６３２ａに結合され得る。抵抗Ｒ_３は、フリッカ雑音の影響を低減するために用いることができる。したがって、トランジスタ６０８ａ及び６３０ａの両者のソース電圧はほぼ等しく、トランジスタ６０８ａ及び６３０ａのゲート−ソース電圧（Ｖｇｓ）が実質的に等しくなり、トランジスタ６０８ａ及び６３０ａが電流ミラーを作り出すようにされる。

トランジスタ６０８ａ及び６３０ａを流れる電流同士の関係は、少なくともトランジスタ６３０ａ及び６０８ａの幅と長さの比（Ｗ／Ｌ）の関数である。したがって、この例では、トランジスタ６０８ａ及び６３０ａがほぼ同じ幅と長さの比を有する場合、トランジスタ６３０ａを流れる電流（Ｉ_ｉｎ ^＋）は、トランジスタ６０８ａを流れる電流（バイアス電流Ｉ_０ ^＋及び信号電流Ｉ_ｓｉｇ ^＋の結合）にほぼ等しい。

さらに、コンバータ２０８のＶ−Ｉ変換の線形性は、少なくとも部分的にトランジスタ６０８ａ及び６３０ａの幅と長さの比の関数である。トランジスタ６０８ａ及び６３０ａの幅と長さの比が大きいほど、変換の線形性が大きくなる。しかしながら、比が大きいほど、システム内で生じる雑音も多くなってしまう。したがって、トランジスタ６０８ａ及び６３０ａの幅と長さの比は、以下に更に詳細に記載されるように、コンバータ２０８を通過する信号と関連する線形性及び雑音耐性、それら信号と関連する送信プロトコルに基づき決定され得る。

幾つかの実施形態では、正極性経路６０１は、それぞれトランジスタ６３０ａ及び抵抗器６３２ａを含む複数のセグメント６２８ａを有し得る。セグメント６２８ａは、互いに並列に結合され、（例えば、図２の制御部２１１により）イネーブル及びディスエーブルされて、「Ｍ」個のセグメントがトランジスタ６０８ａを通過する電流をミラーリングするようにできる。したがって、このような実施形態では、Ｉ_ｉｎ ^＋は、上述のように、信号電力調整のためにＩ_ｉｎ ^＋を調整する係数「Ｍ」によりスケーリングされたＩ_０ ^＋及びＩ_ｓｉｇ ^＋の結合にほぼ等しくできる。

したがって、正極性経路６０１は、正極性電圧信号Ｖ_ｉｎ ^＋を所望のレベルにバイアスされた正極性電流信号Ｉ_ｉｎ ^＋に変換するよう構成され得る。同様に、負極性経路６０３は、負極性電圧信号Ｖ_ｉｎ ⁻を所望のレベルにバイアスされた負極性電流信号Ｉ_ｉｎ ⁻に変換するよう構成され得る。

本開示の範囲から逸脱することなく、Ｖ−Ｉコンバータ２０８に変更、追加又は省略が行われてもよい。例えば、所望の電圧−電流変換を得るために種々のトランジスタ構成を作成できる。さらに、幾つかの例では、Ｖ−Ｉコンバータ２０８はフィルタ６１８を有しなくてもよく、或いはフィルタ６１８は異なる方法で構成されてもよい。さらに、図７に開示されるように、幾つかの例では、Ｖ−Ｉコンバータ２０８は
電流源６１４と関連する雑音をフィルタリングするよう構成された別のフィルタを有してもよい。

図７は、本開示の幾つかの実施形態による、電流源６１４ａと関連する雑音をフィルタリングするよう構成された雑音フィルタ７０２ａを有するＶ−Ｉコンバータ２０８の正極性経路６０１の例示的な実施形態を示す。この例では、雑音フィルタ７０２ａは、電流源６１４ａとソースフォロワ６１１ａのトランジスタ６１２ａのゲートとの間に結合され得る。雑音フィルタ７０２ａは、抵抗器７０４ａ及びキャパシタ７０６ａを備えたＲＣフィルタを有し得る。抵抗器７０４ａ及びキャパシタ７０６ａは、それぞれ、電流源６１４ａと関連する雑音の少なくとも一部をフィルタリングするフィルタ７０２ａの所望のコーナー周波数を達成する抵抗値及びキャパシタンスを有するよう構成され得る。

したがって、正極性経路６０１は、電流源６１４ａと関連する雑音をフィルタリングするよう構成され得る。図７に示されないが、Ｖ−Ｉコンバータ２０８の負極性経路６０３は、雑音フィルタ７０２ａと実質的に同様の雑音フィルタ７０２ｂを有し得ることが理解される。

したがって、図２―７は、種々の構成を有し得る種々のコンポーネント（例えば、Ｖ−Ｉコンバータ２０８、減衰器２３０）を備える送信機２００の例示的な実施形態を示す。種々の構成を有する送信機２００の種々のコンポーネントに加え、送信機２００自体は、図８−１２に示されるような種々の構成を有し得る。

図８は、本開示の幾つかの実施形態による、送信プロトコルと関連する各経路を有する複数の経路を備えるよう構成された送信機８００を示す。本例では、送信機８００は、２Ｇ送信プロトコル（例えば、ＧＳＭ、ＥＤＧＥ、ＧＭＳＫ、ＧＰＲＳ等）と関連した通信のために構成された経路、及び３Ｇ及び／又は４Ｇ（３Ｇ／４Ｇ）プロトコル（例えば、ＣＤＭＡ、ＷＣＤＭＡ、ＬＴＥ）と関連した通信のために構成された別個の経路を有し得る。２Ｇプロトコルは低い雑音耐性を有するが、高い線形性を必要としないので、以下更に詳細に記載されるように、２Ｇ経路は低雑音経路として構成できる。反対に、３Ｇ／４Ｇプロトコルは２Ｇプロトコルより高い雑音耐性を有するので、３Ｇ／４Ｇプロトコルと関連する経路は、２Ｇ経路より高い線形性を有するよう構成され得る。

本例では、送信機８００は、制御部８１１を含むデジタル回路８０２を有し得る。デジタル回路８０２及び制御部８１１は、図２のデジタル回路２０２及び制御部２１１と同様であってよい。図２のデジタル回路２０２に関して記載したのと同様に、デジタル回路８０２は、同相（Ｉチャネル）経路８５２及び直交位相（Ｑチャネル）経路８５４を介して信号成分を送信するよう構成され得る。Ｉチャネル経路８５２は、Ｉチャネル信号成分を受信するよう構成されたＤＡＣ８０４ａを含み、Ｑチャネル経路８５４は、Ｑチャネル信号成分を受信するよう構成されたＤＡＣ８０４ｂを含み得る。ＤＡＣ８０４ａは、図２のＤＡＣ２０４ａと同様であり、ＤＡＣ８０４ｂは、図２のＤＡＣ２０４ｂと同様でよい。

さらに、Ｉチャネル経路８５２は、高線形性経路８１３ａ及び低雑音経路８１５ａを有し得る。同様に、Ｑチャネル経路８５４は、高線形性経路８１３ｂ及び低雑音経路８１５ｂを有し得る。高線形性経路８１３は、高い線形性を有するよう構成されるので、３Ｇ及び／又は４Ｇ通信プロトコルに関連する信号を通信するよう構成され得る。低雑音経路８１５は、少ない雑音を有するよう構成されるので、２Ｇ通信プロトコルに関連する信号を通信するよう構成され得る。

例えば、高線形性経路８１３ａは、３Ｇ／４Ｇ信号をＤＡＣ８０４ａから受信してＤＡＣ８０４ａに関連する雑音をフィルタリングするよう構成されたフィルタ８０６ａを有し得る。フィルタ８０６ａは、実質的に図２のフィルタ２０６ａと同様である。フィルタ８０６ａは、３Ｇ／４Ｇ信号をＶ−Ｉコンバータ８０８ａに伝達するよう構成され得る。Ｖ−Ｉコンバータ８０８ａは、図６及び７に関して記載されたコンバータ２０８と同様の構成を有し得る。したがって、上述のように、コンバータ８０８ａの電流ミラーを有するトランジスタ（例えば、図６のトランジスタ６０８及び６３０と同様のトランジスタ）は、コンバータ８０８ａの線形性が３Ｇ／４Ｇ信号に対し所望のレベルの線形性であるような幅と長さの比を有するよう構成され得る。同様に、高線形性経路８１３ｂは、Ｑチャネル経路８５４のために構成され得る。

さらに、低雑音経路８１５ａは、ＤＡＣ８０４ａから２Ｇ信号を受信してＤＡＣ８０４ａと関連する雑音をフィルタリングするよう構成されたフィルタ８０７ａを有し得る。フィルタ８０７ａは、実質的にフィルタ８０６ａと同様である。フィルタ８０７ａは、フィルタされた２Ｇ信号をＶ−Ｉコンバータ８０９ａに伝達するよう構成され得る。Ｖ−Ｉコンバータ８０９ａは、図６及び７に関して記載されたコンバータ２０８と同様の構成を有し得る。したがって、上述のように、コンバータ８０９ａの電流ミラーを有するトランジスタ（例えば、図６のトランジスタ６０８及び６３０と同様のトランジスタ）は、コンバータ８０９ａの雑音が２Ｇ信号に対して特定レベルになるような幅と長さの比を有するよう構成され得る。同様に、低雑音経路８１５ｂは、Ｑチャネル経路８５４のために構成され得る。

Ｖ−Ｉコンバータ８０８及び８０９は、ＲＦ電流信号をミキサ８１６ａ及び８１６ｂに伝達するよう構成され得る。ミキサ８１６ａ及び８１６ｂは、図２のミキサ２１６ａ及び２１６ｂと同様である。ミキサ８１６ａ及び８１６ｂは、信号を減衰器８３０及びバラン８３４に伝達し得る。減衰器８３０及びバラン８３４は、送信のためにＲＦ信号を電力増幅器８２０及びアンテナ８１８に伝達し得る。減衰器８３０は、図３、４及び５のそれぞれＤＶＣＡ３００、４００又は５００のようなＤＶＣＡを有し得る。バラン８３４は、変圧器を有し、実質的に図２のバラン２３４と同様であってよい。

低雑音経路８１３及び高線形性経路８１５は、制御部８１１により、送信機８００により送信されるべき信号の種類に従ってイネーブル及びディスエーブルされ得る。例えば、送信機８００が３Ｇ／４Ｇ信号を送信するとき、制御部８１１は、ＤＡＣ８０４ａとフィルタ８０６ａとの間に結合されたスイッチ（明示されない）を閉じ、ＤＡＣ８０４ａとフィルタ８０７ａとの間に結合されたスイッチ（明示されない）を開き得る。したがって、３Ｇ／４Ｇ信号は、高線形性経路８１３ａを伝搬し、低雑音経路８１５ａを伝搬しない。反対に、送信機８００が２Ｇ信号を送信するとき、制御部８１１は、ＤＡＣ８０４ａとフィルタ８０７ａとの間に結合されたスイッチを閉じ、ＤＡＣ８０４ａとフィルタ８０６ａとの間に結合されたスイッチを開いて、２Ｇ信号が低雑音経路８１５ａを伝搬し、高線形性経路８１３ａを伝搬しないようにする。高線形性経路８１３ａ及び低雑音経路８１５ａは、同様に構成され得る。

したがって、送信機８００は、異なる送信プロトコルのために構成された複数の経路を有するよう構成され得る。送信プロトコルは異なる設計制約及び検討（例えば、低雑音、高線形性）を有し得るので、送信機８００は、送信プロトコルの関連付けられた経路が送信プロトコルに従って良好に構成されるので、送信プロトコルがより効率的に送信できるように構成され得る。

本開示の範囲から逸脱することなく、送信機８００に変形、追加又は省略を行うことができる。例えば、Ｖ−Ｉコンバータ８０８及び８０９は、ＤＡＣ８０４と関連する雑音をフィルタリングするために用いられる同じフィルタ（例えば、図６のフィルタ６１８）を共有するよう構成できる。さらに、送信機８００は、図２の電圧選択回路２４０と同様に、バラン８３４のバイアス電圧を調整するよう構成された電圧選択回路を有し得る。さらに、送信機８００は、図２に関して記載されたバイアス電流源２２２、２２４及び２２６と同様に、送信機の種々のノードをバイアスするよう構成された複数のバイアス電流源を有し得る。さらに、図９に関して記載されたように、送信プロトコルと関連付けられた経路（例えば、経路８１３及び／又は経路８１５）は、電流モード回路として構成され、経路がＶ−Ｉコンバータを有しないように構成され得る。

図９は、本開示の幾つかの実施形態による、送信機９００に低雑音経路を提供するよう構成された電流モード増幅器回路を有する例示的な送信機９００を示す。以下に更に詳細に記載されるように、送信機９００の電流モード増幅器回路９１７は、増幅器回路９１７で受信した信号に対して低い入力インピーダンスを提供し、同時に出力信号に殆ど乃至全くオフセットを生成しないよう構成され得る。

この例では、送信機９００は、図２及び８に関して記載された送信機２００及び９００と同様に、制御部９１１並びにＩチャネル経路９５２及びＱチャネル経路９５４と関連付けられたＤＡＣ９０４を含むデジタル回路９０２を有し得る。さらに、Ｉチャネル経路９５２及びＱチャネル経路９５４は、図８に関して記載されたのと同様に、それぞれ高線形性経路９１３及び低雑音経路９１５を有し得る。図８の送信機８００と同様に、高線形性経路９１３は３Ｇ／４Ｇ送信プロトコルのために構成され、低雑音経路９１５は２Ｇ送信プロトコルのために構成され得る。したがって、制御部９１１は、図８の送信機８００に関して記載された高線形性経路８１３及び低雑音経路８１５のイネーブル及びディスエーブルと同様に、３Ｇ／４Ｇ送信プロトコルを用いた信号の送信のために高線形性経路９１３をイネーブルし且つ低雑音経路９１５をディスエーブルし、２Ｇプロトコルを用いた信号の送信のために低雑音経路９１５をイネーブルし且つ高線形性経路９１３をディスエーブルし得る。

さらに、図８の高線形性経路８１５及び低雑音経路８１３と同様に、高線形性経路９１５及び低雑音経路９１３は、データ信号を搬送波に変調するよう構成されたミキサ９１６に結合され得る。ミキサ９１６は、変調された信号を、上述の図８の減衰器８３０、バラン８３４、電力増幅器８２０及びアンテナ８１８と同様の減衰器９３０、バラン９３４、電力増幅器９２０及びアンテナ９１８に伝達し得る。

しかしながら、図８の送信機のときと異なり、低雑音経路９１５は、それぞれ、ＤＡＣ９０４から電流信号を受信して電流信号に利得を提供する電流モード増幅器回路（Ｉ−Ｉ）９１７を有し得る。上述のように、また以下に更に記載されるように、Ｉ−Ｉ回路９１７は、ＤＡＣ９０４から受信した電流信号に対して低い入力インピーダンスを提供し、同時に出力信号に対するバイアスと関連するオフセットを殆ど乃至全くもたらさないように更に構成される。

図１０は、本開示の特定の実施形態による、電流モード増幅器９１７の一例を示す。増幅器回路９１７は、ＤＡＣ９０４から差電流信号（Ｉ_ｄａｃ）を受信するよう構成され得る。本例では、正極性の受信した差電流信号（Ｉ_ｄａｃ ^＋）のための回路が記載されるが、増幅器回路９１７は負極性の差電流信号（Ｉ_ｄａｃ ⁻）を受信するための同様の回路も有することが理解される。

増幅器回路９１７は、ＤＡＣ９０４からＩ_ｄａｃ ^＋を受信するよう構成された入力段１００７及びＩ_ｄａｃ ^＋に利得「Ｍ」を適用するよう構成された出力段１０１１を有し得る。したがって、増幅器回路９１７は、電流信号Ｉ_ｉｎ ^＋を利得及びのＩ_ｄａｃ ^＋関数として出力する。電流信号Ｉ_ｉｎ ^＋は、次式のように表される。

以下に更に詳細に開示されるように、線形領域で動作するために、入力段１００７は、増幅器回路９１７に含まれるバイアス回路１００３により特定のレベルにバイアスされ得る。さらに、増幅器回路９１７は、入力段１００７がＤＡＣ９０４に関して低入力インピーダンスを有するよう構成されたカスケード段１００５を有し得る。したがって、入力段１００７、バイアス回路１００３及びカスケード段１００５は、入力段１００７が適正なレベルにバイアスされ、低入力インピーダンスを有し、ＤＡＣ９０４からの低い入力信号レベル（Ｉ_ｄａｃ ^＋）が入力段１００７で検出されるように、同時に出力信号に対するオフセットを殆ど乃至全く生成しないよう構成され得る。

ＤＡＣ９０４は、増幅器回路９１７のノード１０１３においてＩ_ｄａｃ ^＋を伝達するよう構成され得る。以下に更に詳細に記載されるように、入力段１００７は、ドレインがノード１０１３に結合されたトランジスタ１０１８を有するので、入力段１００７はＤＡＣ９０４からトランジスタ１０１８を介してＩ_ｄａｃ ^＋を受信できる。ノード１０１３は、ＤＡＣ９０４がトランジスタ１０１８のドレインをバイアスするのに適切な特定のレベルにバイアスされるので、以下に記載されるように、トランジスタ１０１８はバイアス電流ではなくＩ_ｄａｃ ^＋を引き込み得る。

ノード１０１３のバイアス電圧は、基準電圧Ｖｒｅｆに基づき得る。本例では、カスケード段１００５の演算増幅器（オペアンプ）１０２２の負入力端子１０２３は、ノード１０１３に結合され、オペアンプ１０２２の正入力端子１０２１はＶｒｅｆに結合され得る。したがって、ノード１０１３の電圧は、Ｖｒｅｆにほぼ等しい。ＤＡＣ９０４の出力インピーダンスは、抵抗値Ｒ_５を有しノード１０１３とグランドとの間に結合された抵抗器１００２により表すことができる。したがって、Ｖｒｅｆ／Ｒ_５にほぼ等しい電流（Ｉ_１）は、ＤＡＣ９０４を通じて引き込まれる（例えば、抵抗器１００２を通過するとして示される）。

ノード１０１３は、バイアス回路１００３に含まれるオペアンプ１００６の負入力端子１００８にも結合されるので、オペアンプ１００６の負入力端子１００８の電圧は、Ｖｒｅｆにほぼ等しい。オペアンプ１００６の正入力端子は、抵抗器１００４に結合され得る。抵抗器１００４は、グランドにも結合され、ＤＡＣ９０４の出力インピーダンスと整合された抵抗値（Ｒ_５）を有する。したがって、Ｖｒｅｆ／Ｒ_５にほぼ等しい電流Ｉ_１は、抵抗器１００４も通過し得る。

オペアンプ１００６の出力は、ＰＭＯＳトランジスタ１０１２のゲートに結合され得る。トランジスタ１０１２のソースは供給電圧Ｖｄｄに結合され、トランジスタ１０１２のドレインは入力端子１０１０及び抵抗器１００４に結合され得る。したがって、入力端子１００８及び１０１０でほぼ同じ電圧を維持するために、オペアンプ１００６は、トランジスタ１０１２のゲートを駆動して、電流Ｉ_１がトランジスタ１０１２を通過するようにする。

さらに、オペアンプ１００６の出力は、ＰＭＯＳトランジスタ１０１４のゲートに結合され得る。トランジスタ１０１４のソースはＶｄｄに結合され、オペアンプ１００６はトランジスタ１０１４をトランジスタ１０１２と同じゲート電圧で駆動し得る。本例では、トランジスタ１０１４は、トランジスタ１０１２とほぼ同じ幅と長さの比を有し、飽和状態で動作し得る。したがって、オペアンプ１００６は、Ｉ_１にほぼ等しい電流がトランジスタ１０１４も通過するように、トランジスタ１０１４を駆動し得る。

トランジスタ１０１４のドレインは、ＮＭＯＳトランジスタ１０１６のドレインに結合され得る。トランジスタ１０１６は、トランジスタ１０１４を通じて電流を供給することにより、トランジスタ１０１８によりＤＡＣ９０４に低入力インピーダンスが提供されるように構成される。トランジスタ１０１４及び１０１６のドレインは、入力段１００７のＮＭＯＳトランジスタ１０１８及びＮＭＯＳトランジスタ１０２０のゲートにも結合され得る。したがって、トランジスタ１０１４及び１０１６のドレイン電圧は、トランジスタ１０１８及びトランジスタ１０２０のゲートを駆動し得る。

トランジスタ１０１６のゲートは、オペアンプ１０２２の出力に結合され得る。また、オペアンプ１０２２は、トランジスタ１０１６を駆動し得る。したがって、電流Ｉ_１は、トランジスタ１０１６を通過し、ＤＡＣ９０４の出力インピーダンスを通じて引き込まれ、ノード１０１３へのフィードバックループを完成させる。電流Ｉ_１がトランジスタ１０１６を通過しＤＡＣ９０４の出力インピーダンス（抵抗器１００２として示される）を通じて引き込まれるので、トランジスタ１０１６は、ＤＡＣ９０４に対して低インピーダンスを生成する。さらに、本構成では、バイアス回路１００３及びカスケード段１００５の電流促進特性は、入力段１００７のトランジスタ１０１８ではなく、ＤＡＣ９０４の出力インピーダンスを通じて電流Ｉ_１を引き込み得る。さらに、バイアス回路１００３及びカスケード段１００５の電流促進特性により、ＤＡＣ９０４が信号電流Ｉ_ｄａｃ ^＋を供給するとき、トランジスタ１０１８は、電流Ｉ_１ではなく、信号電流Ｉ_ｄａｃ ^＋を引き込み得る。信号電流Ｉ_ｄａｃ ^＋はトランジスタ１０１８を通過するが、電流Ｉ_１が入力段１００７のトランジスタ１０１８を殆ど乃至全く通過しないことにより、電流Ｉ_１は、増幅器回路９１７の出力で殆ど乃至全くオフセットを生じさせない。

トランジスタ１０１８は入力段１００７のトランジスタ１０１２に結合され、入力段１００７は電流ミラーとして機能し得る。トランジスタ１０１８及び１０２０のゲートは互いに結合され、トランジスタ１０１８及び１０２０のソースはそれぞれ抵抗器１０３２及び１０３４に結合され得る。抵抗器１０３２及び１０３４は、グランドにも結合され得る。本例では、抵抗器１０３２及び１０３４の抵抗値は互いにほぼ等しく、トランジスタ１０１８及び１０２０の幅と長さの比も互いにほぼ等しい。したがって、トランジスタ１０１８を通過する電流（例えば、Ｉ_ｄａｃ ^＋）は、トランジスタ１０２０も通過し得る。

他の実施形態では、抵抗器１０３２及び１０３４、及び／又はトランジスタ１０１８及び１０２０は、異なる大きさにされ、トランジスタ１０２０を通過する電流が少なくとも部分的に電流Ｉ_ｄａｃ ^＋に基づくが、大きさの違いにも基づくようにしてもよい。さらに、幾つかの実施形態では、受動ＲＦフィルタが、トランジスタ１０１８及び１０２０のゲート間に結合され、ＤＡＣ９０４と関連する雑音をフィルタリングしてもよい（例えば、図６のフィルタ６１８と同様のフィルタ、又は図７のフィルタ７０２ａと同様のフィルタ）。

本例では、入力段１００７のＮＭＯＳトランジスタ１０１８及び１０２０の幅と長さの比は、入力信号Ｉ_ｄａｃ ^＋のより大きなスイングを許容するよう十分に大きくできる。しかしながら、大きな幅と長さの比により、トランジスタ１０２０を通過する電流信号が関連する雑音を有してしまう。したがって、増幅器回路９１７は、入力段１００７と別個に出力段１０１１（以下に更に詳細に記載される）を有し得る。出力段１０１１は、ＮＭＯＳトランジスタ１０１８及び１０２０の幅と長さの比より実質的に小さい幅と長さの比を有するＮＭＯＳトランジスタ１０２８及び１０３８を有し、出力段１０１１により出力される出力信号（例えば、Ｉ_ｉｎ ^＋）の雑音を低減し得る。したがって、入力段１００７及び出力段１０１１の両者を有することにより、増幅器回路９１７は、入力信号Ｉ_ｄａｃ ^＋の大きな信号範囲を可能にし、同時に出力信号Ｉ_ｉｎ ^＋と関連する雑音を低減できる。

入力段１００７を出力段１０１１から分離させるために、電流増幅器９１７は、ＰＭＯＳトランジスタ１０２４及び１０２６を含むバッファ段１００９を有し得る。入力段１００７のトランジスタ１０２０のドレインは、バッファ段１００９のＰＭＯＳトランジスタ１０２４のドレイン及びゲートと結合され得る。トランジスタ１０２４のソースは、電源電圧Ｖｄｄと結合され得る。したがって、トランジスタ１０２０を通過する電流（例えば、Ｉ_ｄａｃ ^＋）は、トランジスタ１０２４も通過し得る。バッファ段１００９は、トランジスタ１０２４に結合されたＰＭＯＳトランジスタ１０２６も有するので、トランジスタ１０２４及び１０２６も電流ミラーを構成する。本例では、トランジスタ１０２４及び１０２６は、ほぼ同じ大きさを有するので、トランジスタ１０２４を通過する電流（例えば、Ｉ_ｄａｃ ^＋）もトランジスタ１０２６を通過し得る。代替の実施形態では、トランジスタ１０２４及び１０２６は、異なる幅と長さの比を有するので、トランジスタ１０２６を通過する電流は、少なくともトランジスタ１０２４を通過する電流（例えば、Ｉ_ｄａｃ ^＋）及びトランジスタ１０２４及び１０２６の幅と長さの比の関数である。さらに、幾つかの実施形態では、受動ＲＣフィルタは、トランジスタ１０２４及び１０２６のゲート間に配置され、不要な雑音をフィルタリングし得る。

バッファ段１００９のトランジスタ１０２６のドレインは、出力段１０１１のＮＭＯＳトランジスタ１０２８のドレインに結合され得る。トランジスタ１０２８のソースは、抵抗器１０３６に結合され得る。抵抗器１０３６は、グランドにも結合され得る。トランジスタ１０２８のドレインは、トランジスタ１０２８のゲートに結合され、セグメント１０３９のトランジスタ１０３０のゲートにも結合され得る。セグメント１０３９は、トランジスタ１０３０のソース及びグランドに結合された抵抗器１０３８を有し得る。したがって、トランジスタ１０３０、抵抗器１０３６、トランジスタ１０２８及び抵抗器１０３８は、電流ミラーを構成し得る。本例では、トランジスタ１０３０及び抵抗器１０３８は、それぞれ、トランジスタ１０２８及び抵抗器１０３６とほぼ同じ大きさである。したがって、セグメント１０３９の出力は、トランジスタ１０２８を通過する電流（例えば、Ｉ_ｄａｃ ^＋）とほぼ等しい。

幾つかの実施形態では、増幅器回路９１７は、互いに並列に及びトランジスタ１０２８と結合された複数のセグメント１０３９を有し得る。したがって、各セグメント１０３９のトランジスタ１０３０及び抵抗器１０３８がそれぞれトランジスタ１０２８及び抵抗器１０３６とほぼ同じ大きさを有する場合には、制御部（例えば、図９の制御部９１１）から受信した利得制御信号に従って、「Ｍ」個のセグメントがイネーブルされてトランジスタ１０２８に結合され得る。それにより、図６に関して記載されたセグメント６２８のイネーブルと同様に、利得「Ｍ」がＩ_ｄａｃ ^＋に出力段１０１１において適用され、Ｉ_ｉｎ ^＋を生成し得る。

したがって、増幅器回路９１７は、利得「Ｍ」をＤＡＣ９０４から受信した電流信号Ｉ_ｄａｃ ^＋に適用し、結果として生じた信号Ｉ_ｉｎ ^＋を出力するよう構成され得る。さらに、増幅器回路９１７は、電流信号Ｉ_ｄａｃ ^＋が低入力インピーダンスを経験し、同時に増幅器回路９１７の出力におけるオフセットを低減又は除去するように構成され得る。

本開示の範囲から逸脱することなく、図９及び１０に変更、追加又は除去が行われてもよい。例えば、セグメント１０３９のトランジスタ１０３０及び抵抗器１０３８の大きさは、トランジスタ１０２８及び抵抗器１０３６の大きさとは異なる方法で決定されてもよく、それにより利得「Ｍ」の可変範囲を得ることができる。さらに、Ｉ_ｄａｃ ^＋に対するＩ_ｉｎ ^＋の所望の利得に依存して、任意の適切な数のセグメント１０３９が含まれてもよい。さらに、電流増幅器９１７の本実施例は二重経路の送信機に含まれるとして図９に示されたが、電流増幅器９１７は単一経路の送信機に含まれてもよいことが理解される。さらに、増幅器回路９１７は２Ｇ送信プロトコルに関連する低雑音経路のために構成されるとして記載されたが、増幅器回路９１７は、任意の適切な送信プロトコルのために構成されてもよい。また、送信機９００は、図２に関して記載されたバイアス電流源２２２、２２４及び２２６と同様に、送信機９００の種々のノードをバイアスするよう構成された複数のバイアス電流源を有してもよい。また、増幅器回路９１７は無線送信機の文脈で記載されたが、増幅器回路９１７は、任意の適切なアプリケーションに含まれ実装されてもよい。さらに、図１１及び１２に関して以下に更に詳細に開示されるように、送信機（例えば、図２、８及び９の送信機２００、８００又は９００）は、複数の波長（帯域）のために構成された複数の経路を有し、送信機がマルチバンド送信機となるようにしてもよい。

図１１は、本開示の幾つかの実施形態による例示的なマルチバンド送信機１１００を示す。以下に更に詳細に記載されるように、送信機１１００は、低い帯域の信号を送信するよう構成された低帯域（ＬＢ）経路１１１９、中程度の帯域の信号を送信するよう構成された中帯域（ＭＢ）経路１１２１、及び高い帯域の信号を送信するよう構成された高帯域（ＨＢ）経路１１２３を有する。各帯域経路は、関連する電力増幅器１１２０と、帯域経路と関連付けられた帯域でＲＦ信号を送信するよう構成されたアンテナ１１１８とに結合され得る。幾つかの実施形態では、アンテナ１１１８ａ−１１１８ｃは、各帯域経路と関連付けられた波長でＲＦ信号を送受信するよう構成された単一のマルチバンドアンテナを有し得る。代替の実施形態では、アンテナ１１１８ａ−１１１８ｃは、各々に対応する帯域経路と関連付けられた周波数でＲＦ信号を送受信するよう構成された別個のマルチバンドアンテナを有してもよい。更に他の実施形態では、１又は複数のアンテナ１１１８がマルチバンドアンテナとして結合され、他のアンテナ１１１８が別個であってもよい。したがって、各帯域経路は、異なる周波数範囲のために構成され、各周波数範囲のための各バランがその周波数範囲に調整されてもよい。したがって、単一のバランのための大きな周波数帯域の範囲内での送信に関連する雑音及び損失が低減できる。

送信機１１１０は、制御部１１１１を含むデジタル回路１０２を有し得る。制御部１１１１は、デジタル信号のＩチャネル成分とＱチャネル成分を生成するよう構成される。制御部１１１１及びデジタル回路１０２は、上述のデジタル回路及び制御部と同様である。送信機１１１０は、それぞれＤＡＣ１１０４、フィルタ１１０６及びＶ−Ｉコンバータ１１０８を含むＩチャネル経路１１５２及びＱチャネル経路１１５４を有し得る。

さらに、各Ｖ−Ｉコンバータ１１０８のそれぞれは、低帯域経路１１１９、中帯域経路１１３１及び高帯域経路１１２３のそれぞれのミキサセット１１１７に結合され得る。各ミキサセット１１１７は、上述のようにＩチャネル信号とＱチャネル信号を搬送波信号に変調して差電流信号を出力するよう構成されたミキサ１１１６ａ及び１１１６ｂのセットを有し得る。各帯域経路は、図２に関して上述したトランジスタ２２８、減衰器２３０及びバラン２３４と同様のトランジスタ１１２８、減衰器１１３０及びバラン１１３４を有し得る。

各バラン１１３４は、入力コイル１１３６が出力コイル１１３８よりも高いインピーダンスを有することにより入力コイル１１３６で所望の信号電力スイングを可能にし、出力コイル１１３８とそれらの関連する電力増幅器１１２０との間のインピーダンス整合を必要としないよう構成されたステップダウンバランを有し得る。入力コイル１１３６と出力コイル１１３８との間のインピーダンス比は、特定の帯域経路により送信される周波数に基づいてもよい。したがって、各バランは、それぞれの帯域経路のために構成され得る。

各入力コイル１１３６は、各バラン１１３４を所望の周波数に合わせるよう構成されたチューナ１１１５に結合され得る。チューナ１１１５は、入力コイル１１３６をそれらの所望の周波数に合わせるために、制御部１１１１から受信した制御信号に従い開閉されるスイッチ（例えば、トランジスタ）を有する。しかしながら、入力コイル１１３６の高インピーダンスは、スイッチが「オフ」状態のとき、スイッチのドレインからウェル（well）への非線形状態を作り出し得る。したがって、図１２に関して上述したように、チューナ１１１５のスイッチは、この「オフ」状態の伝導がチューナ１１１５の動作に影響しないように構成され得る。これに対し、幾つかの伝統的な構成では、オフ状態の伝導は、開となるべきスイッチを少なくとも部分的に閉にしてしまい、したがって、チューナの線形性に影響を与えてしまう。

図１２Ａ及び１２Ｂは、本開示の幾つかの実施形態による、チューナ内のスイッチのオフ状態の伝導を補償するよう構成されたチューナ１１１５の例を示す。チューナ１１１５は、制御部１１１１に結合され制御部１１１１から制御信号を受信するよう構成された複数のチューナハーフビットセル１２０２を有し得る。図１２Ｂに関して更に議論されるように、各セル１２０２は、制御部１１１１から受信した「ＨＩＧＨ」制御信号に応答して閉じ制御部１１１１から受信した「ＬＯＷ」制御信号に応答して開くことにより入力コイル１１３６の電気的特性を調整して入力コイル１１３６のインピーダンスを調整するようにされたスイッチを有し得る。

図１２Ｂは、本開示の幾つかの実施形態による、チューナ１１１５内の伝導を補償するよう構成されたセル１２０２の一例を示す。セル１２０２は、バラン１１３４の入力コイル１１３６に結合されＮＭＯＳトランジスタ１２０６のドレインに結合されたキャパシタ１２０４を有し得る。チューナ１１１５の周波数特性は、キャパシタ１２０４がグランドに結合されるか否かに従って変化し得る。トランジスタ１２０６のソースは、ＰＭＯＳトランジスタ１２０８のドレイン及びもう１つのＮＭＯＳトランジスタ１２１０のドレインに結合され得る。トランジスタ１２０８のソースは供給電圧Ｖｄｄに結合され、トランジスタ１２１０のソースはグランドに結合され得る。トランジスタ１２０６、１２０８及び１２１０のゲートは、図１１の制御部１１１１からチューンビット制御信号を受信するよう構成され得る。

チューンビット制御信号が「ＨＩＧＨ」になるとき、トランジスタ１２０６及び１２１０はオンになり、トランジスタ１２０８はオフになるので、キャパシタ１２０４及びトランジスタ１２０６のソースは、トランジスタ１２１０を通じて実質的にグランドに結合され、それによりチューナ１１１５を調整する。チューンビット制御信号が「ＬＯＷ」になるとき、トランジスタ１２０６及び１２１０はオフになり、トランジスタ１２０８はオンになるので、キャパシタ１２０４及びトランジスタ１２０６のソースは、実質的に供給電圧Ｖｄｄに結合される。

セル１２０２に関連する寄生効果は、トランジスタ１２０６のドレイン及びソースに並列に結合された寄生ドレインバルクダイオード１２１２を生成し得る。トランジスタ１２０２がオフのときにトランジスタ１２０６のソースが供給電圧Ｖｄｄに結合されるようにセル１２０２を構成することにより、ドレインバルクダイオード１２１２にかかる電圧は閾電圧から遠くなるので、電流がトレインバルクダイオード１２１２を流れない。反対に、従来の構成では、スイッチがオフのとき、スイッチのソースはグランドに固定され、ダイオードにかかる電圧はドレインバルクダイオードの閾に近いので、ドレインバルクダイオードは電流の寄生ドレインが自身を流れるのを許してしまう。したがって、従来の構成は、電流がトランジスタをバイパスして、トランジスタが少なくとも部分的にオンになり、それによりチューナに非線形効果を生じるようにさせてしまう。

したがって、チューナ１１１５はチューナハーフビットセル１２０２に含まれるスイッチと関連するオフ状態伝導を補償するよう構成され得る。このため、チューナ１１１５は、１又は複数のコイルの高い巻線比を有するバラン（例えば、入力コイル１１３６を有するバラン１１３４）を調整するために用いることができる。

図１１に戻ると、上述のように、入力コイル１１３４が適切に調整され、各帯域経路は帯域内で所望の周波数で信号を送信するよう構成され得る。別個の帯域経路は、帯域経路に関連付けられた各帯域のために更に特別な（custom）構成を可能にする。例えば、入力コイル１１３６ａの巻線比は、低帯域経路１１１９と関連付けられた周波数に従って、入力コイル１１３６ｂ及び１１３６ｃの巻線比と異なってもよい。

本開示の範囲から逸脱することなく、図１１及び１２に変更、追加又は省略を行うことができる。例えば、送信機１１００は、上述のような異なる送信プロトコルのために、高線形性経路及び低雑音経路を有するよう構成され得る。送信プロトコル経路は、幾つかの例ではＩ−Ｖコンバータを有し、他の例ではＩ−Ｉ増幅器を有してもよい。さらに、送信機１１００は、図２に関して記載されたバイアス電流源２２２、２２４及び２２６と同様の、送信機の種々のノードをバイアスするよう構成された複数のバイアス電流源を有し得る。さらに、チューナ１１１５は送信機１１００に関して記載されたが、チューナ１１１５は、本願明細書に記載されたチューナ２００、８００及び９００を含む任意の適切なチューナに備えられてもよいことが理解される。

本開示は、幾つかの実施形態と共に記載されたが、種々の変化及び変更を当業者に提案することができる。例えば、特定のコンポーネントが互いに「結合される」又は「通信可能に結合される」として記載され及び／又は図示されたが、中間コンポーネントがそれらの「結合された」コンポーネントの間に含まれてもよいことが理解される。本開示は、このような変化及び変更を添付の請求の範囲に包含すると見なされる。

２０２ デジタル回路
２０６ａ フィルタ
２０６ｂ フィルタ
２１１ 制御部
２３０ ＲＦ減衰器
２５２ Ｉチャネル
２５４ Ｑチャネル
３０４ａ ＲＦ入力＋
３０４ａ、４０２ａ ＲＦ入力＋
３０４ａ、４０２ａ ＲＦ入力＋
３０４ｂ ＲＦ入力−
３０４ｂ、４０２ｂ ＲＦ入力−
３０４ｂ、４０２ｂ ＲＦ入力−
３１４ ＲＦ出力
３１４ ＲＦ出力
３１４ ＲＦ出力
７０２ａ 雑音フィルタ
８００ 送信機
８０２ デジタル回路
８０６ａ、８０７ａ フィルタ
８０６ｂ、８０７ｂ フィルタ
８１１ 制御部
８３０ ＲＦ減衰器
８５２ Ｉチャネル
８５４ Ｑチャネル
９００ 送信機
９０２ デジタル回路
９０６ａ 能動フィルタ
９０６ｂ 能動フィルタ
９１１ 制御部
９３０ ＲＦ減衰器
９５２ Ｉチャネル
９５４ Ｑチャネル
１００３ バイアス回路
１００５ カスケード段
１００７ 入力段
１００９ バッファ段
１０１１ 出力段
１０３９ 利得制御
１１０２ デジタル回路
１１０６ａ、１１０６ｂ フィルタ
１１１１ 制御部
１１１５ａ、１１１５ｂ、１１１５ｃ チューナ
１１３０ａ、１１３０ｂ、１１３０ｃ ＲＦ減衰器
１１５２ Ｉチャネル
１１５４ Ｑチャネル

Claims (20)

1. 電流モード入力信号を受信するよう構成された入力ノード、
   前記入力ノードに通信可能に結合され、前記入力ノードにおいて前記電流モード入力信号を受信するよう構成された入力装置を含む入力段、
   前記入力ノードにおいて前記入力段に通信可能に結合されたバイアス回路であって、
   前記入力装置にバイアス電流を供給し、
   前記入力ノードに関連付けられたフィードバックループを通じて前記バイアス電流の少なくとも一部を前記入力信号から除去して、前記入力信号が前記バイアス電流の少なくとも一部を除去されて前記入力装置により受信されるようにした、バイアス回路、
   前記入力段に通信可能に結合され、前記入力信号に基づき電流モード出力信号を出力するよう構成された出力段、
   を有する回路。
2. 前記入力ノードにおいて前記入力段と前記バイアス回路とに通信可能に結合され、前記受信した入力信号に対して低い入力インピーダンスを提供するよう構成されたカスケード段、
   を更に有する請求項１に記載の回路。
3. 前記出力段は、前記入力信号に利得を適用して、前記出力信号が少なくとも前記入力信号と前記利得との関数になるように更に構成される、請求項１に記載の回路。
4. 前記入力段と前記出力段との間に通信可能に結合され、前記入力段を前記出力段と分離するよう構成されたバッファ段、を更に有する請求項１に記載の回路。
5. 前記入力段、前記バッファ段及び前記出力段の少なくとも１つは、前記入力信号と関連する雑音をフィルタリングするよう構成されたフィルタを有する、請求項４に記載の回路。
6. 前記入力段及び前記出力段の少なくとも１つは、前記入力信号と関連する雑音をフィルタリングするよう構成されたフィルタを有する、請求項１に記載の回路。
7. 前記入力段は高線形性のために構成され、前記出力段は低雑音のために構成される、請求項１に記載の回路。
8. デジタルデータ信号を受信し、該デジタルデータ信号を電流モードのアナログデータ信号に変換するよう構成されたデジタル−アナログコンバータ（ＤＡＣ）、
   前記データ信号を前記ＤＡＣから受信するよう構成された入力ノード、
   前記入力ノードに通信可能に結合され、前記入力ノードにおいて前記データ信号を受信するよう構成された入力装置を含む入力段、
   前記入力ノードにおいて前記入力段に通信可能に結合されたバイアス回路であって、
   前記入力装置にバイアス電流を供給し、
   前記入力ノードに関連付けられたフィードバックループを通じて前記バイアス電流の少なくとも一部を前記データ信号から除去して、前記データ信号が前記バイアス電流の少なくとも一部を除去されて前記入力装置により受信されるようにした、バイアス回路、
   前記入力段に通信可能に結合され、前記データ信号を出力するよう構成された出力段、
   前記出力段に通信可能に結合され、前記出力段から前記データ信号を受信し、前記データ信号を搬送波信号に変調して無線周波数（ＲＦ）信号を生成するよう構成されたミキサ、
   を有する送信経路。
9. 前記入力ノードにおいて前記入力段と前記バイアス回路とに通信可能に結合され、前記受信したデータ信号に対して低い入力インピーダンスを提供するよう構成されたカスケード段、
   を更に有する請求項８に記載の送信経路。
10. 前記出力段は、前記データ信号に利得を適用するように更に構成される、請求項８に記載の送信経路。
11. 前記入力段と前記出力段との間に通信可能に結合され、前記入力段を前記出力段と分離し、前記入力段が高線形性を有し前記出力段が低雑音を有するよう構成されたバッファ段、を更に有する請求項８に記載の送信経路。
12. 前記入力段、前記バッファ段及び前記出力段の少なくとも１つは、前記データ信号と関連する雑音をフィルタリングするよう構成されたフィルタを有する、請求項１１に記載の送信経路。
13. 前記入力段及び前記出力段の少なくとも１つは、前記データ信号と関連する雑音をフィルタリングするよう構成されたフィルタを有する、請求項８に記載の送信経路。
14. 前記データ信号は、ＧＳＭ（Global System for Mobile Communications）、ＥＤＧＥ（enhanced data rate for GSM evolution）、ＧＰＲＳ（general packet radio system）及びＧＭＳＫ（Gaussian minimum-shift-keying）送信プロトコルのうちの少なくとも１つと関連する、請求項８に記載の送信経路。
15. 回路の入力段の入力装置により、前記回路の入力ノードにおいて、電流モード入力信号を受信するステップ、
    前記入力ノードにおいて前記入力段に通信可能に結合された前記回路のバイアス回路により、前記入力装置にバイアス電流を供給するステップ、
    前記バイアス回路により、前記入力ノードに関連付けられたフィードバックループを通じて前記バイアス電流の少なくとも一部を前記入力信号から除去するステップであって、前記入力信号が前記バイアス電流の少なくとも一部を除去されて前記入力装置により受信されるようにした、ステップ、
    前記入力段に通信可能に結合された出力段により、前記入力信号に基づき電流モード出力信号を出力するステップ、
    を有する方法。
16. 前記入力ノードにおいて前記入力段と前記バイアス回路とに通信可能に結合された前記回路のカスケード段により、前記受信した入力信号に対して低い入力インピーダンスを提供するステップ、
    を更に有する請求項１５に記載の方法。
17. 前記入力信号に利得を適用するステップであって、前記出力信号が少なくとも前記入力信号と前記利得との関数になるようにする、ステップ、を更に有する請求項１５に記載の方法。
18. 前記入力段と前記出力段との間に通信可能に結合されたバッファ段により、前記入力段を前記出力段と分離するステップ、を更に有する請求項１５に記載の方法。
19. 前記入力信号と関連する雑音をフィルタリングするステップ、を更に有する請求項１５に記載の方法。
20. 前記データ信号は、ＧＳＭ（Global System for Mobile Communications）、ＥＤＧＥ（enhanced data rate for GSM evolution）、ＧＰＲＳ（general packet radio system）及びＧＭＳＫ（Gaussian minimum-shift-keying）送信プロトコルのうちの少なくとも１つと関連する、請求項１５に記載の方法。

Images