CN102957441A - 用于保持电流模式电路的输入阻抗的系统和方法 - Google Patents

用于保持电流模式电路的输入阻抗的系统和方法 Download PDF

Info

Publication number
CN102957441A
CN102957441A CN2012102989495A CN201210298949A CN102957441A CN 102957441 A CN102957441 A CN 102957441A CN 2012102989495 A CN2012102989495 A CN 2012102989495A CN 201210298949 A CN201210298949 A CN 201210298949A CN 102957441 A CN102957441 A CN 102957441A
Authority
CN
China
Prior art keywords
signal
stage
input
current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102989495A
Other languages
English (en)
Other versions
CN102957441B (zh
Inventor
于川照
奥弥达·奥列埃
大卫·纽曼
迈克尔·L·古弥兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Wireless Products
Intel IP Corp
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN102957441A publication Critical patent/CN102957441A/zh
Application granted granted Critical
Publication of CN102957441B publication Critical patent/CN102957441B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Attenuators (AREA)

Abstract

一种用于保持电流模式电路的输入阻抗的系统和方法。根据本公开的一些实施例，一种电路包括被配置为接收电流模式输入信号的输入节点和包括输入器件的输入级，该输入器件通信地耦合到输入节点。该输入器件被配置为在输入节点处接收输入信号。该电路还包括偏置电路，该偏置电路通信地耦合到输入级并被配置为为输入器件提供偏置电流。该偏置电路还被配置为通过与输入节点相关联的反馈环从输入信号中去除偏置电流的至少一部分，使得输入信号在偏置电流的至少一部分被去除的状态中被输入器件接收。该电路还包括输出级，该输出级通信地耦合到输入级并且被配置为基于输入信号输出电流模式输出信号。

Description

用于保持电流模式电路的输入阻抗的系统和方法
技术领域
本公开总地涉及无线通信，包括但不限于用于保持电流模式电路的输入阻抗的系统和方法。
背景技术
无线通信系统被用在多种电信系统、电视、无线电和其他媒体系统、数据通信网络和其他系统中以利用无线发送器和无线接收器在远程点之间传达信息。发送器是通常在天线的帮助下传播诸如无线电、电视或其他电信之类的电磁信号的电子设备。接收器是接收并处理无线电磁信号的电子设备。发送器和接收器可被组合成单个设备，称为收发器。
许多发送器可包括可增大所发送的信号的功率但也可增大发送器的功率消耗的驱动放大器或增益级。此外，用于驱动发送器的组件的偏置电压在发送器的内部电阻两端可经历各种电压降，这可减小发送器的电压净空(voltage headroom)。电压净空可与用于驱动发送器的组件的电压量相关联，并且可受通过发送器传输的射频(RF)信号的功率的影响。从而，发送器所发送的RF信号的输出功率可能是受限的，因为电压净空的减小可负面地影响发送器的性能。另外，经过发送器的内部电阻的电流陷落(current sinking)可增大发送器的功率消耗。
许多发送器还被配置为利用多个传送协议发送RF信号，其中对于不同的传送协议可适用不同的设计考虑。此外，发送器可被配置为在较宽的频率范围上发送RF信号，其中对于该频率范围内的不同频率可适用不同的设计考虑。
发明内容
根据本公开的一些实施例，一种电路包括被配置为接收电流模式输入信号的输入节点。该电路还包括输入级，该输入级包括通信地耦合到输入节点的输入器件。该输入器件被配置为在输入节点处接收电流模式输入信号。该电路还包括在输入节点处通信地耦合到输入级的偏置电路。该偏置电路被配置为为输入器件提供偏置电流。该偏置电路还被配置为通过与输入节点相关联的反馈环从输入信号中去除偏置电流的至少一部分，使得输入信号在偏置电流的至少一部分被去除的状态中被输入器件接收。该电路还包括输出级，该输出级通信地耦合到输入级并且被配置为基于输入信号输出电流模式输出信号。
附图说明
为了更完整理解本公开及其特征和优点，现在参考结合附图来理解的以下描述，附图中：。
图1示出了根据本公开的一些实施例的示例无线通信系统的框图；
图2示出了根据本公开的一些实施例的可被包括在无线通信元件中的示例发送器的所选组件的框图；
图3示出了根据本公开的一些实施例的与平衡-不平衡变换器(balun)并联耦合的数字电压控制衰减器(digital voltage-controlledattenuator，DVCA)的示例；
图4示出了根据本公开的一些实施例的DVCA的另一示例；
图5示出了根据本公开的一些实施例的具有泄漏抵消的DVCA的示例；
图6示出了根据本公开的一些实施例的电压到电流(V-I)转换器的示例实施例；
图7示出了根据本公开的一些实施例的可包括噪声滤波器的V-I转换器的正极性路径的示例；
图8示出了根据本公开的一些实施例的被配置为具有多个路径的发送器的示例，其中每个路径与一传送协议相关联；
图9示出了根据本公开的一些实施例的可包括被配置为为发送器提供低噪声路径的电流模式放大器电路的示例发送器；
图10示出了根据本公开的某些实施例的电流模式放大器电路的示例；
图11示出了根据本公开的一些实施例的示例多频带发送器；并且
图12a和图12b示出了根据本公开的一些实施例的平衡-不平衡变换器的调谐器的示例，该调谐器被配置为针对该调谐器内的开关的不想要的导通进行补偿。
具体实施方式
图1示出了根据本公开的某些实施例的示例无线通信系统100的框图。为了简单，图1中只示出了两个终端110和两个基站120。终端110也可被称为远程站、移动站、接入终端、用户设备(UE)、无线通信设备、蜂窝电话或者一些其他术语。基站120可以是固定站并且也可被称为接入点、节点B或者一些其他术语。移动交换中心(MSC)140可耦合到基站120并且可为基站120提供协调和控制。
终端110可能够或不能够接收来自卫星130的信号。卫星130可属于卫星定位系统，例如公知的全球定位系统(GPS)。每个GPS卫星可发送被编码有信息的GPS信号，该信息使得地球上的GPS接收器可以测量GPS信号的到达时间。对充足数目的GPS卫星的测量可用于准确地估计GPS接收器的三维位置。终端110还可能够接收来自诸如蓝牙发送器、无线保真(Wi-Fi)发送器、无线局域网(WLAN)发送器、IEEE 802.11发送器和任何其他适当的发送器的其他类型的发送源的信号。
在图1中，每个终端110被示为同时接收来自多个发送源的信号，其中发送源可以是基站120或卫星130。一般地，终端110在任何给定时刻可接收来自零个、一个或多个发送源的信号。在某些实施例中，终端110也可以是发送源，其可向诸如基站120之类的一个或多个接收源发送无线通信信号。如下文更详细公开的，发送源(例如基站120、终端110等等)可包括可被配置为具有变化的供应电压以调整所发送的无线通信信号的功率的发送器。此外，发送器可包括多个DC电流源，这多个DC电流源被配置为驱动发送器的各种组件，以允许对于增大的信号功率的更大电压净空，这将在下文中更详细公开。另外，发送器可包括针对不同传送协议配置的多个路径，以改善发送器对于每个传送协议的操作。另外，发送器可被配置为多频带发送器。
系统100可以是码分多址(CDMA)系统、时分多址(TDMA)系统、一些其他无线通信系统或者其任何组合。CDMA系统可实现一个或多个CDMA标准或协议，例如IS-95、IS-2000(也通常称为“1x”)、IS-856(也通常称为“1xEV-DO”)、宽带CDMA(W-CDMA)，等等。W-CDMA标准由被称为3GPP的联盟定义，并且IS-2000和IS-856标准由被称为3GPP2的联盟定义。3GPP还可包括3GPP长期演进(LTE)标准。这些不同的3GPP标准可被称为第三代(3G)和/或第四代(4G)标准。
TDMA系统可实现一个或多个TDMA标准或协议，例如全球移动通信系统(GSM)。此外，GSM的变体可包括增强数据速率GSM演进(EDGE)协议和通用分组无线电系统(GPRS)协议。这些标准或协议以及高斯最小频移键控(Gaussian minimum-shift-keying，GMSK)传送协议可被称为第二代(2G)协议。
图2示出了根据本公开的某些实施例的可被包括在无线通信元件(例如终端110、基站120或卫星130)中的示例发送器200的所选组件的框图。在一些实施例中，无线通信元件还可包括没有明确示出的接收器。从而，取决于无线通信元件的功能，该元件可被认为是发送器、接收器或收发器。如下文更详细论述的，发送器200可被配置为在RF信号的发送期间允许更大的电压净空，即使当RF信号的功率可被增大时也是如此。此外，发送器200可被配置为与传统发送器相比减小发送器200的功率消耗。
如图2中所示，发送器200可包括数字电路202。数字电路202可包括被配置为处理数字信号和信息以用于经由发送器200发送的任何系统、器件或装置。这种数字电路202可包括一个或多个微处理器、数字信号处理器和/或其他适当的器件。在本实施例中，数字电路202可包括控制器211。如下文更详细公开的，控制器211可被配置为将控制信号传输到开关214(下文描述)以调整发送器200的平衡-不平衡变换器234的偏置电压。
控制器211可包括被配置为解译和/或执行程序指令和/或过程数据的任何系统、器件或装置，并且可包括但不限于微处理器、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)或者任何其他被配置为解译和/或执行程序指令和/或过程数据的数字或模拟电路。在一些实施例中，控制器211可解译和/或执行被存储在通信地耦合到控制器211的存储器(未明确示出)中的程序指令和/或过程数据。
存储器可包括可操作来将程序指令或数据保持一段时间的任何系统、器件或装置(例如计算机可读介质)。存储器可包括随机访问存储器(RAM)、电可擦除可编程只读存储器(EEPROM)、PCMCIA卡、闪存、磁存储装置、光磁存储装置或者在到控制器211的电力被关断后保持数据的非易失性存储器或易失性存储器的任何适当选集和/或阵列。
数字电路202可被配置为经由同相(I通道)路径252和正交相(Q通道)路径254传送信号的成分。I通道路径252可承载信号的同相成分，并且Q通道路径254可承载信号的正交成分，其中信号的正交成分可与信号的I通道成分相位相差90°。信号可包括可被发送器200发送的数据和或信息，从而可被称为数据信号。
I通道路径252和Q通道路径254可各自包括数模转换器(DAC)204。在本示例中，每个DAC 204可包括电流模式DAC。从而，每个DAC 204可被配置为接收来自数字电路202的数字数据信号并将这样的数字信号转换成模拟电流信号。在本示例中，每个DAC 204可被配置为输出由正极性电流Idac +和负极性电流Idac -表示的差分电流信号。这种模拟差分电流信号随后可被传递到发送路径201的一个或多个其他组件，其中包括滤波器206。滤波器206可包括被配置为滤掉可由DAC 204引起的差分电流信号中的噪声的任何适当系统、装置或器件。此外，在滤波期间，滤波器206可将差分电流信号转换为由正极性电压Vin +和负极性电压Vin -表示的差分电压信号。在经过滤波器206之后，与I和Q通道相关联的差分电压信号可各自传递到电压到电流(V-I)转换器。
每个V-I转换器208可包括被配置为将接收到的差分电压信号转换成具有正极性电流Iin +和负极性电流Iin -的差分电流信号的任何适当系统、装置或器件。在一些实施例中(例如当滤波器206包括可插入其自己的噪声的有源滤波器时)，如联系图3进一步描述的，V-I转换器208可包括被配置为滤掉可由滤波器206引起的噪声的无源滤波器(在图2中未明确示出)。V-I转换器208还可被配置为输出差分电流数据信号。
在分别离开V-I转换器208a和208b之后，I通道和Q通道差分电流信号可分别被混频器216a和216b接收。混频器216可被配置为将差分电流数据信号调制在载波信号上以产生差分RF电流信号。在被混频器216调制之后，I和Q通道信号成分可被组合。从而，正极性RF电流Iin +可被晶体管228a接收，其中Iin +包括I和Q通道正极性信号成分两者。类似地，负极性RF电流Iin -可被晶体管228b接收，其中Iin -包括I和Q通道负极性信号成分两者。晶体管228可被这样配置为在混频器216和平衡-不平衡变换器234(下文进一步描述)上的相对较大的电压摆动之间提供隔离。
在一些实施例中，如下文进一步描述的，差分RF电流信号可被RF衰减器230接收，RF衰减器230被配置为在被使能时衰减RF信号。衰减器230可基于从控制器211接收的控制信号来衰减RF信号，使得根据该控制信号，衰减器230可调整RF信号的功率。如下文联系图3、4和5进一步描述的，衰减器230可与被配置为接收差分RF电流信号的平衡-不平衡变换器234并联配置。
平衡-不平衡变换器234可包括被配置为将差分信号转换成单端信号以及将单端信号转换成差分信号的任何适当系统、装置或器件。在本示例中，平衡-不平衡变换器234可包括变压器，该变压器包括输入线圈236和输出线圈238。此外，在本实施例中，平衡-不平衡变换器234可包括降压变压器，使得输入线圈236处的匝数比可大于输出线圈238处的匝数比。输入线圈236处的更大匝数比可使得输入线圈236具有增大的输入阻抗(例如600欧姆)，这可允许RF信号的更大摆动。输出线圈238处的更小匝数比可使得输出线圈238具有减小的输出阻抗(例如50欧姆)，从而输出线圈238与功率放大器220之间的阻抗匹配电路可不必要。
平衡-不平衡变换器234的输入线圈236可接收差分RF电流信号的Iin +和Iin -，并且随着差分RF电流信号经过输入线圈236，输出线圈238可生成可被传输到功率放大器220的单端RF信号。功率放大器(PA)220可放大单端RF信号以便经由天线218发送。
从输出线圈238发送到功率放大器220的RF信号的功率可至少为流经输出线圈238的RF差分电流的函数，流经输出线圈238的RF差分电流可以是流经输入线圈236的RF电流的函数。从而，可在输出线圈238处输出的RF信号的功率可通过至少调整经过输入线圈236的差分RF电流来调整，经过输入线圈236的差分RF电流可由衰减器230调整。在一些实施例中，衰减器230可包括数字电压控制衰减器(DVCA)。
图3示出了根据本公开的某些实施例的与可充当平衡-不平衡变换器的变压器302并联耦合的DVCA 300的示例。在一些实施例中，图2的衰减器230可包括DVCA 300，并且/或者图2的平衡-不平衡变换器234可包括变压器302。DVCA 300和变压器302可用于控制所发送的RF信号的功率。
如上所述，在本示例中，DVCA 300可与变压器302并联放置，变压器302可充当平衡-不平衡变换器。在本示例中，变压器302可包括与图2中的平衡-不平衡变换器234的输入线圈236类似的输入线圈316。变压器302还可包括与图2中的平衡-不平衡变换器234的输出线圈238类似的输出线圈318。输入线圈316可包括输入端口304a和304b，输入端口304a和304b被配置为分别接收从被配置为调制RF信号的混频器(例如图2的混频器216)接收的RF信号的正差分电流Iin +和负差分电流Iin -。此外，输入线圈316可耦合到中心抽头电压(Vct)322，该中心抽头电压(Vct)322可将输入线圈316偏置在适当的电压以为与DVCA 300相关联的发送器允许充足的电压净空，这将在下文中更详细论述。输出线圈318可包括输出端口314，该输出端口314被配置为将RF信号作为单端RF信号输出。在本示例中，输出端口314可耦合到功率放大器(例如图2的功率放大器220)，使得RF信号可被从输出端口314传输到该功率放大器。
如下文进一步公开的，DVCA 300可被使能和禁用以通过从输入线圈316中抽走RF差分电流的至少一部分来耗散在输入端口304a和304b处接收的RF信号的功率的至少一部分。DVCA 300还可被配置为通过改变其阻抗(RF信号经历的阻抗)来抽取经过DVCA 300的不同量的RF差分电流，使得在输入端口304a和304b处接收的RF信号的功率的一部分可根据所改变的阻抗在DVCA 300内被耗散。因此，经过输入线圈316和输出线圈318的电流可根据DVCA 300的阻抗变化而变化，使得在输出端口314输出的RF信号的功率可被改变。
DVCA 300可包括耦合到输入线圈316的输入端口304的开关306和310。在本实施例中，开关306可包括n型金属氧化物半导体场效应晶体管(NMOS)，并且开关310可包括p型金属氧化物半导体场效应晶体管(PMOS)，其被配置为根据从控制器(例如图2的控制器211)发送的控制信号而断开和闭合。开关306a和306b可响应于在其各自的栅极接收到“高”控制信号而闭合，并且可响应于接收到“低”控制信号而断开，因为开关306a和306b在本示例中是NMOS器件。开关310a和310b可响应于接收到“低”控制信号而闭合，并且可响应于在其各自的栅极接收到“高”控制信号而断开，因为开关310a和310b在本示例中是PMOS器件。
在不想要RF信号的衰减的场合中，开关306和310可被断开以将DVCA 300与输入线圈316解耦，使得不通过DVCA 300抽取RF差分电流。因此，DVCA 300可被禁用并且所有RF电流都可通过输入线圈316和输出线圈318来抽取，使得RF信号的所有功率都可在输出端口314处输出。
为了提供进一步功率控制，DVCA 300在一些场合中可被使能。DVCA 300可通过开关306和310接收到来自控制器(例如控制器211)的控制信号以闭合开关306和310而被使能。这样，在输入端口304处接收的RF信号的至少一部分可经过DVCA 300(例如，在本示例中，RF差分电流的一部分可经过DVCA 300)，使得更少的RF功率可被传递到输出端口314(例如，更少的RF电流可经过线圈316和318，从而减小在输出端口314处输出的RF信号的功率)。
另外，还可调整DVCA 300的阻抗，使得可以调整RF差分电流，并因此可以调整经过DVCA 300的RF功率。例如，DVCA 300可包括与正差分RF电流相关联的R2R电阻器梯形电路(resistor ladder)320a，并且DVCA 300可包括与负差分RF电流相关联的R2R电阻器梯形电路320b。每个R2R梯形电路320可包括一个或多个电阻器312和可根据从控制器(例如控制器211)接收的控制信号而断开和闭合的一个或多个开关318。每个开关308可被配置为断开或闭合以分别将一个或多个电阻器312与经过DVCA 300的RF信号可沿循的路径解耦或耦合。在本示例中，开关308可包括PMOS器件，然而任何其他适当的系统、装置或器件都可用于开关308。
因此，随着每个开关308断开和/或闭合，DVCA 300对于经过DVCA300的RF信号的整体阻抗可变化，使得经过DVCA 300的RF电流可变化。如上所述，RF功率可以是RF电流的函数。从而，通过DVCA 300(而不是经过输入线圈316)耗散的RF信号功率的量可以是DVCA 300的阻抗的函数，而DVCA 300的阻抗可基于开关308的断开和闭合。这样，控制器可通过断开和/或闭合适当的开关308来调整在输出端口314处输出的RF信号的衰减。此外，在一些场合中，控制器(例如图2的控制器211)可在DVCA 300被使能时降低Vct 322以设定在DVCA 300的供应电压(Vdd)，这将在下文中更详细公开。Vct 322在DVCA 300被使能时可被降低，这是因为输入线圈316处的偏置电压可由于RF信号的低功率而不需要那么高。与传统的RF信号衰减配置相比，这种配置可允许在RF信号功率衰减的更大动态范围上的RF信号功率的更线性调整。
在不脱离本公开的范围的情况下，可对图3的系统作出修改、添加或省略。例如，虽然本实施例示出了DVCA 300与充当平衡-不平衡变换器的变压器302并联，但要理解，DVCA 300可与任何适当的平衡-不平衡变换器并联放置，以实现更大动态范围上的线性衰减。此外，虽然开关306和310分别被具体示为NMOS和PMOS器件，但要理解，任何适当的开关都可用于执行由开关306和310执行的开关功能。另外，开关306可包括PMOS器件，并且开关310可包括NMOS器件，或者其任何组合。此外，如图4中所述，在一些场合中，可省略开关310。
图4示出了根据本公开的DVCA 400的另一示例。图4可包括如联系图3所述的具有输入线圈316和输出线圈318的变压器302。此外，输入线圈316可包括被配置为接收RF信号的差分RF电流的输入端口304，如联系图3所述。另外，类似于在图3中所述，输入线圈316可在输入线圈322的大致中心处通信地耦合到中心抽头电压Vct 322以偏置输入线圈316。
与图3的描述类似，DVCA 400可与变压器302并联放置。DVCA 400可包括开关306，开关306被配置为分别通过闭合和断开而使能和禁用DVCA 400，使得DVCA 400可耦合到变压器302或与变压器302解耦，如上所述。DVCA 400还可包括电阻器312和开关308，开关308被配置为断开和闭合以改变DVCA 400的阻抗，如联系图3所述。
然而，与图3的DVCA 300不同，图4的DVCA 400可包括输入端子402a和402b，输入端子402a和402b被配置为分别接收RF信号的正和负差分电流。从而，DVCA 400可不包括图3中所示的开关310。在DVCA400的当前实施例中，在输入端子402a和402b处接收的RF信号可与在端口304a和304b处可接收的RF信号由相同RF信号源生成。在其他实施例中，在端子402a和402b处接收的RF信号可由与可生成在端口304a和304b处接收的RF信号的源不同的源生成。这一个或多个RF信号源包括混频器，例如图2的混频器216。
在不想要由DVCA 400引起的衰减的场合中，控制器(例如控制器211)可断开开关306并且还可将RF信号指引至端口304a和304b。在这种场合中，控制器还可指示不发送RF信号到DVCA 400的端子402。在想要由DVCA 400引起的衰减的场合中，控制器(例如控制器211)可闭合开关306并且还可指示RF信号被发送到DVCA 400的端子402。在这种场合中，控制器还可指示不发送RF信号到端口304。可利用共源共栅(cascode)器件(例如CMOS器件)在输入端口304和输入端子402之间指引RF信号，该共源共栅器件耦合到RF信号源并被配置为取决于DVCA 300是被禁用还是使能而将RF电流分别引导至输入端口304或输入端子402中。如上所述，在DVCA 400被使能的情况下，不同的开关308可被断开或闭合以调整DVCA 400的阻抗，使得在输出端口314处输出的RF信号的功率可被调整。从而，DVCA 400可被配置为调整RF信号的衰减。另外，通过取代DVCA 300中的开关310，将输入端子402包括在DVCA 400中，可避免由开关310引起的可能的插入损耗。
在不脱离本公开的范围的情况下，可对图4的系统作出修改、添加或省略。例如，虽然本实施例示出了DVCA 400与充当平衡-不平衡变换器的变压器302并联，但要理解，DVCA 400可与任何适当的平衡-不平衡变换器并联放置，以实现比传统衰减配置更大的动态范围上的线性衰减。此外，虽然开关306被具体示为NMOS，但要理解，任何适当的开关都可用于执行由开关306执行的开关功能。另外，在一些实施例中，开关306可包括PMOS器件，而不是NMOS器件。此外，如联系图5所述，在一些场合中，DVCA 400可被配置为针对经过开关308的可能电流泄漏进行补偿。
图5示出了根据本公开的某些实施例的具有泄漏抵消的DVCA 500的示例。DVCA 500可与变压器302的输入线圈316并联耦合，如以上分别联系图3和4中的DVCA 300和DVCA 400所述。此外，DVCA 500可与图4的DVCA 400基本上相似，然而，与DVCA 400不同，DVCA 500可被配置为针对当开关308被断开并且DVCA 500被使能时通过开关308可发生的任何电流泄漏进行补偿。
与DVCA 400类似，可通过闭合开关306来使能DVCA 500。此外，当DVCA 500被使能时，DVCA 500的输入端子402可接收RF信号。如上所述，要调整DVCA 500的阻抗，可断开或闭合开关308。然而，当开关308被断开时，一些电流可通过断开的开关308中的一个或多个泄漏，从而使得这些开关的行为不是像它们完全断开那样。
从而，DVCA 500可包括一个或多个虚设开关(dummy switch)502，这一个或多个虚设开关502可针对在相应的开关308“断开”时可经过该开关308的电流泄漏中的一些或全部进行补偿。例如，虚设开关502a可与开关308a相关联并且可被配置为针对当开关308a“断开”时经过开关308a的电流泄漏进行补偿。虚设开关502b、502c和502d可类似地分别与开关308b、308c和308d相关联。在本示例中，虚设开关502可包括PMOS器件，其栅极连结到源电压Vdd，使得虚设开关502可始终被关断。在替换示例中，虚设开关502中的一个或多个可包括NMOS器件，其栅极连结到地，使得NMOS虚设开关502也可始终被关断。
虚设开关502可被配置为具有如下泄漏电流：这些泄漏电流可具有与流经相关联的开关308的泄漏电流的极性相反的极性。从而，虚设开关502的泄漏电流可用于部分或全部抵消相关联的开关308的泄漏电流。
例如，开关308a可在一端耦合到DVCA 500的节点504，而且可在其另一端耦合到输入端子402a。如上所述，输入端子402a可被配置为当DVCA 500被使能时接收RF信号的正差分RF电流。从而，可从输入端子402a经过开关308a到节点504的任何泄漏电流可具有正极性。此外，虚设开关502a可在一端耦合到DVCA 500的节点504，并且可在其另一端耦合到输入端子402b。如上所述，输入端子402b可被配置为当DVCA 500被使能时接收RF信号的负差分RF电流。从而，可从输入端子402b经过虚设开关502a到节点504的任何泄漏电流可具有负极性，这可与和开关308a相关联的泄漏电流的正极性相反。另外，虚设开关502a的大小可使得可流经虚设开关502a的泄漏电流的量可与经过开关308a的泄漏电流的量大致相同。
因此，在节点504处与开关502a和308a相关联的泄漏电流大致相等并具有相反极性的情况下，泄漏电流可部分或完全相互抵消。虚设开关502b、502c和502d可类似地针对开关308b、308c和308d配置。因此，DVCA 500可被配置为与联系图4所述的DVCA 400类似地调整在输出端口314处输出的RF信号的功率，并且还可被配置为针对通过开关308可发生的电流泄漏进行补偿。
在不脱离本公开的范围的情况下，可对DVCA 500作出修改、添加或省略。例如，虽然本实施例示出了DVCA 500与充当平衡-不平衡变换器的变压器302并联，但要理解，DVCA 500可与任何适当的平衡-不平衡变换器并联放置，以实现比传统衰减配置更大的动态范围上的线性衰减。此外，虽然开关306被具体示为NMOS，但要理解，任何适当的开关都可用于执行由开关306执行的开关功能。另外，在一些实施例中，开关306可包括PMOS器件，而不是NMOS器件。此外，虽然一定数目的虚设开关502被示为与一定数目的开关308相关联，但取决于DVCA 500的系统特性和要求，在DVCA 500中可包括更多或更少虚设开关502。
返回图2，除了在一些场合中包括衰减器230来调整RF信号功率以外，发送器200还可被配置为根据在输入线圈236处接收的RF信号功率来调整平衡-不平衡变换器234的偏置电压。平衡-不平衡变换器234的输入线圈236可包括中心抽头节点239，该中心抽头节点239可耦合到供应电压选择器电路240，该供应电压选择器电路240可向中心抽头节点239提供中心抽头偏置电压Vct。电压选择器240可包括多个开关214，每个开关214耦合在中心节点239和可提供中心抽头电压Vct的供应电压Vddi之间。如前所述，RF信号的功率可引起电压摆动，电压摆动可影响用于驱动发送器200的各种组件的电压。用于驱动组件的电压可被称为电压净空。Vct可被配置为提供偏置电压，该偏置电压提高传播经过发送器200的RF信号的整体电压，使得即使有与RF信号相关联的电压摆动，也存在大量的电压净空来适当地驱动发送器200的组件。然而，更高的偏置电压Vct可使用更多功率。从而，如下所述，电压选择器240可被配置为根据RF信号功率调整偏置电压，使得在RF信号功率更低的场合中，Vct可被降低以减小功率消耗，但也使得当RF功率被提高时Vct可被提高，以允许足够的净空，以便发送器200可适当地工作。
在本示例中，电压选择器240可包括耦合在供应电压Vdd1和中心节点239之间的开关214a、耦合在供应电压Vdd2和中心节点239之间的开关214b以及耦合在供应电压Vdd3和中心节点239之间的开关214c。要理解，取决于发送器200的设计特性和参数，电压选择器240可包括更多或更少的开关239和供应电压Vddi。
开关214可通信地耦合到控制器211(没有明确示出耦合)并且可被配置为根据从控制器211接收的控制信号而断开和闭合以分别使其相关联的供应电压Vddi与中心节点239解耦或者耦合。例如，开关214a可被配置为根据从控制器211接收的控制信号而断开以使供应电压Vdd1与中心节点239解耦。此外，开关214a可被配置为根据从控制器211接收的控制信号而闭合以将供应电压Vdd1耦合到中心节点239。在本示例中，开关214可包括被配置为在接收到来自控制器211的“低”信号时闭合并且在接收到来自控制器211的“高”信号时断开的PMOS晶体管。
供应电压Vddi可具有不同的电压值，使得(中心节点239处的)偏置电压可取决于哪个供应电压Vddi可耦合到中心节点239而变化。例如，供应电压Vdd1可具有比供应电压Vdd2更高的电压，并且供应电压Vdd2可具有比供应电压Vdd3更高的电压。因此，在当前示例中，中心节点239处的偏置电压Vct在供应电压Vdd1耦合到中心节点239可处于其最高值，中心节点239处的偏置电压在供应电压Vdd2耦合到中心节点239时可具有中间电压，并且中心节点239处的偏置电压在供应电压Vdd3耦合到中心节点239时可处于其最低值。
从而，可通过至少部分基于RF信号功率和期望的净空量断开和闭合特定开关214以将特定Vddi与中心节点239耦合来调整Vct。例如，如果大量的RF信号输出功率正经过平衡-不平衡变换器234，则控制器211可向开关214a传输“低”信号以闭合开关214a，使得Vdd1被耦合到中心节点239以允许更大的电压净空。此外，控制器211可向开关214b和214c传输“高”信号，使得供应电压Vdd2和Vdd3不被耦合到中心节点239。如果RF信号具有较小的功率，则控制器211可判定Vct可处于Vdd2以提供足够的净空，并从而可闭合开关214b并断开开关214a和214c，使得发送器200可消耗更小的功率，同时也具有足够的净空。此外，如果RF信号具有甚至更小的功率，则控制器211可判定Vct可处于Vdd3，并从而可闭合开关214c并断开开关214a和214b以减小发送器200的功率消耗。
在包括衰减器230的实施例中，控制器211可根据衰减器230是否被使能而改变Vct。例如，在衰减器230被使能的场合中，输入线圈236处的RF信号功率可被减小，使得Vct可被减小。在本示例中，Vct被示为是在三个不同的供应电压Vddi之间选择的，然而，要理解，可在更多或更少供应电压之间选择Vct，并且在其他场合中可按滑动标度而不是离散标度来调整Vct。
从而，电压选择器240和控制器211可被配置为至少部分基于传播经过发送器200的RF信号的功率来调整中心点239处的偏置电压。这样，发送器200可被配置得更高效并且可减小其整体功率消耗。
发送器200还可被配置为减小从平衡-不平衡变换器234的电流排耗，以提高发送器200的功率效率。此外，通过减小从平衡-不平衡变换器234的电流排耗，可减小输入线圈236处的偏置电压Vct与发送器200的其他组件之间的直流(DC)电压降。通过减小这些组件之间的电压降，用于驱动这些组件的电压净空可充分高到足以维持组件的适当操作。
从转换器208传播到平衡-不平衡变换器234的RF电流信号(Iin +和Iin -)可被以DC电流(Idc)来偏置并且还可包括正和负极性交流(AC)信号成分(Isig +和Isig -)。Iin的偏置电流Idc可与恒定源电流I0和增益常数“M”有关，该增益常数“M”与转换器208相关联并且在下文中联系图7和图8来作更详细描述。在本示例中，Idc、I0和M之间的关系可由以下式子表示：
Idc≈M*I0
在本示例中，Idc可至少部分由平衡-不平衡变换器234的中心节点239处的偏置电压Vct所源发。然而，在从中心节点239到转换器208的路径中可存在内部电阻。如果不针对其进行补偿，则此内部电阻可使得发送器200的不同节点处的偏置电压减小，这可将在这些节点处用于驱动组件的电压净空减小到可接受的水平以下。此外，如果不针对内部电阻的影响进行补偿，则当电流从Vct流经内部电阻时的功率的损耗可降低发送器200的效率。从而，发送器200可包括多个电流源，这多个电流源被配置为将电流注入到沿着转换器208与平衡-不平衡变换器234之间的路径各种节点中，使得偏置电压Vct可不是偏置电流Idc的唯一来源。因此，如下文进一步说明的，内部电阻两端的偏置电压降可被减小，使得发送器200的各种节点处的偏置电压可充分高以允许适当量的净空。增大的净空也可改善组件的线性度。另外，通过将电流注入到各种节点中，发送器200可被配置成使得，通过减小由Vct源发并经过发送器200的内部电阻的电流的量，来消耗更少的功率。
例如，发送器200可包括晶体管228与混频器216之间的内部电阻Rin。在本公开中，内部电阻Rin可由耦合在晶体管228与混频器216之间的电阻器242表示。从而，发送器200可包括电流源226a，该电流源226a靠近地耦合到混频器216a的输出，使得电流源226a与混频器216a之间的内部电阻Rin的大部分或者全部被电流源222a的电流(IT)绕开。在本示例中，此配置是以耦合在电阻器242a与混频器216a的输出之间的节点处的电流源226a来描绘的。发送器200可包括针对晶体管228b、混频器216b和晶体管228b与混频器216b之间的由电阻器242b表示的内部电阻类似地配置的电流源226b。
在本示例中，从晶体管228a传递到混频器216a的偏置电流Idc可包括由平衡-不平衡变换器234源发的偏置电流(Ibalun)和由电流源226a源发的电流(IT)的总和。此关系可由以下式子表述：
Idc≈Ibalun+IT
如上所述，Idc可由I0和“M”设定，使得随着IT增大，所要求的Ibalun的量可减小。此外，内部电阻Rin(由电阻器242a表示)两端的电压降由于欧姆定律而可以是Ibalun的函数。从而，通过在混频器216a的输出处注入电流IT，混频器216a的输出处的偏置电压可被提高，因为内部电阻(例如电阻器242a)两端的电压降更小。这样，有更大的电压净空可用来在RF信号功率被增大时实现混频器216a的更线性操作。另外，由于更小的电流经过内部电阻，所以经过内部电阻的功率损耗可减小。此外，电流源226a可由恒定源电压Vdd0驱动，该恒定源电压Vdd0可具有比中心节点239处的Vct更低的电压。在更低的电压源发电流的情况下，电流源226a使用的功率的量与Idc可由Vct源发的情形相比也可减小。类似的原理可适用于源发电流IT到混频器216b的电流源226b。
作为另外的示例，在本示例中，发送器200可包括电流源222和224，电流源222和224被配置为在转换器208的正和负极性输出处提供偏置电流IB。例如，电流源222a可在与发送器200的I通道相关联的转换器208a的负极性输出处提供偏置电流。此外，电流源224a可在转换器208a的正极性输出处提供偏置电流。与内部电阻Rin类似，在混频器216和转换器252之间也可存在内部电阻(未明确示出)。从而，电流源222和224可靠近地耦合到转换器208的输出，使得每个混频器216与转换器208之间的内部电阻的大部分或者全部被电流源222和224源发的偏置电流IB绕开。与电流源226类似，电流源222和224可源发在转换器208的输出处抽取的偏置电流的至少一部分，使得混频器216与转换器208之间的电压降可减小。从而，由于转换器208的输出处的电压被维持在更高的水平以维持适当量的净空，所以转换器208对于增大的RF信号功率可按更线性的方式工作。另外，通过不经过混频器216与转换器208之间的内部电阻陷落那么多的电流，可节约功率。另外，电流源222和224可消耗更少的功率，因为它们可由供应电压Vdd0源发，而供应电压Vdd0可低于Vct。
在不脱离本公开的范围的情况下，可对图2作出修改、添加或省略。例如，虽然以特定方式示出了一定数目的组件，但要理解，在发送器200中可包括更多或更少组件。此外，发送器200及其组件可具有各种不同的配置。图6-12示出了这些不同配置中的一些。
图6示出了根据本公开的V-I转换器208的示例实施例。转换器208可包括正极性路径601和负极性路径603。正极性路径601可被配置为将正极性电压信号(Vin +)转换成正极性电流信号(Iin +)。负极性路径603可类似地被配置为将负极性电压信号(Vin -)转换成负极性电流信号(Iin -)。
例如，正极性路径601可包括输入节点602a，该输入节点602a耦合到滤波器206(在图2中示出)的输出并被配置为接收来自滤波器206的正极性电压信号(Vin +)。输入节点602a可耦合到具有电阻R0的电阻器604a的一端。电阻器604a的另一端可耦合到晶体管608a的漏极和晶体管610a的源极。晶体管610a的漏极可耦合到电流源614a，电流源614a被配置为提供可用于偏置输出信号电流Iin +的正偏置电流I0，如上所述。此外，与Vin +和电阻器604a相关联的电流信号可从输入节点602a经过电阻器604a流到晶体管608a的漏极。此电流可被称为信号电流(Isig +)并且可根据Vin +的变化而变化。从而，从晶体管608a的漏极流到源极的电流可以是电流I0和Isig +的组合。
路径601可被配置成使得由转换器208输出的正极性电流Iin +可至少部分是从晶体管608a的漏极流到源极的I0 +和Isig +的函数。例如，晶体管608a和晶体管630a可被配置为电流镜，使得流经晶体管630a的电流可以是流经晶体管608a的电流的函数。经过晶体管630a的电流可以是电流Iin +，并且如上所述，流经晶体管608a的电流可以是I0 +和Isig +的组合。因此，Iin +可以是I0 +和Isig +的函数。
晶体管610a的源极可耦合到晶体管608a的漏极，并且晶体管610a的栅极可耦合到恒定电压Vc。此外，晶体管610a的漏极可耦合到电流源614。从而，晶体管610a可被配置为减小对于在输入节点602a处接收的与Vin +相关联的信号的输入阻抗。
正极性路径601还可包括源极跟随器611a，该源极跟随器611a包括晶体管612a。晶体管612a的漏极可耦合到供应电压Vdd，晶体管612a的源极可耦合到晶体管608a的栅极，并且晶体管612a的栅极可耦合到晶体管610a的漏极。因此，晶体管612a可被配置为提升晶体管610a的漏极电压，晶体管610a的漏极电压也可提升晶体管608a的漏极电压，使得晶体管608a和610a可在饱和状态中工作。
源极跟随器611a还可包括电流源616a，电流源616a被配置为利用电流I1偏置晶体管612a。电流源616a可被配置成使得I1处于期望的水平，以根据与转换器208相关联的发送器200的期望设计特性和参数偏置晶体管610a的漏极电压。
如上所述，Vin +的波动引起Isig +的波动，这可引起晶体管608a的栅极处的电压的波动。Vin +的一些波动可由耦合到转换器208的滤波器206所引入的噪声引起。因此，转换器208可包括滤波器618a，该滤波器618a被配置为滤掉与Vin +相关联的噪声的至少一部分。在当前示例中，滤波器618a可包括被配置为滤掉可与Vin +相关联的噪声的无源电阻器/电容器(RC)滤波器。在本实施例中，滤波器618a可包括电阻器620a和622a以及电容器624a和626a。电阻器620a和622a可分别具有电阻R1和R2，并且电容器624a和626a可分别具有电容C1和C2。电阻R1和R2以及电容C1和C2可根据转换器208和与转换器208相关联的发送器200的各种设计约束和考虑来选择以过滤期望量的噪声。
另外，如前所述，晶体管630a可被包括在与晶体管608a的电流镜中。从而，晶体管630a的栅极可耦合到滤波器618a的输出，而晶体管608a的栅极可耦合到滤波器618a的输入。电容器624a和626a可使得晶体管608a和630a的栅极处的DC电压大致相同。此外，晶体管630a的源极可耦合到具有基本上等于R3的电阻的电阻器632a，R3也就是耦合到晶体管608a的源极的电阻器606a的电阻。电阻器R3可用于减小闪变噪声的影响。因此，晶体管608a和630a两者的源极电压可大致相同，使得晶体管608a和630a的栅极到源极电压(Vgs)可基本上相等，从而使得晶体管608a和630a可产生电流镜。
流经晶体管608a和630a的电流之间的关系可至少是晶体管630a和608a的宽度长度比(W/L)的比率的函数。这样，在当前示例中，如果晶体管608a和630a具有大致相同的宽度长度比，则经过晶体管630a的电流(Iin +)可大致等于经过晶体管608a的电流(偏置电流I0 +和信号电流Isig +的组合)。
此外，转换器208的V-I转换的线性度可至少部分是晶体管608a和630a的宽度长度比的函数。晶体管608a和630a的宽度长度比越大，转换的线性度就越强。然而，更大的比率也可导致系统中的更多噪声。因此，晶体管608a和630a的宽度长度比可基于与经过转换器208的信号相关联的线性度和噪声容忍度及其相关联的传送协议来确定，这将在下文中更详细描述。
在一些实施例中，正极性路径601可包括多个片段628a，每个片段628a包括晶体管630a和电阻器632a。片段628a可相互并联耦合并且可被使能和禁用(例如由图2的控制器211)，使得“M”个片段镜像经过晶体管608a的电流。从而，在这种实施例中，Iin +可大致等于按因子“M”缩放的Isig +和I0 +的组合，以调整Iin +以便进行信号功率调整，如上所述。
因此，正极性路径601可被配置为将正极性电压信号Vin +转换成按期望水平偏置的正极性电流信号Iin +。负极性路径603可类似地被配置为将负极性电压信号Vin -换成按期望水平偏置的负极性电流信号Iin -。
在不脱离本公开的情况下，可对V-I转换器208作出修改、添加或省略。例如，可作出各种晶体管配置以获得期望的电压到电流转换。此外，在一些场合中，V-I转换器208可不包括滤波器618，或者滤波器618的配置可不同。另外，如图7中公开的，在一些场合中，V-I转换器208可包括被配置为过滤可与电流源614相关联的噪声的另一滤波器。
图7示出了根据本公开的一些实施例的可包括被配置为过滤与电流源614a相关联的噪声的噪声滤波器702a的V-I转换器208的正极性路径601的示例实施例。在本示例中，噪声滤波器702a可耦合在电流源614a与源极跟随器611a的晶体管612a的栅极之间。噪声滤波器702a可包括具有电阻器704a和电容器706a的RC滤波器。电阻器704a和电容器706a可被配置为分别具有电阻和电容以实现滤波器702a的期望转角频率，以滤掉与电流源614a相关联的噪声的至少一部分。
因此，正极性路径601可被配置为过滤与电流源614a相关联的噪声。虽然在图7中未示出，但要理解，V-I转换器208的负极性路径603可包括与噪声滤波器702a基本上类似的噪声滤波器702b。
从而，图2-7示出了发送器200的示例实施例，该发送器200可包括各种组件(例如V-I转换器208、衰减器230)，这些组件可具有各种配置。除了具有各种配置的发送器200的各种组件以外，发送器200本身可具有如图8-12所示的各种配置。
图8示出了根据本公开的一些实施例的被配置为具有多个路径的发送器800的示例，其中每个路径与一传送协议相关联。在本示例中，发送器800可包括针对与2G传送协议(例如GSM、EDGE、GMSK、GPRS等等)相关联的通信配置的路径，以及针对与3G和/或4G(3G/4G)协议(例如CDMA、WCDMA、LTE)相关联的通信配置的另一路径。2G协议可具有低噪声容忍度，但可不要求那么高的线性度，因此，2G路径可被配置为低噪声路径，如下文更详细描述。相反，3G/4G协议可具有比2G协议更高的噪声容忍度，使得与3G/4G协议相关联的路径可被配置为具有比2G路径更高的线性度。
在本示例中，发送器800可包括数字电路802，数字电路802可包括控制器811。数字电路802和控制器811可类似于图2的数字电路202和控制器211。与联系图2的数字电路202所述类似，数字电路802可被配置为经由同相(I通道)路径852和正交相(Q通道)路径854传送信号的成分。I通道路径852可包括被配置为接收I通道信号成分的DAC 804a，并且Q通道路径854可包括被配置为接收Q通道信号成分的DAC 804b。DAC 804a可类似于图2的DAC 204a，并且DAC 804b可类似于图2的DAC 204b。
此外，I通道路径852可包括高线性度路径813a和低噪声路径815a。Q通道路径854可类似地包括高线性度路径813b和低噪声路径815b。高线性度路径813可被配置为具有高线性度，并从而可被配置为传输与3G和/或4G通信协议相关联的信号。低噪声路径815可被配置为具有低噪声，并从而可被配置为传输与2G通信协议相关联的信号。
例如，高线性度路径813a可包括滤波器806a，滤波器806a被配置为接收来自DAC 804a的3G/4G信号并滤掉与DAC 804a相关联的噪声。滤波器806a可基本上类似于图2的滤波器206a。滤波器806a可被配置为将3G/4G信号传输到V-I转换器808a。V-I转换器808a可包括与联系图6和7描述的转换器208类似的配置。从而，如上所述，构成转换器808a的电流镜的晶体管(例如与图6的晶体管608和630类似的晶体管)可被配置为具有使得转换器808a的线性度处于对于3G/4G信号期望的线性度水平的宽度长度比。可类似地对于Q通道路径854配置高线性度路径813b。
此外，低噪声路径815a可包括滤波器807a，滤波器807a被配置为接收来自DAC 804a的2G信号并滤掉与DAC 804a相关联的噪声。滤波器807a可基本上类似于滤波器806a。滤波器807a可被配置为将经过滤波的2G信号传输到V-I转换器809a，V-I转换器809a可包括与联系图6和7描述的转换器208类似的配置。从而，如上所述，构成转换器809a的电流镜的晶体管(例如与图6的晶体管608和630类似的晶体管)可被配置为具有使得转换器809a的噪声对于2G信号处于一定水平的宽度长度比。可类似地对于Q通道路径854配置低噪声路径815b。
V-I转换器808和809可被配置为将RF电流传输到混频器816a和816b，混频器816a和816b可与图2的混频器216a和216b类似。混频器816a和816b可将信号传输到衰减器830和平衡-不平衡变换器834，衰减器830和平衡-不平衡变换器834可将RF信号传输到功率放大器820和天线818以便发送。衰减器830可包括DVCA，例如图3、4和5分别的DVCA 300、400或500。平衡-不平衡变换器834可包括变压器并且可基本上类似于图2的平衡-不平衡变换器234。
低噪声路径813和高线性度路径815可由控制器811根据发送器800要发送的信号的类型来使能和禁用。例如，当发送器800要发送3G/4G信号时，控制器811可闭合耦合在DAC 804a和滤波器806a之间的开关(未明确示出)并且可断开耦合在DAC 804a和滤波器807a之间的开关(未明确示出)。因此，3G/4G信号可传播经过高线性度路径813a而不经过低噪声路径815a。相反，当发送器800要发送2G信号时，控制器811可闭合耦合在DAC 804a和滤波器807a之间的开关并且可断开耦合在DAC 804a和滤波器806a之间的开关，使得2G信号传播经过低噪声路径815a而不经过高线性度路径813a。可类似地配置高线性度路径813b和低噪声路径815b。
因此，发送器800可被配置为具有针对不同的传送协议配置的多个路径。因为这些传送协议可具有不同的设计约束和考虑(例如低噪声、高线性度)，所以发送器800可被配置成使得传送协议可被更高效地传送，因为其相关联的路径可根据传送协议被更好地配置。
在不脱离本公开的范围的情况下，可对发送器800作出修改、添加或省略。例如，V-I转换器808和809可被配置成使得它们共用可用于过滤与DAC 804相关联的噪声的相同滤波器(例如图6的滤波器618)。此外，发送器800可包括被配置为调整平衡-不平衡变换器834的偏置电压的电压选择器电路，与图2的电压选择器电路240类似。另外，发送器800可包括被配置为偏置发送器800的各种节点的多个偏置电流源，与联系图2描述的偏置电流源222、224和226类似。另外，如联系图9所述，与传送协议相关联的路径(例如路径813和/或路径815)可被配置为电流模式电路，使得该路径不包括V-I转换器。
图9示出了根据本公开的一些实施例的可包括被配置为为发送器900提供低噪声路径的电流模式放大器电路的示例发送器900。如下文更详细公开的，发送器900的电流模式放大器电路917可被配置为向在放大器电路917处接收的信号提供低输入阻抗，同时也对输出信号产生很小偏移或不产生偏移。
在当前示例中，与联系图2和8描述的发送器200和800类似，发送器900可包括数字电路902以及与I通道路径952和Q通道路径954相关联的DAC 904，其中数字电路902可包括控制器911。此外，I通道路径952和Q通道路径954可各自包括高线性度路径913和低噪声路径915，与联系图8所述类似。与图8的发送器800类似，高线性度路径913可针对3G/4G传送协议来配置，并且低噪声路径915可针对2G传送协议来配置。从而，控制器911可使能高线性度路径913并禁用低噪声路径915，以便利用3G/4G传送协议发送信号，并且控制器911可使能低噪声路径915并禁用高线性度路径913，以便利用2G协议发送信号，这与联系图8的发送器800描述的高线性度路径813和低噪声路径815的使能和禁用类似。
另外，与图8的高线性度路径815和低噪声路径813类似，高线性度路径815和低噪声路径813可耦合到混频器916，混频器916被配置为将数据信号调制到载波上。混频器916可将经调制的信号传输到衰减器930、平衡-不平衡变换器934、功率放大器920和天线918，与以上所述的图8的衰减器830、平衡-不平衡变换器834、功率放大器820和天线818类似。
然而，与图8的发送器800中不同，每个低噪声路径915可包括被配置为接收来自DAC 904的电流信号并向该电流信号施加增益的电流模式放大器电路(I-I)917。如上文提到的并且如下文进一步描述的，I-I电路917可额外地被配置为向从DAC 904接收的电流信号提供低输入阻抗，同时还向输出信号提供很小的与偏置相关联的偏移或不提供这样的偏移。
图10示出了根据本公开的某些实施例的电流模式放大器电路917的示例。放大器电路917可被配置为接收来自DAC 904的差分电流信号(Idac)。在本示例中，描述了用于接收到的差分电流信号(Idac +)的正极性的电路，然而要理解，放大器电路917还可包括用于接收差分电流信号的负极性(Idac -)的类似电路。
放大器电路917可包括输入级1007和输出级1011，输入级1007被配置为接收来自DAC 904的Idac +，并且输出级1011被配置为向Idac +施加增益“M”，使得放大器电路917可输出作为该增益和Idac +的函数的电流信号Iin +，该函数可表述为以下式子：
Iin +≈M×Idac +
如下文更详细公开的，为了在线性区域中工作，输入级1007可被放大器电路917中包括的偏置电路1003偏置在一定的水平。此外，放大器电路917可包括共源共栅级1005，共源共栅级1005被配置成使得输入级1007对于DAC 904具有低输入阻抗。从而，输入级1007、偏置电路1003和共源共栅级1005可被配置成使得输入级1007被偏置在适当的水平，具有低输入阻抗以允许在输入级1007检测到来自DAC 904的低输入信号水平(Idac +)，同时也对输出信号生成很小偏移或不生成偏移。
DAC 904可被配置为在放大器电路917的节点1013处传输Idac +。输入级1007可包括晶体管1018，其漏极耦合到节点1013，使得输入级1007可经由晶体管1018从DAC 904接收Idac +，这将在下文中更详细描述。节点1013可按适于DAC 904的一定水平被偏置以偏置晶体管1018的漏极，使得晶体管1018可陷落Idac +，但不陷落偏置电流，如下所述。
节点1013的偏置电压可基于基准电压Vref。在本示例中，共源共栅级1005的运算放大器(op-amp)1022的负输入端子1023可耦合到节点1013，并且op-amp 1022的正输入端子1021可耦合到Vref。因此，节点1013处的电压可大致等于Vref。DAC 904的输出阻抗可由电阻器1002表示，电阻器1002具有电阻R5并耦合在节点1013与地之间。因此，通过DAC 904可陷落大致等于Vref/R5的电流(I1)(例如，示为经过电阻器1002)。
节点1013还可耦合到偏置电路1003中包括的op-amp 1006的负输入端子1008，使得op-amp 1006的负输入端子1008处的电压可大致等于Vref。op-amp 1006的正输入端子可耦合到电阻器1004，电阻器1004也耦合到地并具有电阻(R5)，与DAC 904的输出阻抗匹配。因此，大致等于Vref/R5的电流I1也可经过电阻器1004。
op-amp 1006的输出可耦合到PMOS晶体管1012的栅极。晶体管1012的源极可耦合到供应电压Vdd，并且晶体管1012的漏极可耦合到输入端子1010和电阻器1004。因此，为了在输入端子1008和1010处维持大致相同的电压，op-amp 1006可驱动晶体管1012的栅极，使得电流I1可经过晶体管1012。
此外，op-amp 1006的输出可耦合到PMOS晶体管1014的栅极。晶体管1014的源极可耦合到Vdd，并且op-amp 1006可利用与晶体管1012相同的栅极电压来驱动晶体管1014。在本示例中，晶体管1014可具有与晶体管1012大致相同的宽度长度比，并且可在饱和状态中工作。因此，op-amp 1006可驱动晶体管1014，使得大致等于I1的电流也可经过晶体管1014。
晶体管1014的漏极可耦合到NMOS晶体管1016的漏极，晶体管1016被配置成使得由晶体管1018通过源发电流经过晶体管1014来向DAC 904提供低输入阻抗。晶体管1014和1016的漏极还可耦合到输入级1007的NMOS晶体管1018和NMOS晶体管1020的栅极。从而，晶体管1014和1016的漏极电压也可驱动晶体管1018和1020的栅极电压。
晶体管1016的栅极可耦合到op-amp 1022的输出，并且op-amp 1022可驱动晶体管1016，使得电流I1可经过晶体管1016并通过DAC 904的输出阻抗陷落以完成到节点1013的反馈环。在电流I1经过晶体管1016并通过DAC 904的输出阻抗(示为电阻器1002)陷落的情况下，晶体管1016可产生到DAC 904的低输入阻抗。此外，利用本配置，偏置电路1003和共源共栅级1005的电流强迫特性可通过DAC 904的输出阻抗而不通过输入级1007的晶体管1018陷落电流I1。另外，由于偏置电路1003和共源共栅级1005的电流强迫特性，当DAC 904源发信号电流Idac +时，晶体管1018可陷落信号电流Idac +，但不陷落电流I1。在信号电流Idac +经过晶体管1018，但只有很小或没有电流I1经过输入级1007的晶体管1018的情况下，电流I1可在放大器电路917的输出处引起很小偏移或不引起偏移。
晶体管1018可与输入级1007的晶体管1020耦合，使得输入级1007可充当电流镜。晶体管1018和1020的栅极可相互耦合并且晶体管1018和1020的源极可分别耦合到电阻器1032和1034。电阻器1032和1034还可耦合到地。在本示例中，电阻器1032和1034的电阻可大致彼此相等并且晶体管1018和1020的宽度长度比也可大致彼此相等。从而，可经过晶体管1018的电流(例如Idac +)也可经过晶体管1020。
在其他实施例中，电阻器1032和1034和/或晶体管1018和1020可具有不同的大小，使得经过晶体管1020的电流至少部分基于电流Idac +，但还可基于大小差异。此外，在一些实施例中，无源RC滤波器可耦合在晶体管1018和1020的栅极之间以过滤可与DAC 904相关联的噪声(例如与图6的滤波器618类似的滤波器，或者与图7的滤波器702a类似的滤波器)。
在本实施例中，输入级1007的NMOS晶体管1018和1020的宽度长度比可充分地大以允许输入信号Idac +的更大的摆动。然而，大的宽度长度比可使得经过晶体管1020的电流信号具有与其相关联的噪声。从而，放大器电路917可包括与输入级1007分离的输出级1011(在下文更详细描述)。输出级1011可包括NMOS晶体管1028和1038，NMOS晶体管1028和1038具有充分小于NMOS晶体管1018和1020的宽度长度比的宽度长度比，以减小输出级1011输出的输出信号(例如Iin +)的噪声。从而，通过具有输入级1007和输出级1011两者，放大器电路917可允许输入信号Idac +的更大信号范围，同时也减小了与输出信号Iin +相关联的噪声。
为了允许输入级1007与输出级1011的分离，电流放大器917可包括缓冲级1009，缓冲级1009包括PMOS晶体管1024和1026。输入级1007的晶体管1020的漏极可耦合到缓冲级1009的PMOS晶体管1024的漏极和栅极。晶体管1024的源极可耦合到其源极处的源电压Vdd。因此，经过晶体管1020的电流(例如Idac +)也可经过晶体管1024。缓冲级1009还可包括PMOS晶体管1026，PMOS晶体管1026耦合到晶体管1024，使得晶体管1024和1026也构成电流镜。在本示例中，晶体管1024和1026可具有大致相同的大小，使得经过晶体管1024的电流(例如Idac +)可也经过晶体管1026。在替换实施例中，晶体管1024和1026可具有不同的宽度长度比，使得经过晶体管1026的电流可至少是经过晶体管1024的电流(例如Idac +)和晶体管1016和1024的宽度长度比的比率的函数。另外，在一些实施例中，无源RC滤波器可被置于晶体管1024和1026的栅极之间以滤掉不想要的噪声。
缓冲级1009的晶体管1026的漏极可耦合到输出级1011的NMOS晶体管1028的漏极。晶体管1028的源极可耦合到电阻器1036，电阻器1036还可耦合到地。晶体管1028的漏极可耦合到晶体管1028的栅极，晶体管1028的栅极还可耦合到片段1039的晶体管1030的栅极，片段1039可包括电阻器1038，电阻器1038耦合到晶体管1030的源极和地。因此，晶体管1030、电阻器1036、晶体管1028和电阻器1038可构成电流镜。在本示例中，晶体管1030和电阻器1038可分别与晶体管1028和电阻器1036是大致相同大小的。因此，片段1039的输出可大致等于经过晶体管1028的电流(例如Idac +)。
在一些实施例中，放大器电路917可包括与彼此和晶体管1028并联耦合的多个片段1039。因此，在每个片段1039的晶体管1030和电阻器1038分别与晶体管1028和电阻器1036是大致相同大小的场合中，“M”个片段可根据从控制器(例如图9的控制器911)接收的增益控制信号被使能并耦合到晶体管1028，使得增益“M”可在输出级1011处被施加到Idac +以生成Iin +，这与联系图6描述的片段628的使能类似。
因此，放大器电路917可被配置为向从DAC 904接收的电流信号Idac +施加增益“M”并输出所得到的信号Iin +。此外，放大器电路917可被配置成使得电流信号Idac +可经历低输入阻抗，同时也减小或消除放大器电路917的输出处的偏移。
在不脱离本公开的范围的情况下，可对图9和10作出修改、添加或省略。例如，片段1039的晶体管1030和电阻器1038的大小可不同于晶体管1028和电阻器1036的大小，使得可获得不同程度的增益“M”。另外，取决于期望的Iin +相对于Idac +的增益，可包括任何适当数目的片段1039。此外，虽然电流放大器917的本实现方式在图9中被示为包括在双路径发送器中，但要理解电流放大器917可被包括在单路径发送器中。另外，虽然放大器电路917被描述为是针对与2G传送协议相关联的低噪声路径配置的，但要理解放大器电路917可针对任何适当的传送协议配置。另外，发送器900可包括被配置为偏置发送器900的各种节点的多个偏置电流源，与联系图2描述的电流源222、224和226类似。此外，虽然是在无线发送器的上下文中描述放大器电路917的，但可在任何适当的应用中包括和实现放大器电路917。另外，如下文联系图11和12更详细公开的，发送器(例如图2、8和9的发送器200、800或900)可包括针对多个波长(频带)配置的多个路径，使得发送器可构成多频带发送器。
图11示出了根据本公开的一些实施例的示例多频带发送器1100。如下文更详细描述的，发送器1100可包括被配置为发送低频带信号的低频带(LB)路径1119、被配置为发送中频带信号的中频带(MB)路径1121和被配置为发送高频带信号的高频带(HB)路径1123。每个频带路径可耦合到相关联的功率放大器1120和天线1118，该功率放大器1128和天线1118被配置为在与该频带路径相关联的频带发送RF信号。在一些实施例中，天线1118a-1118c可包括被配置为发送和接收具有与每一个频带路径相关联的波长的RF信号的多频带天线。在替换实施例中，天线1118a-1118c可包括各别的天线，这些天线被配置为发送和接收具有与其各自的频带路径相关联的频率的RF信号。在其他实现方式中，一个或多个天线1118可被组合为多频带天线，而其他天线1118可以是各别的。每个频带路径可相应地被配置用于不同的频率范围，使得用于每个频带范围的每个平衡-不平衡变换器可针对该频率范围被调谐。从而，可以减小与对于单个平衡-不平衡变换器在大频率带内发送相关联的噪声和损耗。
发送器1100可包括数字电路1102，数字电路1102可包括被配置为生成数字信号的I通道和Q通道成分的控制器1111，与上述的数字电路和控制器类似。发送器1100可包括I通道路径1152和Q通道路径1154，I通道路径1152和Q通道路径1154可各自包括DAC 1104、滤波器1106和V-I转换器1108。
此外，每个V-I转换器1108可各自耦合到低频带路径1119、中频带路径1121和高频带路径1123中的每一个的混频器组1117。每个混频器组1117可包括被配置为将I通道和Q通道信号调制到载波信号上并输出差分电流信号的混频器1116a和1116b，如上所述。每个频带路径可包括晶体管1128、衰减器1130和平衡-不平衡变换器1134，与以上联系图2描述的晶体管228、衰减器230和平衡-不平衡变换器234类似。
每个平衡-不平衡变换器1134可包括降压平衡-不平衡变换器，该降压平衡-不平衡变换器被配置成使得输入线圈1136可具有比输出线圈1138更高的阻抗，以允许输入线圈1136处的期望信号功率摆动，而不需要输出线圈1138与其相关联的功率放大器1120之间的阻抗匹配电路。输入线圈1136和1138的阻抗之间的比率可基于特定频带路径可发送的频率。从而，每个平衡-不平衡变换器可被配置用于其各自的频带路径。
输入线圈1136可各自耦合到调谐器1115，调谐器1115被配置为将每个平衡-不平衡变换器1134调谐到期望的频率。调谐器1115包括可根据从控制器1111接收的控制信号而断开和闭合以将输入线圈1136调谐到其期望频率的开关(例如晶体管)。然而，输入线圈1136的高阻抗可在开关处于“关断”状态中时产生从开关的漏极到阱的非线性导通。从而，如联系图12所述，调谐器1115的开关可被配置成使得此关断状态导通可不影响调谐器1115的操作。与之不同，在一些传统配置中，关断状态导通可使得应当断开的开关看起来至少部分闭合，从而影响调谐器的线性度。
图12a和图12b示出了根据本公开的一些实施例的被配置为针对调谐器内的开关的关断状态导通进行补偿的调谐器1115的示例。调谐器1115可包括多个调谐器半比特单元1202，这些调谐器半比特单元1202耦合到控制器1111并被配置为接收来自控制器1111的控制信号。如联系图12b进一步论述的，每个单元1202可包括开关，该开关被配置为响应于从控制器1111接收的“高”控制信号而闭合并响应于从控制器1111接收的“低”控制信号而断开，使得输入线圈1136的电气属性可被调整以调整输入线圈1136的阻抗。
图12b示出了根据本公开的一些实施例的被配置为针对调谐器1115中的导通进行补偿的单元1202的示例。单元1202可包括电容器1204，电容器1204耦合到平衡-不平衡变换器1134的输入线圈1136并耦合到NMOS晶体管1206的漏极。调谐器1115的频率特性可根据电容器1204是否耦合到地而变化。晶体管1206的源极可耦合到PMOS晶体管1208的漏极和另一NMOS晶体管1210的漏极。晶体管1208的源极可耦合到供应电压Vdd，并且晶体管1210的源极可耦合到地。晶体管1206、1208和1210的栅极可被配置为接收来自图11的控制器1111的调谐比特控制信号。
当调谐比特控制信号变“高”时，晶体管1206和1210可接通并且晶体管1208可关断，使得电容器1204和晶体管1206的源极可通过晶体管1210基本上耦合到地，以相应地对调谐器1115进行调谐。当调谐比特控制信号变“低”时，晶体管1206和1210可关断并且晶体管1208可接通，使得电容器1204和晶体管1206的源极基本上耦合到供应电压Vdd。
与单元1202相关联的寄生效应还可产生与晶体管1206的漏极和源极并联耦合的寄生漏-体二极管(drain-bulk diode)1212。通过配置单元1202以使得晶体管1206的源极在晶体管1202关断时耦合到供应电压Vdd，漏-体二极管1212两端的电压可偏离阈值电压，使得电流不可经过漏-体二极管1212。与之不同，在传统的配置中，开关的源极在开关关断时可连结到地，并且漏-体二极管可允许经过它的电流的寄生排耗，因为二极管两端的电压可接近漏-体二极管的阈值。从而，传统的配置可允许电流绕开晶体管，并且使得看起来好像晶体管是至少部分接通那样，从而导致调谐器中的非线性效应。
因此，调谐器1115可被配置为针对可与调谐器半比特单元1202中包括的开关相关联的关断状态导通进行补偿。这样，调谐器1115可用于调谐在一个或多个线圈上可具有高匝数比的平衡-不平衡变换器(例如具有输入线圈1136的平衡-不平衡变换器要1134)。
返回图11，如上所述，在输入线圈1134被适当调谐的情况下，每个频带路径可被配置为以该频带内的期望频率发送信号。各别的频带路径也可允许对与频带路径相关联的每个频带的更加定制的配置。例如，根据与低频带路径1119相关联的频率，输入线圈1136a的匝数比可不同于输入线圈1136b和1136c的匝数比。
在不脱离本公开的范围的情况下，可对图11和12作出修改、添加或省略。例如，发送器1100可如上所述被配置为对于不同的传送协议具有高线性度路径和低噪声路径。传送协议路径在一些场合中可包括I-V转换器，并且在其他场合中可包括I-I放大器。另外，发送器1100可包括被配置为偏置发送器1100的各种节点的多个偏置电流源，与联系图2描述的偏置电流源222、224和226类似。此外，要理解，虽然调谐器1115是联系发送器1100描述的，但要理解调谐器1115可被包括在任何适当的调谐器中，包括这里描述的调谐器200、800和900。
虽然利用若干实施例描述了本公开，但可对本领域的技术人员暗示了各种变化和修改。例如，虽然某些组件可被描述和/或描绘为与彼此“耦合”或“通信地耦合”，但要理解，在“耦合”的组件之间可包括中间组件。希望本公开涵盖属于所附权利要求的范围内的变化和修改。

Claims (20)

1.一种电路，包括：
输入节点，该输入节点被配置为接收电流模式输入信号；
输入级，该输入级包括输入器件，该输入器件通信地耦合到所述输入节点并被配置为在所述输入节点处接收所述电流模式输入信号；
偏置电路，该偏置电路在所述输入节点处通信地耦合到所述输入级，并被配置为：
为所述输入器件提供偏置电流；以及
通过与所述输入节点相关联的反馈环，从所述输入信号中去除所述偏置电流的至少一部分，使得所述输入信号在所述偏置电流的至少一部分被去除的状态中被所述输入器件接收；以及
输出级，该输出级通信地耦合到所述输入级并被配置为基于所述输入信号输出电流模式输出信号。
2.如权利要求1所述的电路，还包括共源共栅级，该共源共栅极在所述输入节点处通信地耦合到所述输入级和所述偏置电路并被配置为对所接收的输入信号提供低输入阻抗。
3.如权利要求1所述的电路，其中，所述输出级还被配置为向所述输入信号施加增益，使得所述输出信号至少是所述输入信号和所述增益的函数。
4.如权利要求1所述的电路，还包括缓冲级，该缓冲级通信地耦合在所述输入级和所述输出级之间，并被配置为将所述输入级与所述输出级分离。
5.如权利要求4所述的电路，其中，所述输入级、所述缓冲级和所述输出级中的至少一个包括被配置为过滤与所述输入信号相关联的噪声的滤波器。
6.如权利要求1所述的电路，其中，所述输入级和所述输出级中的至少一个包括被配置为过滤与所述输入信号相关联的噪声的滤波器。
7.如权利要求1所述的电路，其中，所述输入级针对高线性度而配置，所述输出级针对低噪声而配置。
8.一种发送路径，包括：
数模转换器DAC，该数模转换器被配置为接收数字数据信号，并将所述数字数据信号转换成电流模式的模拟数据信号；
输入节点，该输入节点被配置为接收来自所述数模转换器的所述数据信号；
输入级，该输入级包括输入器件，该输入器件通信地耦合到所述输入节点并被配置为在所述输入节点处接收所述数据信号；
偏置电路，该偏置电路在所述输入节点处通信地耦合到所述输入级，并被配置为：
为所述输入器件提供偏置电流；以及
通过与所述输入节点相关联的反馈环，从所述数据信号中去除所述偏置电流的至少一部分，使得所述数据信号在所述偏置电流的至少一部分被去除的状态中被所述输入器件接收；以及
输出级，该输出级通信地耦合到所述输入级，并被配置为输出所述数据信号；以及
混频器，该混频器通信地耦合到所述输出级，并被配置为接收来自所述输出级的所述数据信号，并将所述数据信号调制到载波信号上以生成射频RF信号。
9.如权利要求8所述的发送路径，还包括共源共栅级，该共源共栅极在所述输入节点处通信地耦合到所述输入级和所述偏置电路并被配置为对所接收的数据信号提供低输入阻抗。
10.如权利要求8所述的发送路径，其中，所述输出级还被配置为向所述数据信号施加增益。
11.如权利要求8所述的发送路径，还包括缓冲级，该缓冲级通信地耦合在所述输入级和所述输出级之间，并被配置为将所述输入级与所述输出级分离，使得所述输入级可具有高线性度并且所述输出级可具有低噪声。
12.如权利要求11所述的发送路径，其中，所述输入级、所述缓冲级和所述输出级中的至少一个包括被配置为过滤与所述数据信号相关联的噪声的滤波器。
13.如权利要求8所述的发送路径，其中，所述输入级和所述输出级中的至少一个包括被配置为过滤与所述数据信号相关联的噪声的滤波器。
14.如权利要求8所述的发送路径，其中，所述数据信号与全球移动通信系统(GSM)、增强数据速率GSM演进(EDGE)、通用分组无线电系统(GPRS)以及高斯最小频移键控(GMSK)传送协议中的至少一个相关联。
15.一种方法，包括：
由电路的输入级的输入器件在该电路的输入节点处接收电流模式输入信号；
利用所述电路的在所述输入节点处通信地耦合到所述输入级的偏置电路为所述输入器件提供偏置电流；
由所述偏置电路通过与所述输入节点相关联的反馈环从所述输入信号中去除所述偏置电流的至少一部分，使得所述输入信号在所述偏置电流的至少一部分被去除的状态中被所述输入器件接收；以及
由所述电路的通信地耦合到所述输入级的输出级基于所述输入信号输出电流模式输出信号。
16.如权利要求15所述的方法，还包括利用所述电路的在所述输入节点处通信地耦合到所述输入级和所述偏置电路的共源共栅级对所接收的输入信号提供低输入阻抗。
17.如权利要求15所述的方法，还包括向所述输入信号施加增益，使得所述输出信号至少是所述输入信号和所述增益的函数。
18.如权利要求15所述的方法，还包括利用通信地耦合在所述输入级和所述输出级之间的缓冲级将所述输入级与所述输出级分离。
19.如权利要求15所述的方法，还包括过滤与所述输入信号相关联的噪声。
20.如权利要求15所述的方法，其中，所述输入信号与全球移动通信系统(GSM)、增强数据速率GSM演进(EDGE)、通用分组无线电系统(GPRS)以及高斯最小频移键控(GMSK)传送协议中的至少一个相关联。
CN201210298949.5A 2011-08-11 2012-08-13 用于保持电流模式电路的输入阻抗的系统和方法 Expired - Fee Related CN102957441B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/207,672 US8463206B2 (en) 2011-08-11 2011-08-11 System and method for preserving input impedance of a current-mode circuit
US13/207,672 2011-08-11

Publications (2)

Publication Number Publication Date
CN102957441A true CN102957441A (zh) 2013-03-06
CN102957441B CN102957441B (zh) 2016-08-03

Family

ID=47115199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210298949.5A Expired - Fee Related CN102957441B (zh) 2011-08-11 2012-08-13 用于保持电流模式电路的输入阻抗的系统和方法

Country Status (4)

Country Link
US (1) US8463206B2 (zh)
EP (1) EP2557685B1 (zh)
JP (1) JP5912983B2 (zh)
CN (1) CN102957441B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110809856A (zh) * 2017-07-11 2020-02-18 高通股份有限公司 用于功率放大器的限流电路
CN114503106A (zh) * 2019-10-10 2022-05-13 微芯片技术股份有限公司 与和低阻抗元件并联的单线器件以及相关的系统和器件的交互

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013160823A (ja) * 2012-02-02 2013-08-19 Funai Electric Co Ltd 階調電圧発生回路および液晶表示装置
JP2014197805A (ja) * 2013-03-29 2014-10-16 日立オートモティブシステムズ株式会社 電池システム
GB2514784B (en) * 2013-06-03 2015-10-28 Broadcom Corp Signal Processing
US9477245B1 (en) * 2015-11-16 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. High performance voltage-to-current converter for LTE transmitter
FR3065339B1 (fr) * 2017-04-13 2019-07-05 Stmicroelectronics Sa Ligne de transmission avec dispositif de limitation des pertes par desadaptation
EP3776859A1 (en) * 2018-03-30 2021-02-17 Intel IP Corporation Transceiver baseband processing
CN110621061B (zh) * 2019-09-30 2023-03-10 上海华虹宏力半导体制造有限公司 电流复用的射频前端结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590455B1 (en) * 2002-04-25 2003-07-08 Sirenza Microdevices, Inc. Common-base amplifier with high input overload and/or tunable transimpedance
US20030189506A1 (en) * 2002-04-09 2003-10-09 Shill Mark Allan Difference amplifier for digital-to-analog converter
US20050264362A1 (en) * 2004-04-23 2005-12-01 Infineon Technologies Ag Amplifier for amplifying a signal
US20090262861A1 (en) * 2001-05-15 2009-10-22 Research In Motion Limited Feedback Compensation Detector For A Direct Conversion Transmitter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615321A (ja) * 1984-06-19 1986-01-11 Toshiba Corp 電流・電流変換回路
US4570128A (en) * 1984-07-05 1986-02-11 National Semiconductor Corporation Class AB output circuit with large swing
JP2614294B2 (ja) * 1988-12-20 1997-05-28 株式会社東芝 受光半導体集積回路
JP3107590B2 (ja) * 1991-05-31 2000-11-13 株式会社東芝 電流極性変換回路
JP3371151B2 (ja) * 1993-01-08 2003-01-27 ソニー株式会社 モノリシックマイクロウエーブ半導体集積回路
US5572162A (en) 1995-01-30 1996-11-05 Harris Corporation Filter with reduced element ratings and method
JP2796076B2 (ja) * 1995-02-23 1998-09-10 松下電器産業株式会社 増幅回路
DE69528606T2 (de) * 1995-06-06 2003-03-13 Analog Devices Inc Kleinstleistungsverstärker für den gesamten speisespannungsbereich
US20030063677A1 (en) * 2001-09-28 2003-04-03 Intel Corporation Multi-level coding for digital communication
US6657481B2 (en) 2002-04-23 2003-12-02 Nokia Corporation Current mirror circuit
US7218170B1 (en) 2003-05-23 2007-05-15 Broadcom Corporation Multi-pole current mirror filter
JP2006060455A (ja) * 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd 定電流ミラー回路
US7660571B2 (en) 2005-11-04 2010-02-09 Broadcom Corporation Programmable attenuator using digitally controlled CMOS switches
CN101647202B (zh) 2006-12-22 2013-01-09 艾色拉加拿大公司 数字线性发送器架构
TWI488447B (zh) 2009-05-19 2015-06-11 Marvell Semiconductor Inc 用於無線多模應用之發射器以及發射一信號之方法
JP5515484B2 (ja) * 2009-07-28 2014-06-11 株式会社島津製作所 電流帰還型電源及び荷電粒子線装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090262861A1 (en) * 2001-05-15 2009-10-22 Research In Motion Limited Feedback Compensation Detector For A Direct Conversion Transmitter
US20030189506A1 (en) * 2002-04-09 2003-10-09 Shill Mark Allan Difference amplifier for digital-to-analog converter
US6590455B1 (en) * 2002-04-25 2003-07-08 Sirenza Microdevices, Inc. Common-base amplifier with high input overload and/or tunable transimpedance
US20050264362A1 (en) * 2004-04-23 2005-12-01 Infineon Technologies Ag Amplifier for amplifying a signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110809856A (zh) * 2017-07-11 2020-02-18 高通股份有限公司 用于功率放大器的限流电路
CN110809856B (zh) * 2017-07-11 2024-03-19 高通股份有限公司 用于功率放大器的限流电路
CN114503106A (zh) * 2019-10-10 2022-05-13 微芯片技术股份有限公司 与和低阻抗元件并联的单线器件以及相关的系统和器件的交互
CN114503106B (zh) * 2019-10-10 2023-05-09 微芯片技术股份有限公司 与和低阻抗元件并联的单线器件以及相关的系统和器件的交互

Also Published As

Publication number Publication date
JP5912983B2 (ja) 2016-04-27
JP2013042494A (ja) 2013-02-28
US20130040695A1 (en) 2013-02-14
EP2557685A1 (en) 2013-02-13
US8463206B2 (en) 2013-06-11
CN102957441B (zh) 2016-08-03
EP2557685B1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
CN102957390A (zh) 提高发送器的功率效率的系统和方法
CN102957441A (zh) 用于保持电流模式电路的输入阻抗的系统和方法
US9337787B2 (en) Power amplifier with improved low bias mode linearity
US9608577B2 (en) Radio frequency front end module circuit incorporating an efficient high linearity power amplifier
US6839549B2 (en) System and method of RF power amplification
CN101807890B (zh) Rf功率放大电路和使用该电路的rf功率模块
WO2012098863A1 (ja) 高周波電力増幅器
US10110174B2 (en) Adaptive power amplifier and radio frequency transmitter thereof
CN103795352A (zh) 包含微调单元的dc-dc转换器
US7049887B2 (en) Envelope elimination and restoration linear amplifier
CN104904119A (zh) 具有dc-dc转换器的gsm-gprs-edge功率放大器中的杂散消除
WO2014052417A1 (en) Cmos based tx/rx switch
Staudinger Applying switched gain stage concepts to improve efficiency and linearity for mobile CDMA power amplification
US8494460B2 (en) System and method for a dual-path transmitter
US8447246B2 (en) System and method for a multi-band transmitter
US7649958B2 (en) Transmit signal generator and method
US20220021341A1 (en) Power amplifier circuit
US7348852B1 (en) Device and method for power amplifier noise reduction
WO2015051494A1 (en) Apparatus and method for power supply modulation
US8040185B2 (en) Amplifying device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FUJITSU SEMICONDUCTOR WIRELESS PRODUCTS INC.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140227

Owner name: INTEL IP CORPORATION

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR WIRELESS PRODUCTS INC.

Effective date: 20140227

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20140227

Address after: California, USA

Applicant after: INTEL IP Corp.

Address before: Arizona, USA

Applicant before: Fujitsu semiconductor wireless products

Effective date of registration: 20140227

Address after: Arizona, USA

Applicant after: Fujitsu semiconductor wireless products

Address before: Kanagawa

Applicant before: FUJITSU MICROELECTRONICS Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20170813