JPS615321A - 電流・電流変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、集積回路化に好適な電流・電流変換回路に
関するもので、特に利得素子として各種の増幅器に使用
されるものである。

〔発明の技術的背景とその問題点〕

、従来、この種の変換回路として本出願人による特願昭
５５−１６０２２９号に、第６図および第７図に示すよ
うな電流増幅回路が提案されている。

ところで、電流・電流変換器、すなわち電流増幅器は、
入力インピーダンスが小さく、出力インピーダンスが大
きい事が必要である。また、変換精度を高めるためには
、入力電圧が一定となることが好ましい。

しかし、前記第６図および第７図に示した電流増幅器は
、入力電流値によって入力電圧が変化するため変換誤差
を生じ、電流増幅率が変動する欠点がおる。

〔発明の目、的〕

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、入力電圧が入力電流に依存せ
ずに一定となシ、変換係数の誤差を小さくできる電流・
電流変換回路を提供することである。

〔発明の概要〕

すなわち、この発明においては、上記の目的を達成する
ために、オペアンプとこのオペアンプの出力によって導
通制御されるトランジスタとによって帰還増幅器を構成
し、上記トランジスタのエミッタが基準電圧に等しくな
るように制御するもので、上記トランジスタのエミッタ
に入力電゛流を供給し、このトランジスタのコレクタか
ら出力電流を得るようにしている。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して説明
する。第１図は電九・電流変換回路の原理図を示してい
る。図において、Ａはオペアンプで、このオイアン７’
Ａの非反転入力端（＋）には、基準電圧Ｖｒｅｆが印加
される基準電圧入力端子ｒｅｆが接続され、出力端には
トランジスタＱ７のペースが接続される。上記基準電圧
入力端子ｒｅｆには接地点が接続され、上記トランジス
タＱ７のエミッタには上記オペアンプＡの反転入力端（
−）が接続される。また、上記トランジスタＱ７のエミ
ッタには、入力電流１１ｎが供給される入力端子１１が
接続され、コレクタには出力電流Ｉ。ｕｔを得るだめの
出力端子１２が接続される。そして、上記入力端子１１
と負電源−Ｅとの間にはバイアス用の電流源■、が、上
記出力端子１２と正電原生Ｅとの間にはバイアス用の電
流理工、がそれぞれ接続されて成る。

次に、上記のような構成において動作を説明する。上記
オペアンプＡとトランジスタＱ７とは電圧７才ロワ回路
を構成しておシ、入力電圧Ｖｌｎが一定となるように制
御を行なう。この回路においては、入力電圧■１ｎは次
式（１）で表わされる。

ｖｉｎ＝Ｖｒａｆ　＋■ＯＩ　　　　　　　　　　　　
＋・（＋）ここで、基準電圧ｖｒｏｆはＱＶであり、オ
ペアンプＡの入力オフセット電圧Ｖ。８が無視できるも
のとすると、ｒ　Ｖｉｎ＝■ｒｅｆ　＝Ｑ　Ｊとガって
入力電圧Ｖｉｎは一定となる。今、トランジスタＱ、の
ベース接地電流増幅率をαとすると、入力電流１１ｎと
出力電流Ｉ。ｕｔＯ間には次式（２）に示す関係がある
。

α（Ｉ。−”　１ｎ）＝Ｉｏ　＋ＩｏｕｔＩｏｕｔ”−
αＩｔｎ＋（α−１）Ｉｏ　　　　・・・（２）ここで
、αが１に等しいとすると、 ■。ｕｔ”−１１ｎ　　　　　　　　　　　　　　・・
・（３）となる。すなわち、出力電流工。鱈は入力電流
”ｉｎに比例しておシ、電流・電流変換器の動作を行な
う。

このような構成によれば、入力電圧Ｖｉｎが入力電流Ｉ
ｉｎに依存せずに一定となシ、変換係数の誤差を小さく
できる。

第２図は、前記第１図の回路の動作を確認するために形
成した実験回路を示している。図において、前記第１図
と同一構成部には同じ符号を付す。この回路では、バイ
アス電流ＩＯを供給する電流源Ｉ、、Ｉ、として、それ
ぞれ２つのカレントミラー回路１３ｍ、１３ｂおよび１
４ｇ、１４ｂを設けている。すなわち、トランジスタＱ
、のエミッタには、トランジスタＱ８のコレクタ、エミ
ッタ間、およびＱ、のコレクタ、エミッタ間を介して負
電源−Ｅが接続される。上記トランジスタＱ、のペース
にはトランジスタＱ１゜のペースが、Ｑ、のペースニハ
トランジスタＱｌｌのペースがそれぞれ相互接続される
。上記トランジスタＱ１゜のエミッタには、Ｑ□１のコ
レクタが接続され、このトランジスタＱｌｌのエミッタ
には負電源−Ｅが接続される。

そして、上記トランジスタＱ１゜のペース、コレクタ間
が接続され、上記トランジスタＱ、のべ一−ス、コレク
タ間が接続される。上記トランジスタＱｓ＊Ｑｚｏから
なる回路部１３ａと、Ｑ、ＩＱ□１からなる回路部１３
ｂが全体として一つのカレントミラー回路を構成してい
る。上記トランジスタＱ７のコレクタには、トランジス
タＱｌ！ＩＱ１Ｂのコレクタ、エミッタ間、および抵抗
Ｒ１をそれぞれ介して正電極＋Ｅが接続される。上記ト
ランジスタＱ１！ＩＱ１ｍのペースには、トランジスタ
Ｑ　１４　＋　Ｑ　ｌｓのペースがそれぞれ接続される
。上記トランジスタＱ１４のエミッタには、トランジス
タＱ１８のコレクタが接続され、このトランジスタＱ０
のエミッタには、抵抗Ｒ８を介して正電原生Ｅが接続さ
れる。そして、上記トランジスタＱｘｍｔＱｔａのペー
ス、コレクタ間がそれぞれ接続される。上記トランジス
タＱ１１１Ｑ１４およびＱｔｓｐＱｌｇからなる各々の
回路部１４＆、１４ｂが全体として一つのカレントミラ
ー回路を構成している。また、上記トランジスタＱ１４
のコレクタには、抵抗Ｒ３を介して前記トランジスタＱ
１゜のコレクタが接続される。なお、入力端子１１とト
ランジスタ９丁のエミッタ間に挿入された抵抗Ｒ４は、
実験に使用する電源から発生するサージ電圧−に対する
保護抵抗であ夛、回路動作上なくても良い。

上記のような構成において、正電源＋Ｅを＋１５ｖ１負
電源−Ｅを一１５Ｖに設定し、この電源電圧でオペアン
プＡを駆動するとともに、抵抗Ｒ１１Ｒｔ　ｔｌＯｋＱ
、Ｒ３を２７０　ｋ、Ｑ、およびＲ４を１ｋＱに設定す
る。これによって、電流■。は約１００μＡとなる。

第３図は、入力電流１１ｎを±１００μＡの範囲内で変
化させた場合の実測値（出力電流ｌ。ｕｔ）を示してい
る。図示するように、削成（３）で示した入力電流”ｉ
ｎと出力電流工。ｕｔとの関係が正確に実現できておシ
、リニアリティ、変換精度共に充分高いことがわかる。

なお、入力電流Ｉｉｎが１００μＡ付近で出力電流Ｉ。

ｕｔが飽和しているのは、入力電流１１ｎがバイアス電
流工。と等しくなシ、出力電流工。ｕｔを供給できなく
なった事に起因している。しかし、入力電流Ｉｉｎが一
１００μλ付近ではこの制約は無く、トランジスタＱ、
の最大能力まで電流を流す事が可能である。

第４図は、前記第１図に示した電流・電流変換回路を用
いて形成した電圧・電圧変換器を示している。入力端子
１１と接地点間には、入力抵抗Ｒ１ｎおよび信号源１５
が配設され、出力端子１２と接地点間には、出力抵抗Ｒ
８ｕｔおよびバイアス電源１６が配設されて成る。

今、信号源１５から発生される電圧をＶｓとすると、入
力電流１１ｎは、 Ｉ　１　ｎ＝Ｖｓ／Ｒｔ。　　　　　　　　　　−（＋
）である。上記バイアス電源１６の電圧をＶＢとすると
、出力電圧Ｖ。ｕｔは、 Ｖｏｕｔ＝ｖ７１−　Ｒｏｕｔ　’　Ｉｏｕｔで示され 「■８−０」の時、 ”ｏｕｔ　＝ｖＢ−（Ｇ） ｒ　Ｖｓ　＞ｏ　ＪＯ時１ ｒＶ’ｓ＜ＯＪＯ時、 ■ｏｕｔ　＝ＶＢ　−Ｒｏｕｔ・工。ｕｔ　　　　　　
　　・・・（曾）となシ、信号源電圧■８の値が抵抗値
比（Ｒｏｕｔ／Ｒｉｎ）に応じて増幅された出力電圧■
。鱈が得られる。なお、バイアス電源１６の電圧ＶＢは
、正の電圧（０，７Ｖ以上）に設定すれば良い。

第５図は、この発明の他の実施例を示すもので、前記第
１図におけるトランジスタＱ、のコレクタと出力端子１
２との間に、トランジスタＱ１ｍを設けるとともに、こ
のトランジスタＱ　１　ｍのベースにバイアス電圧Ｖｎ
ｎ（例えば１．４　Ｖ　）を印加するバイアス電圧発生
回路１２を設けたものである。上記バイアス電圧発生回
路１７は、正電原子Ｅと接地点間に直列接続される抵抗
Ｒ８１およびトランジスタＱ　ｓｒ　ｐ　Ｑ　１ｇから
成る。

上記のような構成において、トランジスタＱ１６はエミ
ッタ７オロワとして働くもので、トランジスタＱ７のコ
レクタ、エミッタ間電圧ＶＣＥを一定の電圧に設定する
。このような構成におしても前記第１図に示した実施例
と基本的には同様な動作を行ない、同じ効果が得られる
。

〔発明の効果〕

以上説明したようにこの発明によれば、入力電圧が入力
電流に依存せずに一定となシ、変換係数の誤差を小さく
できる電流・電流変換回路が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る電流・電４流変換回
路を説明するための図、第２図は上記第１図の回路の動
作特性を測定するために使用した実験回路図、第３図は
上記第２図の回路における入力電流−出力電流特性を示
す図、第４図および第５図はそれぞれこの発明の他の実
施例を説明するための回路図、第６図および第７図はそ
れぞれ従来の電流・電流変換回路を説明するだめの図で
ある。 Ａ・・・オペアンプ、Ｑ７・・・トランジスタ、Ｉｉｎ
・・・入力電流、■。鱈・・・出力電流、Ｖｒｅｆ・・
・基準電圧。 出願人代理人　　弁理士　鈴　江　武　音節１図 Ｅ 第４ｖｌＡ 第５図

Claims (1)

【特許請求の範囲】
1. 一方の入力端に基準電圧が印加されるオペアンプと、こ
   のオペアンプの出力によってエミッタ電圧が上記基準電
   圧に等しくなるように制御されるトランジスタとを具備
   し、上記トランジスタのエミッタ側に供給される入力電
   流に比例する出力電流をこのトランジスタのコレクタ側
   から得ることを特徴とする電流・電流変換回路。