JPH0610443Y2 - 対数変換回路 - Google Patents
対数変換回路Info
- Publication number
- JPH0610443Y2 JPH0610443Y2 JP2626390U JP2626390U JPH0610443Y2 JP H0610443 Y2 JPH0610443 Y2 JP H0610443Y2 JP 2626390 U JP2626390 U JP 2626390U JP 2626390 U JP2626390 U JP 2626390U JP H0610443 Y2 JPH0610443 Y2 JP H0610443Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- conversion circuit
- logarithmic conversion
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、トランジスタ差動対を非線形素子として用い
た対数変換回路に関する。
た対数変換回路に関する。
第２図は、従来の対数変換回路の一例を説明する為の図
である。
である。
同図において、１３は演算増幅器、１４は非線形素子で
あるダイオード、１５はバイアス電圧源である。このよ
うな回路においては、その入力電流Ｉ０はダイオード１
４へ流れ、演算増幅器１３の出力には次の如き電圧Ｖ０
が得られる。
あるダイオード、１５はバイアス電圧源である。このよ
うな回路においては、その入力電流Ｉ０はダイオード１
４へ流れ、演算増幅器１３の出力には次の如き電圧Ｖ０
が得られる。
Ｖ０＝−ｆＩ０……(1) 但し、ｆは非線型素子の電流−電圧特性を示す関数であ
る。対数特性をもつダイオード１４を用いれば、入力電
流の対数変換された出力電圧が得られる。一般に、非線
型素子としては、ダイオードの順方向電流と順方向電圧
との関係を利用したものが広く知られている。
る。対数特性をもつダイオード１４を用いれば、入力電
流の対数変換された出力電圧が得られる。一般に、非線
型素子としては、ダイオードの順方向電流と順方向電圧
との関係を利用したものが広く知られている。
第２図の実施例は、入力電流を対数関数に応じた出力電
圧Ｖ０に変換する回路の一例を示すものである。非線型
素子としてダイオード１４を用いた例を示しており、ダ
イオードの特性は、次式のように表される。
圧Ｖ０に変換する回路の一例を示すものである。非線型
素子としてダイオード１４を用いた例を示しており、ダ
イオードの特性は、次式のように表される。
但し、ＩＦは順方向電流、ＶＦはダイオードの順方向電
圧、ＩＳは飽和電流、ｑは電子の電荷、ｋはボルツマン
定数、Ｔは絶対温度である。
圧、ＩＳは飽和電流、ｑは電子の電荷、ｋはボルツマン
定数、Ｔは絶対温度である。
ここで、Ｋ・Ｔ／ｑを熱電圧ＶＴと置き換えて以下に説
明する。
明する。
ダイオードの順方向電圧ＶＦは、次式のように表され
る。
る。
又、ＩＦ／ＩＳ≫１とすれば、(3)式は次式の如く表さ
れる。
れる。
従って、第２図に示したようにダイオード１４を非線型
素子として用いた対数変換回路にあっては、(4)式に示
した順方向電流ＩＦの代わりに入力電流Ｉ０を置き換え
ることによって、表すことができる。出力電圧Ｖ０は、
入力電流Ｉ０の対数関数として表される。
素子として用いた対数変換回路にあっては、(4)式に示
した順方向電流ＩＦの代わりに入力電流Ｉ０を置き換え
ることによって、表すことができる。出力電圧Ｖ０は、
入力電流Ｉ０の対数関数として表される。
第２図の対数変換回路は、非線形素子としてダイオード
１４が用いられており、入力電圧Ｖ１に対して、出力電
圧Ｖ０は、ダイオード１４の順方向電圧ＶＦ（約０．７
ボルト）だけ電位が低い出力電圧となり、対数変換回路
の入出力端子間に電位差が発生する為に入出力電圧を一
定とする必要のある用途に使用する場合には好ましくな
い。又、２乃至３ボルトの低電圧源で使用する場合は、
入力電圧が順方向電圧ＶＦ分低下する為に充分に振幅が
取れない欠点がある。
１４が用いられており、入力電圧Ｖ１に対して、出力電
圧Ｖ０は、ダイオード１４の順方向電圧ＶＦ（約０．７
ボルト）だけ電位が低い出力電圧となり、対数変換回路
の入出力端子間に電位差が発生する為に入出力電圧を一
定とする必要のある用途に使用する場合には好ましくな
い。又、２乃至３ボルトの低電圧源で使用する場合は、
入力電圧が順方向電圧ＶＦ分低下する為に充分に振幅が
取れない欠点がある。
更に、ダイオードには、増幅作用は存在しない為に、比
較的大きな電流をバイアス電流として流す必要がある為
に、消費電流が大きくなる欠点があり、省電流化には好
ましくない。
較的大きな電流をバイアス電流として流す必要がある為
に、消費電流が大きくなる欠点があり、省電流化には好
ましくない。
無論、第２図の対数変換回路は、演算増幅器１３が用い
られている為に、オフセットが発生して入力電圧の対数
変換に好ましくない影響を与える欠点がある。
られている為に、オフセットが発生して入力電圧の対数
変換に好ましくない影響を与える欠点がある。
本考案は、上述の如き課題に基づいてなされたもので、
その主な目的は、入出力電圧端子間に電位差を発生する
ことのない対数変換回路を提供するものである。
その主な目的は、入出力電圧端子間に電位差を発生する
ことのない対数変換回路を提供するものである。
本考案の他の目的は、非線型素子のバイアス電流を自動
補正してオフットの発生を解消した対数変換回路を提供
するものである。
補正してオフットの発生を解消した対数変換回路を提供
するものである。
本考案は、他の目的は、消費電流を低減できる対数変換
回路を提供するものである。
回路を提供するものである。
本考案の対数変換回路は、演算増幅器の反転入力端子と
その出力端子間に、バイアス電流が制御されたトランジ
スタ差動対を用い、該トランジスタ差動対を形成するト
ランジスタのベースを夫々接続して該トランジスタ差動
対を非線形素子として用いたものである。
その出力端子間に、バイアス電流が制御されたトランジ
スタ差動対を用い、該トランジスタ差動対を形成するト
ランジスタのベースを夫々接続して該トランジスタ差動
対を非線形素子として用いたものである。
本考案の対数変換回路は、演算増幅器の反転入力端子と
出力端子間に接続される非線型素子としてトランジスタ
差動対を用いたので、それ自体が利得を有する素子とし
たことによって、オフセットの発生の低減と消費電流の
低減が図られるものである。
出力端子間に接続される非線型素子としてトランジスタ
差動対を用いたので、それ自体が利得を有する素子とし
たことによって、オフセットの発生の低減と消費電流の
低減が図られるものである。
第１図は、本考案に係る対数変換回路の一実施例であ
り、図において、１は入力端子、２は出力端子、３は演
算増幅器、４は非線型素子である。非線型素子４は、ト
ランジスタＱ１，Ｑ２からなるトランジスタ差動対と、
トランジスタＱ１のコレクタに接続されたダイオード接
続されたトランジスタＱ３とトランジスタＱ４からなる
電流ミラー回路５と、トランジスタＱ２のコレクタに接
続されたダイオード接続されたトランジスタＱ５とトラ
ンジスタＱ６からなる電流ミラー回路６と、トランジス
タＱ７乃至Ｑ９からなる電流ミラー回路７と、電流源回
路８から構成されており、トランジスタＱ３乃至Ｑ６の
エミッタは、夫々電源端子９に接続され、電圧源Ｂに接
続され、トランジスタＱ７，Ｑ８のエミッタは接地され
ている。更に、トランジスタＱ１のベースは、トランジ
スタＱ６とＱ８の共通接続されたコレクタに接続される
と共に、演算増幅器３の反転入力端子に接続されてい
る。トランジスタＱ２のベースは、演算増幅器３の出力
端子に接続されている。演算増幅器３の正転入力端子に
は、バイアス電圧源１１が接続されている。入力端子１
と演算増幅器３の反転入力端子間に抵抗１０が接続され
ている。
り、図において、１は入力端子、２は出力端子、３は演
算増幅器、４は非線型素子である。非線型素子４は、ト
ランジスタＱ１，Ｑ２からなるトランジスタ差動対と、
トランジスタＱ１のコレクタに接続されたダイオード接
続されたトランジスタＱ３とトランジスタＱ４からなる
電流ミラー回路５と、トランジスタＱ２のコレクタに接
続されたダイオード接続されたトランジスタＱ５とトラ
ンジスタＱ６からなる電流ミラー回路６と、トランジス
タＱ７乃至Ｑ９からなる電流ミラー回路７と、電流源回
路８から構成されており、トランジスタＱ３乃至Ｑ６の
エミッタは、夫々電源端子９に接続され、電圧源Ｂに接
続され、トランジスタＱ７，Ｑ８のエミッタは接地され
ている。更に、トランジスタＱ１のベースは、トランジ
スタＱ６とＱ８の共通接続されたコレクタに接続される
と共に、演算増幅器３の反転入力端子に接続されてい
る。トランジスタＱ２のベースは、演算増幅器３の出力
端子に接続されている。演算増幅器３の正転入力端子に
は、バイアス電圧源１１が接続されている。入力端子１
と演算増幅器３の反転入力端子間に抵抗１０が接続され
ている。
次に、第１図の対数変換回路に用いられた非線型素子４
の対数変換関数について説明する。
の対数変換関数について説明する。
入力端子１に入力電圧Ｖ２が印加されると、抵抗１０に
は、次式で表される電流Ｉ２が流れる。
は、次式で表される電流Ｉ２が流れる。
Ｉ２＝Ｖ２／Ｒ１０……(1) （但し、Ｒ１０は抵抗１０の抵抗値） この電流Ｉ２は非線型回路４のトランジスタ差動対を形
成するトランジスタＱ１のベース及びトランジスタ
Ｑ６，Ｑ８の共通接続されたコレクタに電流Ｉ２が供給
される。差動対トランジスタＱ１、Ｑ２に電流源回路８
によってバイアス電流Ｉ１が供給されるようになされ、
トランジスタＱ１，Ｑ２のコレクタ電流としてＩ３，Ｉ
４が流れる。従って、コレクタ電流Ｉ３．Ｉ４は、次式
の如き電流が流れる。
成するトランジスタＱ１のベース及びトランジスタ
Ｑ６，Ｑ８の共通接続されたコレクタに電流Ｉ２が供給
される。差動対トランジスタＱ１、Ｑ２に電流源回路８
によってバイアス電流Ｉ１が供給されるようになされ、
トランジスタＱ１，Ｑ２のコレクタ電流としてＩ３，Ｉ
４が流れる。従って、コレクタ電流Ｉ３．Ｉ４は、次式
の如き電流が流れる。
Ｉ３＝（Ｉ１＋Ｉ２）／２……(2) Ｉ４＝（Ｉ１−Ｉ２）／２……(3) 又、電流ミラー回路５，６の出力段からトランジスタＱ
１，Ｑ２のコレクタ電流Ｉ３，Ｉ４と等しい電流Ｉ５，
Ｉ６が夫々トランジスタＱ４，Ｑ６を介して流れる。ト
ランジスタＱ４のコレクタからミラー電流Ｉ５が電流ミ
ラー回路７のバイアス段を形成するトランジスタＱ７，
Ｑ９に供給される。電流ミラー回路７の出力段のトラン
ジスタＱ８には、ミラー電流Ｉ６と電流Ｉ２が供給され
るようになされ、トランジスタＱ８のミラー電流Ｉ７と
しては、次式に示したミラー電流で供給される。
１，Ｑ２のコレクタ電流Ｉ３，Ｉ４と等しい電流Ｉ５，
Ｉ６が夫々トランジスタＱ４，Ｑ６を介して流れる。ト
ランジスタＱ４のコレクタからミラー電流Ｉ５が電流ミ
ラー回路７のバイアス段を形成するトランジスタＱ７，
Ｑ９に供給される。電流ミラー回路７の出力段のトラン
ジスタＱ８には、ミラー電流Ｉ６と電流Ｉ２が供給され
るようになされ、トランジスタＱ８のミラー電流Ｉ７と
しては、次式に示したミラー電流で供給される。
Ｉ７＝（Ｉ１＋Ｄ２）／２……(4) 又、差動対トランジスタＱ１，Ｑ２のベース・エミッタ
間電圧ＶBE1,ＶBE2は、次式のように表される。
間電圧ＶBE1,ＶBE2は、次式のように表される。
本考案の対数変換回路の出力電圧Ｖ０は、差動対をなす
トランジスタＱ１，Ｑ２のベース間の電圧ΔＶであるの
で、 Ｖ０＝ΔＶ＝ＶBE1−ＶBE2……(7) となる。
トランジスタＱ１，Ｑ２のベース間の電圧ΔＶであるの
で、 Ｖ０＝ΔＶ＝ＶBE1−ＶBE2……(7) となる。
従って、(7)式に(5),(6)式を夫々代入して出力電圧Ｖ０
を求めると、出力電圧Ｖ０は次式のように表される。
を求めると、出力電圧Ｖ０は次式のように表される。
従って、第１図の対数変換回路は、(8)式で示した対数
関数を有する出力電圧Ｖ０に入力電圧ＶＩＮが変換され
ることが明らかである。
関数を有する出力電圧Ｖ０に入力電圧ＶＩＮが変換され
ることが明らかである。
本考案の対数変換回路は、演算増幅器３の反転入力端子
に、トランジスタＱ１のベースが接続され、その出力端
子には、トランジスタＱ２のベースが接続され、非線型
素子４として差動対トランジスタＱ１，Ｑ２が用いられ
ている。そのトランジスタ差動対のバイアス電流が電流
源回路８によって定電流化され、且つ電流ミラー回路
５，６及び７によって安定化されるように構成されてお
り、従って、演算増幅器３の入出力端子間には、無信号
時には、電位差が発生しない。無論、トランジスタ差動
対によるオフセットも発生することがない。更に、電源
電圧が２乃至ボルトの低電圧源であっても効率のよい対
数変換が可能となる。
に、トランジスタＱ１のベースが接続され、その出力端
子には、トランジスタＱ２のベースが接続され、非線型
素子４として差動対トランジスタＱ１，Ｑ２が用いられ
ている。そのトランジスタ差動対のバイアス電流が電流
源回路８によって定電流化され、且つ電流ミラー回路
５，６及び７によって安定化されるように構成されてお
り、従って、演算増幅器３の入出力端子間には、無信号
時には、電位差が発生しない。無論、トランジスタ差動
対によるオフセットも発生することがない。更に、電源
電圧が２乃至ボルトの低電圧源であっても効率のよい対
数変換が可能となる。
又、非線型素子がトランジスタＱ１，Ｑ２からなる差動
対で構成されており、それ自体に利得を有している為
に、そのバイアス電流を小さく設定することができる。
対で構成されており、それ自体に利得を有している為
に、そのバイアス電流を小さく設定することができる。
無論、電流ミラー回路５乃至７は、第１図の実施例に限
定することなく、公知の種々のものが適応できることは
言うまでもない。又、差動対トランジスタは、ＰＮＰト
ランジスタを用いても良いことは明らかである。
定することなく、公知の種々のものが適応できることは
言うまでもない。又、差動対トランジスタは、ＰＮＰト
ランジスタを用いても良いことは明らかである。
本考案の対数変換回路は、非線型素子としてトランジス
タ差動対が用いられており、その結果としてトランジス
タ差動対のバイアス電流を安定化するべく電流ミラー回
路を用いて制御することが容易となる利点があり、オフ
セットが発生しようとする場合であっても、自動的に補
正してバイアス電流を安定する特徴を有する。
タ差動対が用いられており、その結果としてトランジス
タ差動対のバイアス電流を安定化するべく電流ミラー回
路を用いて制御することが容易となる利点があり、オフ
セットが発生しようとする場合であっても、自動的に補
正してバイアス電流を安定する特徴を有する。
従って、無信号時は、対数変換回路の入出力端子間に電
位差が発生しない利点があり、本考案の対数変換回路を
２乃至３ネボルトの低電圧源で使用した場合であって
も、出力信号電圧が充分な振幅が取れる為に歪みの発生
しない変換特性の良い対数変換回路を提供できる利点が
ある。
位差が発生しない利点があり、本考案の対数変換回路を
２乃至３ネボルトの低電圧源で使用した場合であって
も、出力信号電圧が充分な振幅が取れる為に歪みの発生
しない変換特性の良い対数変換回路を提供できる利点が
ある。
更に、本考案の対数変換回路は、トランジスタ差動対が
用いられている為に、それ自体に利得を有する為に消費
電流を低減できる利点がある。
用いられている為に、それ自体に利得を有する為に消費
電流を低減できる利点がある。
【図面の簡単な説明】 第１図は、本考案の対数変換回路の一実施例を示す回路
図、第２図は、従来の対数変換回路の一例を示す回路図
である。 ３：演算増幅回路，４：非線型素子，５乃至７：電流ミ
ラー回路，８：電流源回路，１１：バイアス電圧源
図、第２図は、従来の対数変換回路の一例を示す回路図
である。 ３：演算増幅回路，４：非線型素子，５乃至７：電流ミ
ラー回路，８：電流源回路，１１：バイアス電圧源
Claims (1)
- 【請求項１】演算増幅器の反転入力端子とその出力端子
間に、トランジスタ差動対を形成するトランジスタのベ
ースを夫々接続して該トランジスタ差動対を非線形素子
として用いたことを特徴とする対数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2626390U JPH0610443Y2 (ja) | 1990-03-15 | 1990-03-15 | 対数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2626390U JPH0610443Y2 (ja) | 1990-03-15 | 1990-03-15 | 対数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03119252U JPH03119252U (ja) | 1991-12-09 |
| JPH0610443Y2 true JPH0610443Y2 (ja) | 1994-03-16 |
Family
ID=31529168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2626390U Expired - Lifetime JPH0610443Y2 (ja) | 1990-03-15 | 1990-03-15 | 対数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0610443Y2 (ja) |
-
1990
- 1990-03-15 JP JP2626390U patent/JPH0610443Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03119252U (ja) | 1991-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5184086A (en) | Differential amplifier | |
| JPH0537260A (ja) | カレント・ミラー回路 | |
| JP3315921B2 (ja) | 温度検出回路 | |
| JPH0610443Y2 (ja) | 対数変換回路 | |
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| US4439745A (en) | Amplifier circuit | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| US4356455A (en) | Amplifier | |
| JPS6343923B2 (ja) | ||
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH0347010B2 (ja) | ||
| JP2661303B2 (ja) | 変調回路 | |
| KR840001335Y1 (ko) | 증폭회로 | |
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JPH0145766B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JPS6340901Y2 (ja) | ||
| JPS6130767B2 (ja) | ||
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPS6224973Y2 (ja) | ||
| JP3355839B2 (ja) | 対数変換回路 | |
| JPS6216015Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |