JPS6256685B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は交流信号のピーク値を一定電圧区間
でクリツプするピーククリツプ回路に係り、例え
ばテレビジヨン受像機やビデオテープレコーダに
おけるビデオ信号の白信号の処理に用いる白信号
クリツプ回路等に好適なピーククリツプ回路に関
する。

第１図はビデオ信号の白信号の処理に用いる従
来のピーククリツプ回路を示している。このピー
ククリツプ回路には一対のPNPトランジスタ２，
４で構成される差動増幅器６が用いられている。
トランジスタ２のベースには電源８で与えられバ
イアス電圧Vbが抵抗１０を介して印加されると
ともに、ピーク値がクリツプされるべき入力信号
が与えられる入力端子１２が形成されている。こ
の入力端子１２にはコンデンサ１４及び抵抗１６
が直列に接続され、これらの接続点には信号源１
８より入力信号Viが与えられ、この入力信号Vi
は前記バイアス電圧とともにトランジスタ２のベ
ースに入力されている。一方、トランジスタ４の
ベースにはクリツプレベルを設定する基準電圧
Vrefが電源２０より与えられている。このよう
にベース入力が設定された各トランジスタ２，４
のエミツタは共通に接続されるとともに、共通の
定電流源２２から一定電流Ioがエミツタ電流とし
て与えられている。従つて、入力端子１２に与え
られる入力信号Viでトランジスタ２のベースの
直流レベルがトランジスタ４のベース電圧Vref
を超えたとき、前記電流Ioはトランジスタ４に流
れ、出力端子２４に現れる出力電圧は前記電圧
Vrefにトランジスタ４のベース・エミツタ間電
圧Vbeを加えた電圧値（Vref＋Vbe）にピークク
リツプされる。

このようにトランジスタのエミツタ・ベース間
を利用するピーククリツプ回路は、クリツプ電圧
付近でトランジスタ２，４の電流配分が緩やかに
移行するため、トランジスタのベース・エミツタ
間電流対電圧特性を持つている。特に、入力電圧
が比較的小さく、基準電圧Vrefとバイアス電圧
Vbとの差電圧がベース・エミツタ間電圧Vbeに
対して大きくとれない場合、クリツプ電圧付近の
出力が非線型になり易い欠点がある。また、交流
信号をクリツプする場合、ピーククリツプ回路に
はPNPトランジスタを用いる必要があるが、周知
のようにPNPトランジスタはNPNトランジスタ
に比較して容量性成分が大であり、高周波の信号
処理に過ぎない。

このようなピーククリツプ回路をビデオ信号の
白信号クリツプ回路として用いる場合、信号入力
のベースバイアスにクランプ機能を得るために
NPNトランジスタとコンデンサから成るクラン
プ回路を付加すると、第１図から明らかなように
ベース電流は外部入力端子１２の方向に流れ出す
ように成つているため、クランプ回路の付加に際
してその段間には何等かの結合回路が必要にな
り、前記のような高周波特性が悪いことに加えて
回路構成を複雑にする欠点がある。

この発明の目的は、出力が非線型になるのを改
善するとともにバツフア効果を付与し、さらに高
周波信号の処理に適したピーククリツプ回路の提
供にある。

この発明は、一定のバイアス電圧とともにピー
ク値をクリツプすべき入力信号が与えられる第１
の差動増幅器と、前記バイアス電圧と同一の電圧
又は電圧差が生じるように異なる電圧で与えられ
前記信号の10クリツプ電圧を設定する基準電圧が
バイアス電圧として与えられる第２の差動増幅器
と、第１及び第２の差動増幅器に共通に接続した
負荷より取り出される出力をバツフア回路を介し
て第１及び第２の差動増幅器に全帰還する帰還回
路とから構成したことを特徴とする。

以下、この発明の実施例を図面を参照して詳細
に説明する。

第２図はこの発明のピーククリツプ回路の実施
例を示している。図において、このピーククリツ
プ回路には第１及び第２の差動増幅器３０，３２
が設置されており、第１の差動増幅器３０は
NPNトランジスタ３４，３６、第２の差動増幅
器３２はNPNトランジスタ３８，４０でそれぞ
れ構成されている。第１の差動増幅器３０におい
て、トランジスタ３４のベースには電源４２で与
えられるバイアス電圧Vbが抵抗４４を介して印
加されるとともに、このベースに形成されている
入力端子４６に接続されたコンデンサ４８及び抵
抗５０の接続点よりピーククリツプ処理が施され
る入力信号が信号源５２から与えられている。こ
のようにベース入力が与えられるトランジスタ３
４と、第１の差動増幅器３０を構成するトランジ
スタ３６のエミツタは個別に抵抗５４，５６を介
して共通に接続されるとともに、共通の定電流源
５８に接続され、定電流Io₁が流れるように成つ
ている。一方、第２の差動増幅器３２において、
トランジスタ３８のベースには前記バイアス電圧
Vbとの関係でクリツプレベルを設定する基準電
圧Vrefが電源６０で与えられ、このトランジス
タ３８と第２の差動増幅器３２を構成するトラン
ジスタ４０のエミツタは共通に接続されるととも
に、定電流源６２に接続され、定電流Io₂が流れ
るように成つている。

このように構成された第１及び第２の差動増幅
器３０，３２のトランジスタ３６，４０のコレク
タには、第１及び第２の差動増幅器３０，３２に
対する共通の負荷として抵抗６４が接続されてい
る。この抵抗６４に現れるピーククリツプ出力
は、バツフア回路６６を介して出力端子６８から
取り出されるとともに、第１及び第２の差動増幅
器３０，３２に帰還回路７０より反転位相入力と
して全帰還されている。即ち、バツフア回路６６
はトランジスタ７２で構成され、このトランジス
タ７２のコレクタには抵抗６４及びトランジスタ
３４，３８とともに電源入力端子７４より電源電
圧Vccが印加され、そのベースは抵抗６４とトラ
ンジスタ３６，４０のコレクタとの接続点に接続
され、またそのエミツタは抵抗７６を介して基準
電位点（GND）に接続されるとともに、トラン
ジスタ３６，４０のベースに接続されている。各
トランジスタ７２及びトランジスタ３６，４０の
エミツタ・ベース間の結合によつて前記帰還回路
７０が形成されている。

このように構成されたピーククリツプ回路にお
いて、第１の差動増幅器３０には反転位相入力と
してピーククリツプ出力が帰還回路７０を介して
全帰還されているため、第１の差動増幅器３０は
利得１のバツフア回路として機能し、発振を防止
するためにエミツタに接続した抵抗５４，５６の
抵抗値を適当な値に設定してその利得を低下させ
ている。一方、第２の差動増幅器３２は比較器と
して機能させるため、その閉ループ利得は大きく
設定するものとする。

第３図はこのピーククリツプ回路の動作波形を
示している。第３図において、Ａは入力端子４６
に与えられる入力信号Vi（ｔ）がバイアス電圧
Vbに重畳した状態でトランジスタ３４のベース
に加えられるベース入力波形を示している。この
場合において、バイアス電圧Vbと交流信号Vi
（ｔ）との合成電圧値｛Vi（ｔ）＋Vb｝が基準電
圧Vrefに比較して同一か又は低い場合｛Vi
（ｔ）＋Vb≦Vref｝、第１の差動増幅器３０は通常
のバツフア回路として機能し、電流Io₁はその信
号レベルによりトランジスタ３４，３６に振り分
けられる結果、出力Vo（ｔ）はVo（ｔ）＝Vi
（ｔ）＋Vbとなつて、出力端子６８から取り出さ
れる。一方、比較器として機能する第２の差動増
幅器３２おいては、基準電圧Vrefと出力Vo
（ｔ）との関係がVo（ｔ）＜Vrefとなつているこ
とから、電流Io₂の殆どがトランジスタ３８に流
れるため、抵抗６４の電圧降下には何等影響を及
ぼさない。

また、前記合成電圧値｛Vi（ｔ）＋Vb｝が基準
電圧Vrefに比較して高くなつた場合｛Vi（ｔ）＋
Vb＞Vref｝、出力｛Vi（ｔ）＋Vb｝が第２の差動
増幅器３２の入力となつているため、基準電圧
Vrefと出力Vo（ｔ）との関係がVo（ｔ）＞Vrefと
なつて前記の場合とは逆の関係になるため、瞬時
に電流Io₂がトランジスタ４０を流れる。この結
果、抵抗６４の電圧降下が増加し、Vo（ｔ）＝
Vrefとなるように帰還作用が働くことに成る。
第３図Ｂは、この結果得られた出力Vo（ｔ）の
波形を示している。即ち、出力Vo（ｔ）の波形
は基準電圧Vrefと、バイアス電圧Vbとの差電圧
（Vref−Vb）で与えられるクリツプレベルでクリ
ツプされている。なお、前記電流Io₁，Io₂はクリ
ツプレベル（Vref−Vb）により抵抗６４の電圧
降下を十分に確保できる適当な電流値に設定する
ものとする。

以上説明したようにこのピーククリツプ回路に
よれば、クリツプレベルの設定が非常に容易に成
るとともに、第１及び第２の差動増幅器３０，３
２に帰還回路７０によつて出力が全帰還されてい
るため、従来回路で生じていたベース・エミツタ
間電圧の持つ非線型性が大幅に改善できる。しか
もこの実施例の場合、各差動増幅器３０，３２は
NPNトランジスタで構成しているため、高周波
特性を悪化させる容量性成分を少なくすることが
でき、例えばビデオ信号等の高周波信号のピーク
クリツプに適した良好な周波数特性を得ることが
できる。

また、このピーククリツプ回路を集積回路
（IC）で構成する場合、ICはトランジスタや抵抗
の整合精度が極めて高いため、第１の差動増幅器
３０に与えるバイアス電圧Vb及び第２の差動増
幅器３２にバイアス電圧として与える基準電圧
Vrefを抵抗分割とバツフア回路による共通のバ
イアス回路で形成すれば、クリツプレベルを精度
よく設定できるとともに、温度係数の整合を採る
ことができる。第４図はこの場合の具体的実施例
を示し、バイアス回路８０は抵抗８２，８４，８
６及びダイオード８８，９０の直列回路で電源電
圧Vccを分割し、この結果得られた電圧Vb′，
Vref′はバツフア回路としてのトランジスタ９２
又は９４を介してトランジスタ３４又は３８のベ
ースに与えられ、それぞれバイアス電圧Vb又は
基準電圧Vrefが設定されている。トランジスタ
９４には定電流源９６によつて定電流が与えら
れ、このトランジスタ９４及びダイオード８８，
９０は温度係数を補償するために付加され、この
実施例の場合、温度特性の改善が図られている。
この実施例の場合、前記実施例の抵抗７６に代え
て定電流源９８が用いられている。

なお、実施例では入力信号として交流信号を用
いているが、この発明のピーククリツプ回路はこ
の種の交流信号のピーククリツプだけでなくビデ
オ信号等、各種の信号のクリツプに用いることが
できるものである。さらにトランジスタ３４は
NPNトランジスタを使用しているので、ベース
電流が入力端子４６へ流れ出すことがないため、
トランジスタ９２とコンデンサ４８で構成される
クランプ回路は結合回路を介すことがなくピーク
クリツプ回路に直結することができ、回路構成が
簡素化される。

以上説明したようにこの発明によれば、第１及
び第２の差動増幅器を用いるとともに、各増幅器
の共通の負荷より出力を各増幅器に全帰還したこ
とにより、出力が非線型になるのを改善できると
ともにバツフア効果が付与され、さらに高周波信
号の処理に適したピーククリツプ回路として構成
することができる。

【図面の簡単な説明】

第１図は従来のピーククリツプ回路を示す回路
図、第２図はこの発明のピーククリツプ回路の実
施例を示す回路図、第３図Ａ及びＢはその動作波
形を示す波形説明図、第４図この発明のピークク
リツプ回路の具体的実施例を示す回路図である。 ３０……第１の差動増幅器、３２……第２の差
動増幅器、６４……負荷としての抵抗、６６……
バツフア回路、７０……帰還回路。

Claims (1)

【特許請求の範囲】
1. １ 一定のバイアス電圧とともにピーク値をクリ
   ツプすべき入力信号が与えられる第１の差動増幅
   器と、前記バイアス電圧と同一の電圧又は電圧差
   が生じるように異なる電圧で与えられ前記入力信
   号のクリツプ電圧を設定する基準電圧がバイアス
   電圧として与えられる第２の差動増幅器と、第１
   及び第２の差動増幅器に共通に接続した負荷より
   取り出される出力をバツフア回路を介して第１及
   び第２の差動増幅器に全帰還する帰還回路とから
   構成したことを特徴とするピーククリツプ回路。