JPS58108814A

JPS58108814A - ピ−ククリツプ回路

Info

Publication number: JPS58108814A
Application number: JP56208896A
Authority: JP
Inventors: Kaoru Izawa; 伊澤　芳; Masaharu Ishida; 正治石田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1981-12-23
Filing date: 1981-12-23
Publication date: 1983-06-29
Also published as: JPS6256685B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は交流信号のピーク値を一定電圧区間でクリッ
プするピーククリップ回路に係り、例えばテレビジーン
受像機やビデオテープレコーダにおけるビデオ信号の白
信号の処理に用いる白信号クリップ回路等に好適なピー
ククリップ回路に関する。

１１図はビデオ信号の白信号の処理に用いる従来のピー
ククリップ回路を示している。このピーククリップ回路
には一対のＰＮＰ　トランジスタ２．４で構成される差
動増幅器６が用いられている。

トランジスタ２のベースには電源８で与えられバイアス
電圧ｖｂが抵抗１０を介して印加されるとともに、ピー
ク値がクリップされるべき入力信号が与えられる入力端
子１２が形成されている。この入力端子１２にはコンデ
ンサ１４及び抵抗１６が直列に接続され、これらの接続
点には信号ｆｉｌ　　　　　　　−８より入力信号Ｖｉ
が与えられ、この人力信号Ｖｉは前記バイアス電圧とと
もにトランジスタ２のベースに入力されている。一方、
トランジスタ４のベースにはクリップレベルを設定する
基準電圧Ｖ　ｒｅｆが電源２０より与えられている。こ
のようにベース入力が設定された各トランジスタ２．４
のエミッタは共通に接続されるとともに、共通の定電流
源２２から一定電流１ｏがエミッタ電流として与えられ
ている。従って、入力端子１２に与えられる入力信号Ｖ
ｉでトランジスタ２のベースの直流レベルがトランジス
タ４のベース電圧Ｖｒｅｆを超えたとき、前記電流Ｉｏ
はトランジスタ４に流れ、出力端子２４に現れる出力電
圧は前記電圧Ｖ　ｒｅｆにトランジスタ４のベース・エ
ミッタ間電圧Ｖｂｅを加えた電圧値（Ｖ　ｒｅｆ　＋　
Ｖ　ｂｅ）にピーククリップされる。

このようにトランジスタのエミッタ・ベース間を利用す
るピーククリップ回路は、クリップ電圧付近でトランジ
スタ２．４の電流配分が緩やかに移行するため、トラン
ジスタのベース・エミッタ関電流対電圧特性を持ってい
る。特に、入力電圧が比較的小さく、基準電圧Ｖ　ｒｅ
ｆとバイアス電圧ｖｂとの差電圧がベース・エミッタ間
電圧Ｖｂｅに対して大きくとれない場合、クリップ電圧
付近の出力が非線型になり易い欠点がある。また、交流
信号をクリップする場合、ピーククリップ回路にはＰＮ
Ｐ　）ランジスタを用いる必要があるが、周知のように
ＰＮＰ　）ランジスタはＮＰＮ　）ランジスタに比較し
て容量性成分が大であり、高周波の信号処理に適さない
。

このようなピーククリップ回路をビデオ信号の白信号ク
リップ回路として用いる場合、信号入力のベースバイア
スにクランプ機能を得るためにＮＰＮ）ランジスタとコ
ンデンサから成るクランプ回路を付加すると、第１図か
ら明らかなようにベース電流は外部入力端子１２の方向
に流れ出すように成っているため、クランプ回路の付加
に際してその股間には何等かの結合回路が必要になり、
前記のような高周波特性が悪いことに加えて回路構成を
複雑にす吃欠点がある。

この発明の目的は、出力が非線型になるのを改善すると
ともにバッファ効果を付与し、さらに高周波信号の処理
に適したピーククリップ回路の提供にある。

この発明は、一定のバイアス電圧とともにピーク値をク
リップすべき入力信号が与えられる第１の差動増幅器と
、前記バイアス電圧と同一の電圧又は電圧差が生じるよ
うに異なる電圧で与えられ前記信号のクリップ電圧を設
定する基準電圧がバイアス電圧として与えられる第２の
差動増幅器と、第１及び第２の差動増幅器に共通に接続
した負荷より取り出される出力をバッファ回路を介して
第１及び第２の差動増幅器に全帰還する帰還回路とから
構成したことを特徴とする。

以下、この発明の実施例を図面を参照して詳細に説明す
る。

第２図はこの発明のピーククリップ回路の実施例を示し
ている。図において、このピーククリップ回路には第１
及び第２の差動増幅器３０．３２が設置されており、第
１の差動増幅器３０はＮＰＮトランジスタ３４．３６、
第２の差動増幅器３２はＮＰＮ　）ランジスタ３Ｂ、４
０でそれぞれ構成されている。第１の差動増幅器３０に
おいて、トランジスタ３４のベースには電源４２で与え
られるバイアス電圧ｖｂが抵抗４４を介して印加される
とともに、このベースに形成されている入力端子４６に
接続されたコンデンサ４８及び抵抗５０の接続点よりピ
ーククリップ処理が施される入力信号が信号１１５２か
ら与えられている。このようにベース入力が与えられる
トランジスタ３４と、第１の差動増幅器３０を構成する
トランジスタ３６のエミッタは個別に抵抗５４．５６を
介して共通に接続されるとともに、共通の定電流源５８
に接続され、定電流１ｏＩが流れるように成っている。

一方、第２の差動増幅器３２において、トランジスタ３
８のベースには前記バイアス電圧ｖｂとの関係でクリッ
プレベルを設定する基準電圧Ｖｒｅｆが電源６０で与え
られ、このトランジスタ３８と第２の差動増幅器３２を
構成するトランジスタ４０のエミッタは共通に接続され
るとともに、定電流源６２に接続され、定電流ｉｏ２が
流れるように成っている。

このように構成された第１及び第２の差動増幅器３０．
３２のトランジスタ３６．４０のコレクタには、第１及
び第２の差動増幅器３０．３２に対する共通の負荷とし
て抵抗６４が接続されている。この抵抗６４に現れるピ
ーククリップ出力は、バッファ回路６６を介して出力端
子６８から取り出されるとともに、第１及び第２の差動
増幅器３０．３２に帰還回路７０より反転位相入力とし
て全帰還されている。即ち、バッファ回路６６はトラン
ジスタ７２で構成され、このトランジスタ７２のコレク
タには抵抗６４及びトランジスタ３４．３８とともに電
源入力端子７４より電源電圧Ｖｃｃが印加され、そのベ
ースは抵抗６４とトランジスタ３６．４０のコレクタと
の接続点に接続され、またそのエミッタは抵抗７６を介
して基準電位点（ＧＮＤ）に接続されるとともに、トラ
ンジスタ３６．４０のベースに接続されている。各トラ
ンジスタ７２及びトランジスタ３６．４０のエミッタ・
ベース間の結合によって前記帰還回路７ｏが形成されて
いる。

このように構成されたピーククリップ回路において、第
１の差動増幅器３ｏには反転位相入力とじてピーククリ
ップ出力が帰還回路７ｏを介して全帰還されているため
、第１の差動増幅１１３０は利得１のバッファ回路とし
て機能し、発振を防止するためにエミッタに接続また抵
抗５４．５６の抵抗値を適当４値、設れ’Ｔ　＋　、、
、利得を低、。

ている。一方、第２の差動増幅器３２は比較器として機
能させるため、その閉ループ利得は大きく設定するもの
とする。

第３図はこのピーククリップ回路の動作波形を示してい
る。第３図において、Ａは入力端子４６に与えられる入
力信号Ｖｉ　　（ｔ）がバイアス電圧ｖｂに重畳した状
態でトランジスタ３４のベースに加えられるベース入力
波形を示している。この場合において、バイアス電圧ｖ
ｂと交流信号Ｖｉ（ｔ）との合成電圧値（Ｖｉ　　（ｔ
）＋Ｖｂ）　が基準電圧Ｖ　ｒｅｆに比較して同一か又
は低い場合（Ｖｔ　　（ｔ）＋ｖｂ≦Ｖｒｅｆ）、第１
の差動増幅！１３０は通常のバッファ回路として機能し
、電流１゜、はその信号レベルによりトランジスタ３４
．３６に振り分けられる結果、出力Ｖｏ　（ｔ）はＶ。

（ｔ）＝Ｖｉ　　（ｔ）＋Ｖｂとなって、出方端子６８
から取り出される。一方、比較器として機能する第２の
差動増幅器３２おいては、基準電圧Ｖｒｅｆと出力Ｖｏ
　　（ｔ）との、関係がＶｏ　　（ｔ）　＜Ｖｒｅｆと
なっている・ことから、電流１ｏ２の殆どがトランジス
タ３８に流れるため、抵抗６４の電圧降下には何等影響
を及ぼさない。

また１、前記合成電圧値（Ｖｉ　　（ｔ）＋Ｖｂ）が基
準電圧Ｖ　ｒｅｆに比較して高くなった場合（Ｖｉ（ｔ
）＋Ｖｂ＞Ｖｒｅｆ　）　、出力（Ｖｉ　　（ｔ）　＋
Ｖｂ）が第２の差動増幅器３２の入力となっているため
、基準電圧Ｖ　ｒｅｆと出力Ｖｏ　（ｔ）との関係がＶ
　ｏ　（ｔ　）　＞　Ｖ　ｒｅｆとなって前記の場合と
は逆の関係になるため、瞬時に電流Ｉｏ２がトランジス
タ４０を流れる。この結果、抵抗６４の電圧降下が増加
し、Ｖｏ　（ｔ）＝Ｖｒｅｆとなるように帰還作用が働
くことに成る。第３図Ｂは、この結果得られた出力Ｖｏ
　（ｔ）の波形を示している。即ち、出力Ｖｏ　（ｔ）
の波形は基準電圧Ｖｒｅｆと、バイアス電圧ｖｂとの差
電圧（Ｖｒｅｆ−Ｖｂ）で与えられるクリップレベルで
クリップされている。

なお、前記電流１ｏ１、ＩＣ２はクリップレベル（Ｖｒ
ｅｆ−Ｖｂ）により抵抗６４の電圧降下を十分に確保で
きる適当な電流値に設定するものとする。

以上説明したようにこのピーククリップ回路によれば、
クリップレベルの設定が非常に容易に成るとともに、第
１及び第２の差動増幅器３０．３２に帰還回路７０によ
って出力が全帰還されているため、従来回路で生じてい
たベース・エミッタ間電圧の持つ非線型性が大幅に改善
できる。しかもこの実施例の場合、各差動増幅器３０．
３２はＮＰＮ　Ｉ・ランジスタで構成しているため、高
周波特性を悪化させる容量性成分を少なくすることがで
き、例えばビデオ信号等の高周波信号のピーククリップ
に適した良好な周波数特性を得ることができる。

また、このピーククリップ回路を集積回路（ＩＣ）で構
成する場合、ＩＣはトランジスタや抵抗の整合精度が極
めて高いため、第１の差動増幅器３０に与えるバイアス
電圧ｖｂ及び第２の差動増１！！３２にバイアス電圧と
して与える基準電圧Ｖｒｅｆを抵抗分割とバッフ１回路
による共通のバイアス回路で形成すれば、クリップレベ
ルを精度よく設定できるとともに、温度係数の整合を採
ることができる、第４図はこの場合の具体的実施例を示
し、バイアス回路８０は抵抗８２．８４．８６及びダイ
オード８８．９０の直列回路で電源電圧Ｖｃｃを分割し
、この結果得られた電圧ｖｂ′、■ｒｅｆ　’はバッフ
ァ回路としてのトランジスタ９２又は９４を介してトラ
ンジスタ３４又は３８のベースに与えられ、それぞれバ
イアス電圧ｖｂ又は基準電圧Ｖ　ｒｅｆが設定されてい
る。トランジスタ９４には定電流源９６によって定電流
が与えられ、このトランジスタ９４及びダイオード８Ｂ
、９０は温度係数を補償するために付加され、この実施
例の場合、温度特性の改善が図られている。この実施例
の場合、前記実施例の抵抗７６に代えて定電流１１９Ｂ
が用いられている。

なお、実施例では入力信号として交流信号を用いている
が、この発明のピーククリップ回路はこの種の交流信号
のピーククリップだけでなくビデオ信号等、各種の信号
のクリップに用いることができるものである。さ（ｉら
にトランジスタ３４はＮＰＮ）ランジスタを使用してい
るので、ベース電流が入力端子４６へ流れ出す・ことが
ないため、トランジスタ９２とコンデンサ４８″？！構
成されるクランプ回路は結合回路を介することがなくピ
ーククリップ回路に直結することができ、回路構成が簡
素化される。

以上説明したようにこの発明によれば、第１及び第２の
差動増幅器を用いるとともに、各増幅器の共通の負荷よ
り出力を各増幅器に全帰還したことにより、出力が非線
型になるのを改善できるとともにバッファ効果が付与さ
れ、さらに高周波信号の処理に適したピーククリップ回
路として構成することができる。

【図面の簡単な説明】

第１図は従来のピーククリップ回路を示す回路図、第２
図はこの発明のピーククリップ回路の実施例を示す回路
図、第３図Ａ及びＢはその動作波形を示す波形説明図、
第４図はこの発明のピーククリップ回路の具体的実施例
を示す回路図である。３０・・・第１の差動増幅器、３２・・・第２の差動増
幅器、６ｉ４′・・・負荷としての抵抗、６６・・・バ
ッフ１回路、７０・・・帰還回路。

Claims

【特許請求の範囲】

一定のバイアス電圧とともにピーク値をクリップすべき
入力信号が与えられる第１の差動増幅器と、前記バイア
ス電圧と同一の電圧又は電圧差が生じるように異なる電
圧で与えられ前記入力信号のクリップ電圧を設定する基
準電圧がバイアス電圧として与えられる第２の差動増幅
器と、第１及び第２の差動増幅器に共通に接続した負荷
より取り出される出力をバッファ回路を介して第１及び
第２の差動増幅器に全帰還する帰還回路とから構成した
ことを特徴とするピーククリップ回路。