JPS6016972Y2 - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPS6016972Y2 JPS6016972Y2 JP1978131067U JP13106778U JPS6016972Y2 JP S6016972 Y2 JPS6016972 Y2 JP S6016972Y2 JP 1978131067 U JP1978131067 U JP 1978131067U JP 13106778 U JP13106778 U JP 13106778U JP S6016972 Y2 JPS6016972 Y2 JP S6016972Y2
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- terminal
- voltage
- constant voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Receiver Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
本考案は定電圧電源回路に係り、特に高電圧電源、例え
はカラーテレビ受像機等の電源部を集積回路ＩＣ化する
場合、該ＩＣ自身の耐圧を余り必要としない同回路に関
する。
はカラーテレビ受像機等の電源部を集積回路ＩＣ化する
場合、該ＩＣ自身の耐圧を余り必要としない同回路に関
する。
一般に定電圧電源回路は、低電圧の場合モノリシックＩ
Ｃになすことは比較的容易であり、従来から種々のＩＣ
が実用化されているが、カラーテレビ受像機の如く高電
圧を取扱う同回路は、耐圧の高いことからＩＣ化は困難
であった。
Ｃになすことは比較的容易であり、従来から種々のＩＣ
が実用化されているが、カラーテレビ受像機の如く高電
圧を取扱う同回路は、耐圧の高いことからＩＣ化は困難
であった。
そこで本考案は上記欠点を除いた新規な定電圧電源回路
を提供するもので、以下図面に従って本考案を説明する
と、第１図は本考案の同回路の基本回路図、第２図は第
１図の説明特性図、第３図は同回路の一実施例を示す回
路図である。
を提供するもので、以下図面に従って本考案を説明する
と、第１図は本考案の同回路の基本回路図、第２図は第
１図の説明特性図、第３図は同回路の一実施例を示す回
路図である。
第１図において、１は入力端子、２は直列制御トランジ
スタ、３は定電圧素子として設けたツェナーダイオード
４に電圧を印加する第１電流制限抵抗、５は上記出力端
子に一端が接続された定電圧素子であるツェナーダイオ
ード、６は第２電流制限抵抗、７，８，９，１０，１１
は各々モノリシックＩＣで構成したｔｃ１２の外部端子
、１３゜１４及び１５は各々出力電圧検出用抵抗及び可
変抵抗器、１６は出力端子、２０は直列制御トランジス
タ２のバイアス抵抗を示す。
スタ、３は定電圧素子として設けたツェナーダイオード
４に電圧を印加する第１電流制限抵抗、５は上記出力端
子に一端が接続された定電圧素子であるツェナーダイオ
ード、６は第２電流制限抵抗、７，８，９，１０，１１
は各々モノリシックＩＣで構成したｔｃ１２の外部端子
、１３゜１４及び１５は各々出力電圧検出用抵抗及び可
変抵抗器、１６は出力端子、２０は直列制御トランジス
タ２のバイアス抵抗を示す。
第１図について説明するとＩＣ１２の最大定格？［圧Ｖ
ｍ、 出力電圧Ｖｏ、ＩＣ１２のサブストレート（基板
）の電位Ｖｅ、アース電位■やを第２図の如く設定する
と、ＩＣの動作電圧Ｖｏｐ ＝ Ｖｍ −Ｖｅとなる。
ｍ、 出力電圧Ｖｏ、ＩＣ１２のサブストレート（基板
）の電位Ｖｅ、アース電位■やを第２図の如く設定する
と、ＩＣの動作電圧Ｖｏｐ ＝ Ｖｍ −Ｖｅとなる。
この場合、出力端子１６とアースとの間に接続したツェ
ナーダイオード５と第２電流制御抵抗６とによってＩＣ
上ｉの外部端子９，１１間の電位差は上記ツェナーダイ
オード５のブレークダウン電圧ｖｚ′２とすると、Ｖｚ
２に等しい。
ナーダイオード５と第２電流制御抵抗６とによってＩＣ
上ｉの外部端子９，１１間の電位差は上記ツェナーダイ
オード５のブレークダウン電圧ｖｚ′２とすると、Ｖｚ
２に等しい。
一方入力端子１と出力端子１６との間に接続した抵抗３
とツェナーダイオード４とにより外部端子７，９間の電
位差はツェナーダイオード４のツェナー電圧Ｖｚ□に等
しくなる。
とツェナーダイオード４とにより外部端子７，９間の電
位差はツェナーダイオード４のツェナー電圧Ｖｚ□に等
しくなる。
従ってＩＣ１ｉの最高電位と最低電位の差はＶｚ□十Ｖ
ｚ２となり、ＩＣ１２の動作電圧はそれほど大にならな
い。
ｚ２となり、ＩＣ１２の動作電圧はそれほど大にならな
い。
次に第３図について説明すると、直列制御トランジスタ
２はダーリントン接続された一対のトランジスタより戒
り、検出増幅段として差動対１７を設け、該差動対の一
方のトランジスタ１９のベースは出力電圧を検出する検
出手段として設けた可変抵抗器１４の可動端を介して接
続してあり、上記差動対１１の他方のトラジスタ１８の
ベースはツェナーダイオード５，５′及び第２電流制限
抵抗６によって出力電圧（−Ｖｚ）に設定されている。
２はダーリントン接続された一対のトランジスタより戒
り、検出増幅段として差動対１７を設け、該差動対の一
方のトランジスタ１９のベースは出力電圧を検出する検
出手段として設けた可変抵抗器１４の可動端を介して接
続してあり、上記差動対１１の他方のトラジスタ１８の
ベースはツェナーダイオード５，５′及び第２電流制限
抵抗６によって出力電圧（−Ｖｚ）に設定されている。
いま第３図の回路において、安定状態から何らかの原因
で出力電圧が上昇した場合、トランジスタ１８のベース
電位はその上昇分だけ上方にシフトされる。
で出力電圧が上昇した場合、トランジスタ１８のベース
電位はその上昇分だけ上方にシフトされる。
このときトランジスタ１９のベース電位は、抵抗比即ち
出力電圧検出用抵抗１３．１５及び可変抵抗器１４の各
々の値をＲ１，Ｒ２及びＲ３とし、該抵抗の中で端子１
０における可変抵抗器１４の分割点をｒとすると、分圧
比は（ｒ 十Ｒ２）／ （Ｒ１十Ｒ２＋Ｒ３）によって
設定され、そのシフト分は少い。
出力電圧検出用抵抗１３．１５及び可変抵抗器１４の各
々の値をＲ１，Ｒ２及びＲ３とし、該抵抗の中で端子１
０における可変抵抗器１４の分割点をｒとすると、分圧
比は（ｒ 十Ｒ２）／ （Ｒ１十Ｒ２＋Ｒ３）によって
設定され、そのシフト分は少い。
従ってトランジスタ１８のベース電位の方がトランジス
タ１９のベース電位よりも上るので、トランジスタ１８
のコレクタ電流が増大し、抵抗３の電圧降下が大きくな
り、出力電圧を降下させ、これに伴って出力端子１６の
電圧は定電圧化される。
タ１９のベース電位よりも上るので、トランジスタ１８
のコレクタ電流が増大し、抵抗３の電圧降下が大きくな
り、出力電圧を降下させ、これに伴って出力端子１６の
電圧は定電圧化される。
一方出力電圧が降下した場合は上述の動作の逆に上記抵
抗３における電圧降下が小さくなって出力電圧を上昇さ
せる動作を行い出力端子１６の電圧は一定に保たれる。
抗３における電圧降下が小さくなって出力電圧を上昇さ
せる動作を行い出力端子１６の電圧は一定に保たれる。
以上の様に本考案によれば、ＩＣ内に出力端子１６に現
われる変動分を検出増幅する検出増幅段を設けて、外部
端子に直列制御トランジスタ、第１及び第２電流制限用
の抵抗を接続することにより、比較的高い電圧、例えば
テレビ受像機における偏向回路用の直流電圧又は映像出
力素子への直流電圧として用いられる１１０〜１２０ポ
ルトに対して、上記ＩＣへの供給電圧が１０数ボルト抑
制でき、第１図の例で端子７が最高の電位（上述の１１
０〜１２０ボルト）、端子１１が最低の電位となり、端
子１６と１１間を１２ボルトに設定した場合、端子１１
は１１０〜１２０ボルドー１２ボルト＝９８〜１０８ボ
ルトとなり、従ってサブストレートの電位即ち端子１１
の電位は所定値上げることができる構成であり、一例と
して掲げた第３図に示す如く、定電圧素子（ツェナーダ
イオード）及び検出増幅段としての差動対１７は容易に
ＩＣ内に設けることが可能となる。
われる変動分を検出増幅する検出増幅段を設けて、外部
端子に直列制御トランジスタ、第１及び第２電流制限用
の抵抗を接続することにより、比較的高い電圧、例えば
テレビ受像機における偏向回路用の直流電圧又は映像出
力素子への直流電圧として用いられる１１０〜１２０ポ
ルトに対して、上記ＩＣへの供給電圧が１０数ボルト抑
制でき、第１図の例で端子７が最高の電位（上述の１１
０〜１２０ボルト）、端子１１が最低の電位となり、端
子１６と１１間を１２ボルトに設定した場合、端子１１
は１１０〜１２０ボルドー１２ボルト＝９８〜１０８ボ
ルトとなり、従ってサブストレートの電位即ち端子１１
の電位は所定値上げることができる構成であり、一例と
して掲げた第３図に示す如く、定電圧素子（ツェナーダ
イオード）及び検出増幅段としての差動対１７は容易に
ＩＣ内に設けることが可能となる。
第１図は本考案の定電圧電源回路の要部構成図、第２図
は第１図の説明特性図、第３図は本考案の同回路の一実
施例を示す回路図。 主な図番の説明、１・・・・・・入力端子、２・・・・
・・直列制御トランジスタ、３・・・・・・第１電流制
限抵抗、４、５．５’・・・・・・ツェナーダイオード
、６・・・・・・第２電流制限抵抗、１３，１５・・・
・・・検出用抵抗、１４・・・・・・可変抵抗器、１６
・・・・・・出力端子。
は第１図の説明特性図、第３図は本考案の同回路の一実
施例を示す回路図。 主な図番の説明、１・・・・・・入力端子、２・・・・
・・直列制御トランジスタ、３・・・・・・第１電流制
限抵抗、４、５．５’・・・・・・ツェナーダイオード
、６・・・・・・第２電流制限抵抗、１３，１５・・・
・・・検出用抵抗、１４・・・・・・可変抵抗器、１６
・・・・・・出力端子。
Claims (1)
- 入力端子が接続される第１の外部端子と、制御用電圧が
導出される第２の外部端子と、出力端子が接続される第
３の外部端子と、上記出力端子に現われる電圧を分圧す
る分圧手段に接続される第４の外部端子と、サブストレ
ートに接続される第５の外部端子と、上記第４の外部端
子と第２の外部端子との間に設けた検出増幅段と上記第
１の外部端子と第４の外部端子に接続した定電圧素子と
、上記第１及び第２の外部端子の間に接続された抵抗と
、上記第４の外部端子及びアース間に挿入した定電圧素
子とを備えた集積回路と、上記入力端子と出力端子との
間にコレクタ・エミツタ路が接続され、かつベースが上
記第２の外部端子に接続された直列制御トランジスタと
、上記入力端子と第１の外部端子及び上記第５の外部端
子とアース間に各々電流制限用の抵抗を接続したことを
特徴とする定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978131067U JPS6016972Y2 (ja) | 1978-09-19 | 1978-09-19 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978131067U JPS6016972Y2 (ja) | 1978-09-19 | 1978-09-19 | 定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5548263U JPS5548263U (ja) | 1980-03-29 |
| JPS6016972Y2 true JPS6016972Y2 (ja) | 1985-05-25 |
Family
ID=29097291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978131067U Expired JPS6016972Y2 (ja) | 1978-09-19 | 1978-09-19 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016972Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114323U (ja) * | 1976-02-26 | 1977-08-30 |
-
1978
- 1978-09-19 JP JP1978131067U patent/JPS6016972Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5548263U (ja) | 1980-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172555B1 (en) | Bandgap voltage reference circuit | |
| US4678947A (en) | Simulated transistor/diode | |
| US4685048A (en) | AC-DC transformation circuit | |
| JPS6016972Y2 (ja) | 定電圧電源回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4571536A (en) | Semiconductor voltage supply circuit having constant output voltage characteristic | |
| US5013999A (en) | Voltage generating circuit using a Schottky barrier diode | |
| US6480038B1 (en) | Bipolar comparator | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| US4529946A (en) | Differential amplifier circuit | |
| JPS631454Y2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPH0138979Y2 (ja) | ||
| JPH049617Y2 (ja) | ||
| JP2830516B2 (ja) | 電流比較器 | |
| JP2650390B2 (ja) | 比較装置 | |
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| JPS58108814A (ja) | ピ−ククリツプ回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH083769B2 (ja) | 定電流源回路 | |
| JP2000305644A (ja) | 電流発生装置 | |
| JPS5838405Y2 (ja) | 定電圧電源用集積回路の出力電圧調整回路 | |
| JPS6119135B2 (ja) | ||
| JPH022545B2 (ja) |