JPS631454Y2 - - Google Patents
Info
- Publication number
- JPS631454Y2 JPS631454Y2 JP16023282U JP16023282U JPS631454Y2 JP S631454 Y2 JPS631454 Y2 JP S631454Y2 JP 16023282 U JP16023282 U JP 16023282U JP 16023282 U JP16023282 U JP 16023282U JP S631454 Y2 JPS631454 Y2 JP S631454Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- differential amplifier
- output
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、特にIC回路で構成される増幅器，
掛算器等その他特に電流源が要求される回路に好
適なバイアス回路に関するものである。
掛算器等その他特に電流源が要求される回路に好
適なバイアス回路に関するものである。
通常、IC回路では製造上、又は小形化のため
にコンデンサの使用を避けるように設計される。
にコンデンサの使用を避けるように設計される。
そのため、特にリニヤIC回路においては直流
レベルの信号が温度の影響をうけて変動し、出力
信号の直流レベルが変動することになる。
レベルの信号が温度の影響をうけて変動し、出力
信号の直流レベルが変動することになる。
この点を簡単な差動増幅器について第１図で説
明すると、Q1〜Q3は差動増幅器を構成している
トランジスタ、Q4はバイアス電流を供給するた
めにダイオード接続されたトランジスタ、R1〜
R5は抵抗を示す。
明すると、Q1〜Q3は差動増幅器を構成している
トランジスタ、Q4はバイアス電流を供給するた
めにダイオード接続されたトランジスタ、R1〜
R5は抵抗を示す。
この回路において、入力端子T1に信号がない
時の出力端子T0の直流出力VDCを算出してみる。
時の出力端子T0の直流出力VDCを算出してみる。
まず、トランジスタQ4に流れる電流は電源
電圧をVCCとすると、 ＝VCC−VBE（Q4）／R1＋R2 ……(1) （VBE（Q4）はトランジスタQ4のベース・エミ
ツタ間順方向電圧を示す） トランジスタQ3とQ4はいわゆるカレントミラ
回路を構成しているので、抵抗R2，R3が等しい
場合は、差動増幅器のトランジスタQ3に流れる
電流1は、I1＝となる。
電圧をVCCとすると、 ＝VCC−VBE（Q4）／R1＋R2 ……(1) （VBE（Q4）はトランジスタQ4のベース・エミ
ツタ間順方向電圧を示す） トランジスタQ3とQ4はいわゆるカレントミラ
回路を構成しているので、抵抗R2，R3が等しい
場合は、差動増幅器のトランジスタQ3に流れる
電流1は、I1＝となる。
したがつて、今、差動増幅器が平衡状態にある
とすると、トランジスタQ1には１／２1なる電流 が流れるから、出力端子T0の直流出力VDCは前記
第(1)式から、 VDC＝VCC−R5 1／２ ＝VCC−R5VCC−VBE（Q4）／２（R1＋R2） ……(2) となる。
とすると、トランジスタQ1には１／２1なる電流 が流れるから、出力端子T0の直流出力VDCは前記
第(1)式から、 VDC＝VCC−R5 1／２ ＝VCC−R5VCC−VBE（Q4）／２（R1＋R2） ……(2) となる。
こゝで、直流出力VDCの温度変化dVDC／dTを算出
すると、
dVDC／dT＝R5／２（R1＋R2）・dVBE（Q4）／dT……(3
) ところで、dVBE／dT、すなわちトランジスタのベ ース・エミツタ間順方向電圧の温度係数は常温附
近で−２（mV／℃）と考えられるから、結局、
第(3)式は、 dVDC／dT＝−（R5／R2＋R1）（mV／℃） ……(4) となり、かゝる差動増幅器の直流出力VDCは、抵
抗R1，R2，R5の温度係数が一定としても第(4)式
に示すような温度係数をもつことになる。
) ところで、dVBE／dT、すなわちトランジスタのベ ース・エミツタ間順方向電圧の温度係数は常温附
近で−２（mV／℃）と考えられるから、結局、
第(3)式は、 dVDC／dT＝−（R5／R2＋R1）（mV／℃） ……(4) となり、かゝる差動増幅器の直流出力VDCは、抵
抗R1，R2，R5の温度係数が一定としても第(4)式
に示すような温度係数をもつことになる。
したがつて、電流源の電流値を抵抗R1，R2，
R3等で設定しようとすると、その値によつて直
流出力VDCの温度係数が変化するという欠点があ
る。
R3等で設定しようとすると、その値によつて直
流出力VDCの温度係数が変化するという欠点があ
る。
この考案は、かゝる従来の温度変動を除去し、
直流出力VDCが温度変化に対して一定となるよう
なバイアス回路を提供するものである。
直流出力VDCが温度変化に対して一定となるよう
なバイアス回路を提供するものである。
一方の入力端にバイアス用の基準電圧が供給さ
れている差動増幅回路の出力端を、直列接続した
２個のPN接合部を負荷とするエミツタホロワト
ランジスタのベースに接続し、前記直列接続した
点を第１，第２のトランジスタのベースに接続
し、前記第１のトランジスタを電子回路の電流源
とすると共に、第２のトランジスタのコレクタを
前記差動増幅回路の他方の入力端に接続し、前記
電子回路の直流出力が温度の影響をうけることが
ないようにする。
れている差動増幅回路の出力端を、直列接続した
２個のPN接合部を負荷とするエミツタホロワト
ランジスタのベースに接続し、前記直列接続した
点を第１，第２のトランジスタのベースに接続
し、前記第１のトランジスタを電子回路の電流源
とすると共に、第２のトランジスタのコレクタを
前記差動増幅回路の他方の入力端に接続し、前記
電子回路の直流出力が温度の影響をうけることが
ないようにする。
第２図はこの考案のバイアス回路を差動増幅器
に適用した場合の一実施例を示すもので、第１図
と同一記号は同一部分を示す。
に適用した場合の一実施例を示すもので、第１図
と同一記号は同一部分を示す。
すなわち、一点鎖線で囲つたＡの部分は差動増
幅器の部分を示し、そのうちＢの部分はカレント
ミラ回路を示す。
幅器の部分を示し、そのうちＢの部分はカレント
ミラ回路を示す。
一点鎖線Ｃで囲つた部分は差動増幅器の直流出
力VDCの温度係数を零にするために設けたこの考
案のバイアス回路を示し、この回路はトランジス
タQ6，Q7，Q8で差動増幅回路が構成され、その
電流源は、抵抗R10，R11，及びダイオードD3で
制御される。
力VDCの温度係数を零にするために設けたこの考
案のバイアス回路を示し、この回路はトランジス
タQ6，Q7，Q8で差動増幅回路が構成され、その
電流源は、抵抗R10，R11，及びダイオードD3で
制御される。
そして、前記差動増幅回路の出力点Ｏより、ト
ランジスタQ5，ダイオードD1，トランジスタQ4
を介して一方の入力点Ｐに100％の負帰還路が構
成され、かつ他方の入力端には分圧抵抗R8，R9
によつて基準となる電圧Vrが供給されている。
ランジスタQ5，ダイオードD1，トランジスタQ4
を介して一方の入力点Ｐに100％の負帰還路が構
成され、かつ他方の入力端には分圧抵抗R8，R9
によつて基準となる電圧Vrが供給されている。
さらに、前記負帰還路に接続されている２つの
ダイオードD1，D2の接続点から前記差動増幅器
の電流源を形成するトランジスタQ3に電圧が供
給されている。
ダイオードD1，D2の接続点から前記差動増幅器
の電流源を形成するトランジスタQ3に電圧が供
給されている。
この回路において、トランジスタQ6，Q7，Q8
からなる差動増幅回路は２つのトランジスタQ5，
Q4によつて100％の負帰還がかつているので入力
点Ｐの電位VPは基準となる電圧Vrと等しい。し
たがつて、抵抗R1，トランジスタQ4を流れる電
流は、 ＝VCC−Vr／R1 今、抵抗R2とR3の値を等しく設定しておくと
トランジスタQ3の電流1はI1＝となり、結局、 1＝VCC−Vr／R1 ……(5) によつて設定される。
からなる差動増幅回路は２つのトランジスタQ5，
Q4によつて100％の負帰還がかつているので入力
点Ｐの電位VPは基準となる電圧Vrと等しい。し
たがつて、抵抗R1，トランジスタQ4を流れる電
流は、 ＝VCC−Vr／R1 今、抵抗R2とR3の値を等しく設定しておくと
トランジスタQ3の電流1はI1＝となり、結局、 1＝VCC−Vr／R1 ……(5) によつて設定される。
前述したように差動増幅器の無信号時に抵抗
R5にはI1／２なる電流が流れているから、直流出力 VDCは、 VDC＝1／２R5＝R5／2R1（VCC−Vr） ……(6) となる。
R5にはI1／２なる電流が流れているから、直流出力 VDCは、 VDC＝1／２R5＝R5／2R1（VCC−Vr） ……(6) となる。
抵抗R1：R5，及び電圧Vrを供給している抵抗
R8とR9の比が同じ温度係数の抵抗で構成してあ
れば直流出力VDCの温度変化dVDC／dTは零にするこ とができる。
R8とR9の比が同じ温度係数の抵抗で構成してあ
れば直流出力VDCの温度変化dVDC／dTは零にするこ とができる。
このように温度によつて直流レベルが変動しな
い場合は、回路の供給電圧源が低い場合にダイナ
ミツクレンジが広くとれるという利点が生じる。
い場合は、回路の供給電圧源が低い場合にダイナ
ミツクレンジが広くとれるという利点が生じる。
第３図はこの考案のバイアス回路をビデオ信号
の復調回路に応用した一実施例を示す。
の復調回路に応用した一実施例を示す。
磁気テープ等で周波数変調された輝度信号Ｙを
復調する場合は、その出力の直流レベルが画面の
明るさに対応しているので、温度等によつて直流
レベルが変動しないことが要求される。
復調する場合は、その出力の直流レベルが画面の
明るさに対応しているので、温度等によつて直流
レベルが変動しないことが要求される。
この回路は掛算回路を使用した復調回路を示し
たもので、一点鎖線で囲つたＤの部分が掛算回路
（マルチプライヤ）、C′で囲つた部分は前述したこ
の考案のバイアス回路の部分を示す。
たもので、一点鎖線で囲つたＤの部分が掛算回路
（マルチプライヤ）、C′で囲つた部分は前述したこ
の考案のバイアス回路の部分を示す。
入力端子VY，及びVXには復調すべき輝度信号
Ｙ及び前記輝度信号Ｙを移相した信号Yθが供給
されこれらの信号Ｙ，Yθはそれぞれトランジス
タQ10〜Q13及びQ14〜Q17を介して２つの差動回
路を構成するトランジスタQ20，Q21及びQ22，
Q23を駆動する。
Ｙ及び前記輝度信号Ｙを移相した信号Yθが供給
されこれらの信号Ｙ，Yθはそれぞれトランジス
タQ10〜Q13及びQ14〜Q17を介して２つの差動回
路を構成するトランジスタQ20，Q21及びQ22，
Q23を駆動する。
トランジスタQ18a，Q18b，Q18cは前記２つの差
動回路の電流源を構成し、この電流源の電流値は
前述したこの考案のバイアス回路（C′の部分）に
よつて制御される。なお、トランジスタQ19は前
記信号Ｙ，YθでドライブされるトランジスタQ10
〜Q17の電流源を構成している。
動回路の電流源を構成し、この電流源の電流値は
前述したこの考案のバイアス回路（C′の部分）に
よつて制御される。なお、トランジスタQ19は前
記信号Ｙ，YθでドライブされるトランジスタQ10
〜Q17の電流源を構成している。
この回路の詳細な動作は省略するが、前記入力
端子VX，VYに入力されている信号Ｙ，Yθの掛算
出力がトランジスタQ21，Q22の共通負荷抵抗R5
に出力されるのでFM復調回路でよく知られてい
るようにこの信号を積分（ローパスフイルタ）す
ることによつて輝度信号を復調することができ
る。
端子VX，VYに入力されている信号Ｙ，Yθの掛算
出力がトランジスタQ21，Q22の共通負荷抵抗R5
に出力されるのでFM復調回路でよく知られてい
るようにこの信号を積分（ローパスフイルタ）す
ることによつて輝度信号を復調することができ
る。
この時、出力端子T0から得られる掛算出力は、
抵抗R5の温度係数をうけるが、前述したように
バイアス回路の電流は前記第(5)式から抵抗R1、
すなわちこの回路における抵抗R31によつて設定
されるので、これらの抵抗R5，及びR31の温度係
数を等しく選ぶことによつて、復調出力の直流レ
ベルが温度の影響をうけることがないようにでき
る。
抵抗R5の温度係数をうけるが、前述したように
バイアス回路の電流は前記第(5)式から抵抗R1、
すなわちこの回路における抵抗R31によつて設定
されるので、これらの抵抗R5，及びR31の温度係
数を等しく選ぶことによつて、復調出力の直流レ
ベルが温度の影響をうけることがないようにでき
る。
したがつて、このFM信号の復調回路はIC化し
たにもかゝわらず、その直流出力が温度に対して
変動しない。そのためダイナミツクレンジが広
く、供給電圧源の電圧VCCが低い場合（5V程度）
でもビデオ信号のピーク・ピーク値がクリツプさ
れることがないという効果がある。
たにもかゝわらず、その直流出力が温度に対して
変動しない。そのためダイナミツクレンジが広
く、供給電圧源の電圧VCCが低い場合（5V程度）
でもビデオ信号のピーク・ピーク値がクリツプさ
れることがないという効果がある。
以上説明したように、この考案のバイアス回路
は温度変化に対して電流の変化がないバイアス電
流を供給することができるので、特に電流源で作
動する電子回路のバイアス回路に適用した時、出
力電圧（特に直流出力）が温度によつて変動しな
いという利点を有するものである。
は温度変化に対して電流の変化がないバイアス電
流を供給することができるので、特に電流源で作
動する電子回路のバイアス回路に適用した時、出
力電圧（特に直流出力）が温度によつて変動しな
いという利点を有するものである。
第１図は従来のバイアス回路からなる差動増幅
器の回路図、第２図はこの考案のバイアス回路を
適用した差動増幅器の回路図、第３図はこの考案
のバイアス回路を輝度信号の復調回路に応用した
時の回路図を示す。 図中、Q1〜Q8はトランジスタ、R1〜R11は抵
抗、Ａは差動増幅器、Ｂはカレントミラ回路，Ｃ
はバイアス回路の各部分を示す。
器の回路図、第２図はこの考案のバイアス回路を
適用した差動増幅器の回路図、第３図はこの考案
のバイアス回路を輝度信号の復調回路に応用した
時の回路図を示す。 図中、Q1〜Q8はトランジスタ、R1〜R11は抵
抗、Ａは差動増幅器、Ｂはカレントミラ回路，Ｃ
はバイアス回路の各部分を示す。
Claims (1)
- 一方の入力端にバイアス用の基準電圧が供給さ
れている差動増幅回路の出力端を、直列接続した
２個のPN接合部を負荷とするエミツタホロワト
ランジスタのベースに接続し、前記２個のPN接
合部の接続点を、第１，第２のトランジスタのベ
ースに接続し、前記第１のトランジスタを電子回
路の電流源とすると共に、第２のトランジスタの
コレクタを前記差動増幅回路の他方の入力端に接
続したことを特徴とするバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16023282U JPS5967018U (ja) | 1982-10-25 | 1982-10-25 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16023282U JPS5967018U (ja) | 1982-10-25 | 1982-10-25 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967018U JPS5967018U (ja) | 1984-05-07 |
| JPS631454Y2 true JPS631454Y2 (ja) | 1988-01-14 |
Family
ID=30352483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16023282U Granted JPS5967018U (ja) | 1982-10-25 | 1982-10-25 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967018U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2550518B2 (ja) * | 1986-01-17 | 1996-11-06 | ソニー株式会社 | Ｆｍ復調回路 |
| JP2510535B2 (ja) * | 1986-10-15 | 1996-06-26 | 株式会社日立製作所 | 半導体集積回路 |
| JP4676885B2 (ja) * | 2006-01-04 | 2011-04-27 | 富士通セミコンダクター株式会社 | バイアス回路 |
-
1982
- 1982-10-25 JP JP16023282U patent/JPS5967018U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5967018U (ja) | 1984-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| JPS631833B2 (ja) | ||
| JPH0152783B2 (ja) | ||
| JPS59184924A (ja) | 電流源装置 | |
| JPS631454Y2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US3533007A (en) | Difference amplifier with darlington input stages | |
| KR100218197B1 (ko) | 전류거울회로 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPS633223Y2 (ja) | ||
| US4451798A (en) | Gain-controlled amplifier | |
| JPH0527282B2 (ja) | ||
| JPS631455Y2 (ja) | ||
| JPS607213A (ja) | 差動段 | |
| JPH0462608B2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
| JPS62237805A (ja) | 電圧増幅回路 | |
| JPH0239881B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JP3258202B2 (ja) | 差動回路 | |
| JPH021636Y2 (ja) | ||
| JPH0216042B2 (ja) | ||
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 |