JPH0152783B2 - - Google Patents
Info
- Publication number
- JPH0152783B2 JPH0152783B2 JP54151468A JP15146879A JPH0152783B2 JP H0152783 B2 JPH0152783 B2 JP H0152783B2 JP 54151468 A JP54151468 A JP 54151468A JP 15146879 A JP15146879 A JP 15146879A JP H0152783 B2 JPH0152783 B2 JP H0152783B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- amplifier
- differential amplifier
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction
Description
【発明の詳細な説明】
本発明は絶対値回路に関するもである。
本発明の目的は入力電圧の差の絶対値に比例し
た出力を得る新しい構成の絶対値回路を提供する
ことにある。
た出力を得る新しい構成の絶対値回路を提供する
ことにある。
従来このような絶対値回路はOPアンプ（演算
増幅器）を用いることを前提として考えられてお
り、通常２つのOPアンプにダイオードや抵抗を
数個外付けした構成をとつている。しかし、これ
をワン・チツプIC化するには回路規模が大き過
ぎること、その上IC内蔵の抵抗値が余り大きく
できないため負荷電流が大きくなり電力消費が大
きくなる等の欠点があつた。
増幅器）を用いることを前提として考えられてお
り、通常２つのOPアンプにダイオードや抵抗を
数個外付けした構成をとつている。しかし、これ
をワン・チツプIC化するには回路規模が大き過
ぎること、その上IC内蔵の抵抗値が余り大きく
できないため負荷電流が大きくなり電力消費が大
きくなる等の欠点があつた。
本発明の目的はそれらの欠点を解決し、IC化
に適した回路規模であつて消費電力の少い絶対値
回路を提供することにある。
に適した回路規模であつて消費電力の少い絶対値
回路を提供することにある。
第１図に本発明の基本的構成を示す。第１の回
路３においては第１の入力端子１に印加された第
１の入力信号に応じた第１の電流と第２の入力端
子２に印加された第２の入力信号に応じた第２の
電流を発生し、第１の電流が第２の電流より大き
いときは第１と第２の電流の差の大きさの一方向
の電流をそして小さいときは他方向の差電流を次
段の１方向性回路手段５に出力している。第２の
回路４においては第１の回路３と同様に第１と第
２の入力信号に応じた第１の電流と第２の電流を
発生させ、第１の電流が第２の電流より小さいと
き前記一方向の差電流をそして大きときは他方向
の差電流を次段の１方向性回路手段５に出力して
いる。一方向回路手段は第１と第２の回路から出
力される電流について単一の方向しか出力端子６
へ流さないものである。ここでその単一の方向を
前記一方向とすると、第１の入力信号が第２の入
力信号より大きいとき、即ち第１の電流が第２の
電流よ大きいときは、一方向性回路手段５はその
出力端子６へ第１の回路からの前記一方向の差電
流（差信号）を流す。逆に第２の入力信号が第１
の入力信号より大きいときは、出力端子６には第
２の回路からの前記一方向への差電流（差信号）
が流れる。このように、第１と第２の信号の大小
にかかわりなくその差信号が出力端子６に一方向
にのみ流れることにより絶対値回路を構成してい
る。
路３においては第１の入力端子１に印加された第
１の入力信号に応じた第１の電流と第２の入力端
子２に印加された第２の入力信号に応じた第２の
電流を発生し、第１の電流が第２の電流より大き
いときは第１と第２の電流の差の大きさの一方向
の電流をそして小さいときは他方向の差電流を次
段の１方向性回路手段５に出力している。第２の
回路４においては第１の回路３と同様に第１と第
２の入力信号に応じた第１の電流と第２の電流を
発生させ、第１の電流が第２の電流より小さいと
き前記一方向の差電流をそして大きときは他方向
の差電流を次段の１方向性回路手段５に出力して
いる。一方向回路手段は第１と第２の回路から出
力される電流について単一の方向しか出力端子６
へ流さないものである。ここでその単一の方向を
前記一方向とすると、第１の入力信号が第２の入
力信号より大きいとき、即ち第１の電流が第２の
電流よ大きいときは、一方向性回路手段５はその
出力端子６へ第１の回路からの前記一方向の差電
流（差信号）を流す。逆に第２の入力信号が第１
の入力信号より大きいときは、出力端子６には第
２の回路からの前記一方向への差電流（差信号）
が流れる。このように、第１と第２の信号の大小
にかかわりなくその差信号が出力端子６に一方向
にのみ流れることにより絶対値回路を構成してい
る。
第２図に第１図の本発明の構成を具体的に実施
した回路を示す。
した回路を示す。
先ず本回路の構成について説明をする。
左側と右側の増幅器であるトランジスタQ1と
Q2、抵抗R1とR2及び定電流定電流源Ipより第１
の差動増幅器が構成されている。トランジスタ
Q3，Q4及びQ5とから構成された第１のカレント
ミラー回路が第１の差動増幅器の負荷となるよう
トランジスタQ1とQ2のコレクタ側と電源ライン
Vccとの間に接続されている。ここで、トランジ
スタQ3とQ5でカレントミラー回路の電流主導回
路を、トランジスタQ4で電流追従回路を構成す
るよう各トランジスタは接続されており、電流主
導回路に流れる電流と同じ大きさの電流が電流追
従回路に流れるように動作している。同様にトラ
ンジスタQ1′とQ2、低抗R1′R2及び定電流源Ip′と
から第２の差動増幅器が構成され、第２の差動増
幅器の負荷としてトランジスタQ3′，Q4′及び
Q5′からなる第２のカレントミラー回路が接続さ
れている。第１の入力端子ａがトランジスタQ2
とQ1′のベースに、第２の出力端子ｂがトランジ
スタQ1とQ2′のベースに接続され、そして第１の
端子ｃがトランジスタQ2とQ4のコレクタの結合
点に、第２の端子ｄがトランジスタQ2′とQ4のコ
レクタの結合点に接続されている。第１と第２の
端子ｃとｄに一方向性回路手段であるダイオード
ＤとD′とが接続され、第１と第２のカレントミ
ラー回路の電流追従回路としてのトランジスタ
Q4とQ4′とから電流を排出することのできるよう
にしている。そしてダイオードＤとD′とが夫々
次段のOPアンプの反転入力端子に接続されてい
る。OPアンプの非反転入力端子は基準電源Ｂと、
又反転入力端子と出力端子ｅとは帰還抵抗R3に
よつて接続されている。
Q2、抵抗R1とR2及び定電流定電流源Ipより第１
の差動増幅器が構成されている。トランジスタ
Q3，Q4及びQ5とから構成された第１のカレント
ミラー回路が第１の差動増幅器の負荷となるよう
トランジスタQ1とQ2のコレクタ側と電源ライン
Vccとの間に接続されている。ここで、トランジ
スタQ3とQ5でカレントミラー回路の電流主導回
路を、トランジスタQ4で電流追従回路を構成す
るよう各トランジスタは接続されており、電流主
導回路に流れる電流と同じ大きさの電流が電流追
従回路に流れるように動作している。同様にトラ
ンジスタQ1′とQ2、低抗R1′R2及び定電流源Ip′と
から第２の差動増幅器が構成され、第２の差動増
幅器の負荷としてトランジスタQ3′，Q4′及び
Q5′からなる第２のカレントミラー回路が接続さ
れている。第１の入力端子ａがトランジスタQ2
とQ1′のベースに、第２の出力端子ｂがトランジ
スタQ1とQ2′のベースに接続され、そして第１の
端子ｃがトランジスタQ2とQ4のコレクタの結合
点に、第２の端子ｄがトランジスタQ2′とQ4のコ
レクタの結合点に接続されている。第１と第２の
端子ｃとｄに一方向性回路手段であるダイオード
ＤとD′とが接続され、第１と第２のカレントミ
ラー回路の電流追従回路としてのトランジスタ
Q4とQ4′とから電流を排出することのできるよう
にしている。そしてダイオードＤとD′とが夫々
次段のOPアンプの反転入力端子に接続されてい
る。OPアンプの非反転入力端子は基準電源Ｂと、
又反転入力端子と出力端子ｅとは帰還抵抗R3に
よつて接続されている。
以上述べた回路素子において、ダツシユのつい
ていない符号とダツシユのついている符号の回路
素子に対応関係にありその特性は互いに等しいも
のとする。例えば定電源IpとIp′との出力電流値は
互いにipで等しい。また抵抗R1とR1′、R2とR2′の
抵抗値は等しく（本実施例ではR1＝R1′＝R2＝
R2′＝γで全て同一の抵抗値とする）、トランジス
タQ1とQ1′、Q2とQ2′の各パラメータ特性は等し
い（本実施例ではトランジスタQ1，Q2，Q1′，
Q2′は全て同一の特性のものとする）。
ていない符号とダツシユのついている符号の回路
素子に対応関係にありその特性は互いに等しいも
のとする。例えば定電源IpとIp′との出力電流値は
互いにipで等しい。また抵抗R1とR1′、R2とR2′の
抵抗値は等しく（本実施例ではR1＝R1′＝R2＝
R2′＝γで全て同一の抵抗値とする）、トランジス
タQ1とQ1′、Q2とQ2′の各パラメータ特性は等し
い（本実施例ではトランジスタQ1，Q2，Q1′，
Q2′は全て同一の特性のものとする）。
次に本実施例の絶対値回路の動作について説明
をする。
をする。
第１の差動増幅器において、第１と第２の入力
端子ａとｂに印加された入力信号VaとVbが等し
い時（Va＝Vb）定電流源Ipの電流ipはトランジス
タQ1と抵抗R1の左側の枝とトランジスタQ2と抵
抗R2の右側の枝とに等分され0.5ipずつ流れる。
そしてカレントミラー回路のトランジスタQ3と
Q4及びQ3′とQ4′に等しい電流が流れる。しかし、
Va≠Vbになるとこの均衡が崩れる。今、この不
均衡を表わすのに流れる電流i1＝（0.5＋α）ip右
側の枝に流れる電流i2＝（0.5−α）ipとする（こ
こでαは不均衡の程度に依存する変数であり、又
ip＝i1＋i2である）。この時の入力電圧の差Va−Vb
を変数αを用いて求めると、 Va−Vb＝｛kT／ｑlo（0.5＋α）ip／is＋γ（0.5＋α）
ip｝−｛kT／ｑlo（0.5−α）ip／is ＋γ（0.5−α）ip｝＝kT／ｑlo（0.5＋α／0.5−
α）＋2αγip……(1) ここでｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 is：トランジスタQ1，Q2のベース・エミ
ツタ間の逆方向飽和電流 Va＝Vbの時に抵抗R1，R2のそれぞれに生ずる
電位降下をVeとして表わすと、Ve＝γip／２である から(1)式は、 Va−Vb＝kT／ｑlo（0.5＋α／0.5−α）＋4αVe……(2) (2)式においてVeを大きくすることにより右辺
第２項を第１項より十分大きくすることができ、
第１項を無視すればVa−Vb＝4αVeとなるからVa
−Vbとαとをリニアな関係（正比例）とするこ
とができる。なお、Veが十分大でない時もαが
比較的小さい場合は直線性が高いので実用上の妥
当な値までVeを下げる方が現実にはよい。
端子ａとｂに印加された入力信号VaとVbが等し
い時（Va＝Vb）定電流源Ipの電流ipはトランジス
タQ1と抵抗R1の左側の枝とトランジスタQ2と抵
抗R2の右側の枝とに等分され0.5ipずつ流れる。
そしてカレントミラー回路のトランジスタQ3と
Q4及びQ3′とQ4′に等しい電流が流れる。しかし、
Va≠Vbになるとこの均衡が崩れる。今、この不
均衡を表わすのに流れる電流i1＝（0.5＋α）ip右
側の枝に流れる電流i2＝（0.5−α）ipとする（こ
こでαは不均衡の程度に依存する変数であり、又
ip＝i1＋i2である）。この時の入力電圧の差Va−Vb
を変数αを用いて求めると、 Va−Vb＝｛kT／ｑlo（0.5＋α）ip／is＋γ（0.5＋α）
ip｝−｛kT／ｑlo（0.5−α）ip／is ＋γ（0.5−α）ip｝＝kT／ｑlo（0.5＋α／0.5−
α）＋2αγip……(1) ここでｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 is：トランジスタQ1，Q2のベース・エミ
ツタ間の逆方向飽和電流 Va＝Vbの時に抵抗R1，R2のそれぞれに生ずる
電位降下をVeとして表わすと、Ve＝γip／２である から(1)式は、 Va−Vb＝kT／ｑlo（0.5＋α／0.5−α）＋4αVe……(2) (2)式においてVeを大きくすることにより右辺
第２項を第１項より十分大きくすることができ、
第１項を無視すればVa−Vb＝4αVeとなるからVa
−Vbとαとをリニアな関係（正比例）とするこ
とができる。なお、Veが十分大でない時もαが
比較的小さい場合は直線性が高いので実用上の妥
当な値までVeを下げる方が現実にはよい。
第１の差動増幅器の定電流負荷である第１のカ
レントミラー回路において、トランジスタQ3の
左側の枝に（0.5＋α）ipの電流が流れるのでトラ
ンジスタQ4の右側の枝にもカレントミラー回路
の動作として（0.5＋α）ipの電流が流れる。しか
しVaをベース電圧とするトランジスタQ2には
（0.5−α）ipしか流れ込めないので、その流れ込
めない分の電流は端子ｃより出力電流iputとして
排出されねばならず、これが出力電流として出力
される。出力電流iputは、iput＝（0.5＋α）ip−（0.5
−α）ip＝2αipである。このことからiputはαに比
例し、そしてαとVa−Vbは前述のごとく比例関
係にあるからiputはVa−Vbに比例するものである
ことがわかる。
レントミラー回路において、トランジスタQ3の
左側の枝に（0.5＋α）ipの電流が流れるのでトラ
ンジスタQ4の右側の枝にもカレントミラー回路
の動作として（0.5＋α）ipの電流が流れる。しか
しVaをベース電圧とするトランジスタQ2には
（0.5−α）ipしか流れ込めないので、その流れ込
めない分の電流は端子ｃより出力電流iputとして
排出されねばならず、これが出力電流として出力
される。出力電流iputは、iput＝（0.5＋α）ip−（0.5
−α）ip＝2αipである。このことからiputはαに比
例し、そしてαとVa−Vbは前述のごとく比例関
係にあるからiputはVa−Vbに比例するものである
ことがわかる。
一方、この時第２の差動増幅器のトランジスタ
Q1′、抵抗R1′の左側の枝にはi2＝（0.5−α）ipが流
れているので、第２のカレントミラー回路の左右
の側の枝にはともに（0.5−α）ipの電流が流れて
いる。この時Vbをベース電圧とするトランジス
タQ2′のコレクタ電流はi1＝（0.5＋α）ipであり、
これは第２のカレントミラー回路のトランジスタ
Q4′のコレクタ電流（0.5−α）ipより大きい。し
かし端子ｄからはダイオードD′が電流の流込み
に対しては逆方向となつているので電流は流れ込
むことはない。
Q1′、抵抗R1′の左側の枝にはi2＝（0.5−α）ipが流
れているので、第２のカレントミラー回路の左右
の側の枝にはともに（0.5−α）ipの電流が流れて
いる。この時Vbをベース電圧とするトランジス
タQ2′のコレクタ電流はi1＝（0.5＋α）ipであり、
これは第２のカレントミラー回路のトランジスタ
Q4′のコレクタ電流（0.5−α）ipより大きい。し
かし端子ｄからはダイオードD′が電流の流込み
に対しては逆方向となつているので電流は流れ込
むことはない。
即ち、Vb＞Vaの時は第１の差動増幅器のみが
働き、第１の出力端子ｃからVb−Vaに比例した
電流iputがダイオードＤを介して抵抗R3に流入し
ている。
働き、第１の出力端子ｃからVb−Vaに比例した
電流iputがダイオードＤを介して抵抗R3に流入し
ている。
一方、Va＞Vbの時は前述のVb＞Vaの時と反対
の動作で第２の差動増幅器のみが働き、第２の端
子ｄからVa−Vbに比例した電流iputがダイオード
D′を介して抵抗R3に流入している。従つて、抵
抗R3の抵抗値をr3とし、基準電源Ｂの電圧をVref
とするとOPアンプの出力端子ｅの電圧VputはVa
＞Vb、Vb＞Vaのいずれの場合も同様にVref−iput
−r3＝Vref−ipr3／2Ve｜Va−Vb｜となり両入力電圧 の差の絶対値｜Va−Vb｜に応じたものとなる。
第４図にVeを500mVとした時のVa−Vbの関係の
実側値を示すが、｜Va−Vb｜＝4Veαなるリニア
なグラフに示している。
の動作で第２の差動増幅器のみが働き、第２の端
子ｄからVa−Vbに比例した電流iputがダイオード
D′を介して抵抗R3に流入している。従つて、抵
抗R3の抵抗値をr3とし、基準電源Ｂの電圧をVref
とするとOPアンプの出力端子ｅの電圧VputはVa
＞Vb、Vb＞Vaのいずれの場合も同様にVref−iput
−r3＝Vref−ipr3／2Ve｜Va−Vb｜となり両入力電圧 の差の絶対値｜Va−Vb｜に応じたものとなる。
第４図にVeを500mVとした時のVa−Vbの関係の
実側値を示すが、｜Va−Vb｜＝4Veαなるリニア
なグラフに示している。
次に第２の実施例について第３図を参照して説
明をする。第３図の実施例の回路構成は、第２図
の回路のダイオードＤ，D′及びOPアンプを第２
図に示した第３と第４のカレントミラー回路と抵
抗R4により置き換えたものである。トランジス
タQ6，Q7及びQ8からなる第３のカレントミラー
回路がダイオードＤの代りに第１の端子ｃと電源
ラインとの間に接続され、トランジスタQ6′，
Q7′及びQ8からなる第４のカレントミラー回路が
ダイオードD′の代りに第２の端子ｄと電源ライ
ンとの間に接続される。トランジスタQ7とQ7′の
コレクタを相互に結合し抵抗値r4の出力抵抗R4に
よつて接地し、結合点ｅから出力を取出してい
る。第３と第４のカレントミラー回路の電流の流
れる方向は第１図のダイオードＤとD′の方向と
は逆であるので、その動作は第１図の回路と反対
である。即ち、Vb＞Vaでは第２の差動増幅器の
みが働いて端子ｄに出力電流iputが流れ込み、Va
＞Vbでは第１の差動増幅器のみが働き端子ｃに
出力電流iputが流れ込む。カレントミラー回路の
動作上端子ｃ，ｄに流れる電流はトランジスタ
Q7，Q7′にも抵抗R4を介して流れるのでVput＝iput
r4なる出力電圧を得ることができる。Vputは｜Va
−Vb｜に比例するので絶対値回路となる。第２
の実施例のもの１実施例に対し有利な点は、第１
の実施例の動作範囲が０＜Vput＜Vrefであるのに
対し第２の実施例の動作範囲は０＜Vput＜VCC−
VCE(sat)であり電源電圧の利用効率が高いこと、又
第２実施例では１電源しか用いていない点であ
る。
明をする。第３図の実施例の回路構成は、第２図
の回路のダイオードＤ，D′及びOPアンプを第２
図に示した第３と第４のカレントミラー回路と抵
抗R4により置き換えたものである。トランジス
タQ6，Q7及びQ8からなる第３のカレントミラー
回路がダイオードＤの代りに第１の端子ｃと電源
ラインとの間に接続され、トランジスタQ6′，
Q7′及びQ8からなる第４のカレントミラー回路が
ダイオードD′の代りに第２の端子ｄと電源ライ
ンとの間に接続される。トランジスタQ7とQ7′の
コレクタを相互に結合し抵抗値r4の出力抵抗R4に
よつて接地し、結合点ｅから出力を取出してい
る。第３と第４のカレントミラー回路の電流の流
れる方向は第１図のダイオードＤとD′の方向と
は逆であるので、その動作は第１図の回路と反対
である。即ち、Vb＞Vaでは第２の差動増幅器の
みが働いて端子ｄに出力電流iputが流れ込み、Va
＞Vbでは第１の差動増幅器のみが働き端子ｃに
出力電流iputが流れ込む。カレントミラー回路の
動作上端子ｃ，ｄに流れる電流はトランジスタ
Q7，Q7′にも抵抗R4を介して流れるのでVput＝iput
r4なる出力電圧を得ることができる。Vputは｜Va
−Vb｜に比例するので絶対値回路となる。第２
の実施例のもの１実施例に対し有利な点は、第１
の実施例の動作範囲が０＜Vput＜Vrefであるのに
対し第２の実施例の動作範囲は０＜Vput＜VCC−
VCE(sat)であり電源電圧の利用効率が高いこと、又
第２実施例では１電源しか用いていない点であ
る。
本発明による絶対値回路の有利な点の１つは、
出力が電流であるので複数の絶対値回路の出力を
合成する場合は複数の出力を抵抗R3又はR4に接
続するだけで簡単にできることである。
出力が電流であるので複数の絶対値回路の出力を
合成する場合は複数の出力を抵抗R3又はR4に接
続するだけで簡単にできることである。
また抵抗R3又はR4に並列にコンデンサを接続
するだけで交流入力の平滑回路として利用するこ
とができる。
するだけで交流入力の平滑回路として利用するこ
とができる。
第１図は本発明の基本的回路構成を示すブロツ
ク図、第２図は本発明の実施例の具体的回路図、
第３図は本発明の一方向性回路手段に関する他の
実施例の回路図、および第４図は本発明の絶対値
回路の直線性に関する測定値のグラフを示す図で
ある。 ＜主要部分の符号の説明＞、３……第１の回
路、４……第２の回路、５……一方向性回路手
段、６……出力端子。
ク図、第２図は本発明の実施例の具体的回路図、
第３図は本発明の一方向性回路手段に関する他の
実施例の回路図、および第４図は本発明の絶対値
回路の直線性に関する測定値のグラフを示す図で
ある。 ＜主要部分の符号の説明＞、３……第１の回
路、４……第２の回路、５……一方向性回路手
段、６……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 定電流源と、該定電流源に左側抵抗器を介し
て接続される左側増幅器と、該定電流源に右側抵
抗器を介して接続される右側増幅器とをそれぞれ
含み、それぞれ同じ特性を有する第１、第２の差
動増幅回路を設けると共に、 前記左側増幅器に負荷として接続された電流主
導回路と、前記右側増幅器に負荷として接続され
た電流追従回路とをそれぞれ含み、それぞれ同じ
特性を有する第１、第２のカレントミラー回路を
設け、 第１入力信号を前記第１差動増幅回路の前記右
側増幅器と前記第２差動増幅回路の前記左側増幅
器とに入力し、第２入力信号を前記第１差動増幅
回路の前記左側増幅器と前記第２差動増幅回路の
前記右側増幅器とに入力するようになし、 前記第１カレントミラー回路の前記電流追従回
路と前記第１差動増幅回路の前記右側増幅器とを
接続する第１接続点と、前記第２カレントミラー
回路の前記電流追従回路と前記第２差動増幅回路
の前記右側増幅器とを接続する第２接続点との双
方に接続された出力端子を設けると共に、 該出力端子に流れる出力電流が一方向にのみ流
れるように規制する一方向性回路手段を設け、 前記第１入力信号が前記第２入力信号より大き
いときは、前記両差動増幅回路の一方のみが作動
して前記出力端子に前記一方向の出力電流を流
し、前記第１入力信号が前記第２入力信号より小
さいときは、前記両差動増幅回路の他方のみが作
動して、前記出力端子に前記一方向の出力電流を
流し、該出力電流から前記第１、第２の両入力信
号の差の絶対値に比例した出力信号を発生するこ
とを特徴とする絶対値回路。 ２ 特許請求の範囲第１項に記載の絶対値回路に
おいて、 前記一方向性回路手段はカレントミラー回路か
ら構成されている。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15146879A JPS5674776A (en) | 1979-11-22 | 1979-11-22 | Absolute-value circuit |
| US06/203,903 US4362956A (en) | 1979-11-22 | 1980-11-04 | Absolute value circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15146879A JPS5674776A (en) | 1979-11-22 | 1979-11-22 | Absolute-value circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5674776A JPS5674776A (en) | 1981-06-20 |
| JPH0152783B2 true JPH0152783B2 (ja) | 1989-11-10 |
Family
ID=15519179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15146879A Granted JPS5674776A (en) | 1979-11-22 | 1979-11-22 | Absolute-value circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4362956A (ja) |
| JP (1) | JPS5674776A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720033A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Electronic circuit |
| US4461961A (en) * | 1981-11-19 | 1984-07-24 | Memorex Corporation | Accurate high speed absolute value circuit and method |
| JPS58146863A (ja) * | 1982-02-25 | 1983-09-01 | Sony Corp | 絶対値検出回路 |
| JPH0677035B2 (ja) * | 1985-03-29 | 1994-09-28 | クラリオン株式会社 | Ａｃ−ｄｃ変換回路 |
| US4698599A (en) * | 1986-06-11 | 1987-10-06 | International Business Machines Corporation | Differential summing amplifier for inputs having large common mode signals |
| US4887042A (en) * | 1988-07-22 | 1989-12-12 | Keate Christopher R | High speed multi-channel phase detector |
| US4868417A (en) * | 1988-08-23 | 1989-09-19 | Motorola, Inc. | Complementary voltage comparator |
| JP2887993B2 (ja) * | 1991-10-25 | 1999-05-10 | 日本電気株式会社 | 周波数ミキサ回路 |
| JPH0677786A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5453783A (en) * | 1992-09-02 | 1995-09-26 | Martin Marietta Corporation | General absolute value circuit |
| US5381106A (en) * | 1992-10-28 | 1995-01-10 | Samsung Electronics Co., Ltd. | Clipper circuitry suitable for signals with fractional-volt amplitudes |
| DE19708203C2 (de) * | 1997-02-28 | 1998-12-03 | Siemens Ag | Komparatorschaltung |
| US6304108B1 (en) * | 2000-07-14 | 2001-10-16 | Micrel, Incorporated | Reference-corrected ratiometric MOS current sensing circuit |
| US6724233B1 (en) * | 2003-03-04 | 2004-04-20 | Intersil Americas Inc. | Absolute value circuit |
| US7268608B2 (en) * | 2005-08-18 | 2007-09-11 | Linear Technology Corporation | Wideband squaring cell |
| US8085093B2 (en) * | 2009-12-02 | 2011-12-27 | Analog Devices, Inc. | Differentially compensated input pair |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524142A (en) * | 1975-06-27 | 1977-01-13 | Trio Kenwood Corp | Absolute value amplifier circuit |
| JPS5310243A (en) * | 1976-07-15 | 1978-01-30 | Matsushita Electric Ind Co Ltd | Integrating circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069460A (en) * | 1976-09-30 | 1978-01-17 | National Semiconductor Corporation | Current comparator circuit |
| US4158882A (en) * | 1978-02-27 | 1979-06-19 | Zenith Radio Corporation | Full-wave rectifier circuit |
-
1979
- 1979-11-22 JP JP15146879A patent/JPS5674776A/ja active Granted
-
1980
- 1980-11-04 US US06/203,903 patent/US4362956A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524142A (en) * | 1975-06-27 | 1977-01-13 | Trio Kenwood Corp | Absolute value amplifier circuit |
| JPS5310243A (en) * | 1976-07-15 | 1978-01-30 | Matsushita Electric Ind Co Ltd | Integrating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4362956A (en) | 1982-12-07 |
| JPS5674776A (en) | 1981-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0152783B2 (ja) | ||
| JPS6142965B2 (ja) | ||
| JPS6144360B2 (ja) | ||
| JPS5995621A (ja) | 基準電圧回路 | |
| JPS6365166B2 (ja) | ||
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPS6154286B2 (ja) | ||
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH03242715A (ja) | バンドギャップ基準電圧発生回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JPS6046849B2 (ja) | トランジスタ増巾回路 | |
| JP3116593B2 (ja) | 増幅装置 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS6223164Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPS60132408A (ja) | 可変利得回路 | |
| JPS6358404B2 (ja) | ||
| JPH03145309A (ja) | 増幅器 | |
| JPS6223213A (ja) | 定電流回路 | |
| JPS6347032B2 (ja) |