JPS62102612A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPS62102612A JPS62102612A JP60241900A JP24190085A JPS62102612A JP S62102612 A JPS62102612 A JP S62102612A JP 60241900 A JP60241900 A JP 60241900A JP 24190085 A JP24190085 A JP 24190085A JP S62102612 A JPS62102612 A JP S62102612A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- circuit
- transistors
- transistor
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/14—Manually-operated control in frequency-selective amplifiers
- H03G3/18—Manually-operated control in frequency-selective amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、同一導電性のトランジスタを用いて構成さ
れる利得制御回路に関する。
れる利得制御回路に関する。
「従来の技術」
第４図に示す回路は、導電性の異なるトランジスタペア
を用いて構成された利得制御回路であり、一般に広く用
いられている回路である。この図において、Ｉは２ｇの
ＰＮＰ トランジスタからなるトランジスタペア、２は
２個のＮＰＮ トランジスタからなるトランジスタペア
であり、３．４は各々演算増幅器である。上記回路にお
いては、その利得が制御電圧Ｖｃの指数関数特性を乙っ
て変化するようになっており、その原理を簡ｍに説明す
ると、以下の通りである。
を用いて構成された利得制御回路であり、一般に広く用
いられている回路である。この図において、Ｉは２ｇの
ＰＮＰ トランジスタからなるトランジスタペア、２は
２個のＮＰＮ トランジスタからなるトランジスタペア
であり、３．４は各々演算増幅器である。上記回路にお
いては、その利得が制御電圧Ｖｃの指数関数特性を乙っ
て変化するようになっており、その原理を簡ｍに説明す
ると、以下の通りである。
まず、回路の接続状態から
１１＝Ｖ１／Ｒ１・・・・・・（ｌａ）ｉｏ＝Ｖｏ／Ｒ
ｏ −（］ ｂ） １１ ＋ ｌ＋＝ １４ ・・・・・（ＩＣ）ｉ、
−ｉｏ＋ ｉ３ ・・・・・・（Ｉｄ）ｖ２＝ｖｌ
−ＶＢ ・・・・・・（１ｅ）なる関係が成り立つこと
が明らかであり、また、１ｓを飽和電流とすると、半導
体のＰＮ接合特性から ｉ＋ ＝ １ｓ−ｅｘｐ（（ｑ／ ｋＴ）−Ｖ ＋）
・＝ −（２ａ）ｉ２＝ １ｓ−ｅｘｐ（（ｑ
／ ｋＴ）（Ｖ ＋ −Ｖ ｃ））−−（２ｂ）ｉ３＝
１ｓ−ｅｘｐ（（ｑ／ ｋＴ）・Ｖ ２）
−−（２ｃ）Ｌ＝ １ｓ−ｅｘｐ（（ｑ／ ｋＴ）・（
Ｖ ２＋ Ｖ ｃ））−−（２ｄ）ただし、ｑ、単位電
荷 に、ボルツマン定数 Ｔ・絶対温度 なる関係が成り立つ。そして、上記各式をまとめ整理し
て電圧利得Ｖｏ／Ｖｉを求めると、Ｖ ｏ／ Ｖ ｉ＝
（−ｎ ｏ／ Ｒ１）ｅｘｐ（（ｑ／ ｋＴ）・Ｖ
ｃ’ｌ・−−（３）なる関係が導き出され、この（３）
式から制ｆａ電圧Ｖｃの対数特性にしたかって電圧利得
か変化することが判る。
ｏ −（］ ｂ） １１ ＋ ｌ＋＝ １４ ・・・・・（ＩＣ）ｉ、
−ｉｏ＋ ｉ３ ・・・・・・（Ｉｄ）ｖ２＝ｖｌ
−ＶＢ ・・・・・・（１ｅ）なる関係が成り立つこと
が明らかであり、また、１ｓを飽和電流とすると、半導
体のＰＮ接合特性から ｉ＋ ＝ １ｓ−ｅｘｐ（（ｑ／ ｋＴ）−Ｖ ＋）
・＝ −（２ａ）ｉ２＝ １ｓ−ｅｘｐ（（ｑ
／ ｋＴ）（Ｖ ＋ −Ｖ ｃ））−−（２ｂ）ｉ３＝
１ｓ−ｅｘｐ（（ｑ／ ｋＴ）・Ｖ ２）
−−（２ｃ）Ｌ＝ １ｓ−ｅｘｐ（（ｑ／ ｋＴ）・（
Ｖ ２＋ Ｖ ｃ））−−（２ｄ）ただし、ｑ、単位電
荷 に、ボルツマン定数 Ｔ・絶対温度 なる関係が成り立つ。そして、上記各式をまとめ整理し
て電圧利得Ｖｏ／Ｖｉを求めると、Ｖ ｏ／ Ｖ ｉ＝
（−ｎ ｏ／ Ｒ１）ｅｘｐ（（ｑ／ ｋＴ）・Ｖ
ｃ’ｌ・−−（３）なる関係が導き出され、この（３）
式から制ｆａ電圧Ｖｃの対数特性にしたかって電圧利得
か変化することが判る。
ところで、第１図に示す利得制御回路においては、導電
性の異なるトランジスタペアを用いて回路が構成されて
いるため、ＰＮＰとＮＰＮとで特性が揃わず、この結果
、歪率が大きいという問題があった。そこで、同一導電
性のトランジスタペアを用いて回路を構成し、上記問題
点を除去し几利得制御回路が開発された。
性の異なるトランジスタペアを用いて回路が構成されて
いるため、ＰＮＰとＮＰＮとで特性が揃わず、この結果
、歪率が大きいという問題があった。そこで、同一導電
性のトランジスタペアを用いて回路を構成し、上記問題
点を除去し几利得制御回路が開発された。
第５図はこの種の利得制御回路の構成例を示す回路図で
あり、以下この図に示す回路について説明する。
あり、以下この図に示す回路について説明する。
第５図において、６および７は、各々逆相の入力信号（
Ｖｉおよび−Ｖｉ）が供給される入力端子であり、抵抗
８．９（値は各々Ｒｉ）を介して演算増幅器ｌ０１１１
の反転入力端子に接続されている。
Ｖｉおよび−Ｖｉ）が供給される入力端子であり、抵抗
８．９（値は各々Ｒｉ）を介して演算増幅器ｌ０１１１
の反転入力端子に接続されている。
１２はＮＰＮトランジスタ１２ａ、１２ｂのエミッタを
共通接続してなるトランジスタペア、■３はＮＰＮ ｌ
−ランジスタｉ３ａ、１３ｂのエミッタを共通接続して
なるトランジスタペアであり、各トランジスタペア１２
、Ｉ３の共通エミッタは各々演算増幅器ｌ０１１１の出
力端に接続されている。
共通接続してなるトランジスタペア、■３はＮＰＮ ｌ
−ランジスタｉ３ａ、１３ｂのエミッタを共通接続して
なるトランジスタペアであり、各トランジスタペア１２
、Ｉ３の共通エミッタは各々演算増幅器ｌ０１１１の出
力端に接続されている。
また、トランジスタ１２ａは、コレクタが定電流源１４
の出力端と演算増幅器■０の反転入力端に接続され、ベ
ースが接地されている。同様に、トランジスタ１３ａは
、コレクタが定電流源Ｉ５の出力端と演算増幅器１１の
反転入力端に接続され、ベースが接続されている。次に
、ＩＣは制御電圧Ｖｃを出力する可変電圧源であり、そ
の制御電圧Ｖｃはトランジスタ＋２ｂ、１３ｂの各ベー
スに供給される。１７は抵抗１８（値ＲＬ）と演算増幅
器１９とからなる電流電圧変換回路であり、２０は抵抗
２＋（値ＲＬ）と演算増幅器２２とからなる電流電圧変
換回路である。この電流電圧変換回路１７．２０は各々
トランジスタ＋２ｂ、＋３ｂの各コレクタ電流を対応す
る値の電圧値に変換ずろ。２５は抵抗２６〜２９（値は
各々Ｒ）と演算増幅器３０とからなる減算回路であり、
電流電圧変換回路２０の出ツノ信号から電流電圧変換回
路１７の出力信号を減算して出力信号ＶＯとして出力す
る。
の出力端と演算増幅器■０の反転入力端に接続され、ベ
ースが接地されている。同様に、トランジスタ１３ａは
、コレクタが定電流源Ｉ５の出力端と演算増幅器１１の
反転入力端に接続され、ベースが接続されている。次に
、ＩＣは制御電圧Ｖｃを出力する可変電圧源であり、そ
の制御電圧Ｖｃはトランジスタ＋２ｂ、１３ｂの各ベー
スに供給される。１７は抵抗１８（値ＲＬ）と演算増幅
器１９とからなる電流電圧変換回路であり、２０は抵抗
２＋（値ＲＬ）と演算増幅器２２とからなる電流電圧変
換回路である。この電流電圧変換回路１７．２０は各々
トランジスタ＋２ｂ、＋３ｂの各コレクタ電流を対応す
る値の電圧値に変換ずろ。２５は抵抗２６〜２９（値は
各々Ｒ）と演算増幅器３０とからなる減算回路であり、
電流電圧変換回路２０の出ツノ信号から電流電圧変換回
路１７の出力信号を減算して出力信号ＶＯとして出力す
る。
次に、上記回路の動作を説明する。まず、第５図に示す
ように電流１１〜ｉ４を定めろと、回路の接続状態およ
びトランジスタのＰＮ接合の特性から上記電流１１〜１
４には各々次式に示す関係が成り立つことが判る。
ように電流１１〜ｉ４を定めろと、回路の接続状態およ
びトランジスタのＰＮ接合の特性から上記電流１１〜１
４には各々次式に示す関係が成り立つことが判る。
ｉ＋＝ Ｖ ｉ／ Ｒｉ＋Ｉ Ｂ ・・・・（４ａ
）Ｌ＝ｚ・ｅｘｐ（Ｋ−Ｖｃ） −−（４ｂ）ｉ３＝
ＩＢ−Ｖｉ／Ｒｉ −（４ｃ）ｉ４＝ ｉ３・ｅｘｐ
（Ｋ ・ｖ ｃ） −−（４ｄ）（ただし、Ｋ ＝
ｑ／ ｋＴ） また、出力電圧Ｖｏは Ｖｏ＝ｉ＋ＲＬ−ＬＲＬ−−（５） と表すことができるから、この（５）式に上記（４ａ）
〜（４ｄ）式を代入すると、出力電圧Ｖｏは次式のよう
に表すことができる。
）Ｌ＝ｚ・ｅｘｐ（Ｋ−Ｖｃ） −−（４ｂ）ｉ３＝
ＩＢ−Ｖｉ／Ｒｉ −（４ｃ）ｉ４＝ ｉ３・ｅｘｐ
（Ｋ ・ｖ ｃ） −−（４ｄ）（ただし、Ｋ ＝
ｑ／ ｋＴ） また、出力電圧Ｖｏは Ｖｏ＝ｉ＋ＲＬ−ＬＲＬ−−（５） と表すことができるから、この（５）式に上記（４ａ）
〜（４ｄ）式を代入すると、出力電圧Ｖｏは次式のよう
に表すことができる。
Ｖ ｏ＝ ｉ３・ｅｘｐ（Ｋ −Ｖ ｃ） −ｉ＋−ｅ
ｘｐ（Ｋ −Ｖ ｃ）−（−２Ｖｉ／Ｒｉ）ｅｘｐ（Ｋ
−Ｖｃ） ・−（６）となる。そして、この（６）式
を変形して第５図に示す回路の電圧利得（Ｖｏ／Ｖｉ）
を求めると、（Ｖｏ／ Ｖ １）−（−２／ Ｒ１）ｅ
ｘｐ（Ｋ −Ｖ ｃ）・・・・（７）となり、この（７
）式から上記回路においては制御電圧Ｖｃによって電圧
利得が制御されることが判る。
ｘｐ（Ｋ −Ｖ ｃ）−（−２Ｖｉ／Ｒｉ）ｅｘｐ（Ｋ
−Ｖｃ） ・−（６）となる。そして、この（６）式
を変形して第５図に示す回路の電圧利得（Ｖｏ／Ｖｉ）
を求めると、（Ｖｏ／ Ｖ １）−（−２／ Ｒ１）ｅ
ｘｐ（Ｋ −Ｖ ｃ）・・・・（７）となり、この（７
）式から上記回路においては制御電圧Ｖｃによって電圧
利得が制御されることが判る。
「発明が解決しようとする問題点」
ここで、第５図に示す回路におけるａ点のバイアス電圧
について考えてみる。
について考えてみる。
まず、入力信号Ｖｉを０とすると、電流１２は前述した
（４ａ）、（４ｂ）式から １２＝ＩＢ−ｅｘｐ（Ｋ−Ｖｃ） −−−−・・・
−−（８）と表せる。したがって、ａ点の電圧ＶａはＶ
ａ＝Ｌ・ＲＬ ＝ＩＢ−ｅｘｐ（Ｋ−Ｖｃ）・ＲＬ −（９）となる
。また、上述の場合と同様にしてｂ点の電圧ｖｂは Ｖ ｂ＝ Ｉ Ｂ−ｅｘｐ（Ｋ −Ｖ ｃ）ＲＬ−−−
（１０）となる。そして、上記（９）、（１０）式から
判るように、ａ点、ｂ点におけるバイアスは、制御電圧
ＶＣに依存する。この結果、第５図に示す従来の利得制
御回路においては、利得を上げるべく制御電圧Ｖｃを大
きくすると、ａ点、ｂ点の電位が上昇して演算増幅器１
９．２２が飽和し易い状態となる。
（４ａ）、（４ｂ）式から １２＝ＩＢ−ｅｘｐ（Ｋ−Ｖｃ） −−−−・・・
−−（８）と表せる。したがって、ａ点の電圧ＶａはＶ
ａ＝Ｌ・ＲＬ ＝ＩＢ−ｅｘｐ（Ｋ−Ｖｃ）・ＲＬ −（９）となる
。また、上述の場合と同様にしてｂ点の電圧ｖｂは Ｖ ｂ＝ Ｉ Ｂ−ｅｘｐ（Ｋ −Ｖ ｃ）ＲＬ−−−
（１０）となる。そして、上記（９）、（１０）式から
判るように、ａ点、ｂ点におけるバイアスは、制御電圧
ＶＣに依存する。この結果、第５図に示す従来の利得制
御回路においては、利得を上げるべく制御電圧Ｖｃを大
きくすると、ａ点、ｂ点の電位が上昇して演算増幅器１
９．２２が飽和し易い状態となる。
したがって、この状態においては、ダイナミックレンジ
が狭くなってしまい、人力信号Ｖｉの許容人力値は著し
く制限されてしまう。
が狭くなってしまい、人力信号Ｖｉの許容人力値は著し
く制限されてしまう。
このように、第５図に示す従来の利得制御回路において
は、同一導電性のトランジスタを用いて低歪率の回路を
実現することができる反面、制御電圧Ｖｃを大きくして
利得を大とした場合においてもダイナミックレンジが狭
くなってしまうという欠点があった。
は、同一導電性のトランジスタを用いて低歪率の回路を
実現することができる反面、制御電圧Ｖｃを大きくして
利得を大とした場合においてもダイナミックレンジが狭
くなってしまうという欠点があった。
この発明は上述した事情に鑑みてなされたもので、同一
導電性のトランジスタを用いて低歪率の回路を構成する
ことができるとともに、制御電圧が大きい場合において
もダイナミックレンジが小さくならない利得制御回路を
提供することを目的としている。
導電性のトランジスタを用いて低歪率の回路を構成する
ことができるとともに、制御電圧が大きい場合において
もダイナミックレンジが小さくならない利得制御回路を
提供することを目的としている。
「問題点を解決するだめの手段」
この発明の利得制御回路は、正相の入力信号が反転入力
端に供給され、非反転入力端が接地される第１演算増幅
器と、逆相の入力信号が反転入力端に供給され、非反転
入力端が接地される第２演算増幅器と、エミッタが共通
接続された同一導電性の第１．第２トランジスタからな
り、その共通エミッタが前記第１演算増幅器の出力端に
接続され、第１トランジスタのコレクタが前記第１演算
増幅器の反転入力端に接続される第１トランジスタペア
と、前記第１、第２トランジスタと同一導電性であって
エミッタが共通接続された第３．第４トランジスタから
なり、その共通エミッタが前記第２演算増幅器の出力端
に接続され、第３トランジスタのコレクタが前記第２演
算増幅器の反転入力端に接続される第２トランンスタペ
アと、前記第２、第４トランジスタのコレクタ出力信号
の差を取って出力する減算回路と、前記第２、第４トラ
ンジスタのベースに印加される制御電圧の指数関数に比
例する値の定電流を前記第１、第２演算増幅器の各反転
人ツノ端に各々供給するバイアス電流制御回路とで構成
している。
端に供給され、非反転入力端が接地される第１演算増幅
器と、逆相の入力信号が反転入力端に供給され、非反転
入力端が接地される第２演算増幅器と、エミッタが共通
接続された同一導電性の第１．第２トランジスタからな
り、その共通エミッタが前記第１演算増幅器の出力端に
接続され、第１トランジスタのコレクタが前記第１演算
増幅器の反転入力端に接続される第１トランジスタペア
と、前記第１、第２トランジスタと同一導電性であって
エミッタが共通接続された第３．第４トランジスタから
なり、その共通エミッタが前記第２演算増幅器の出力端
に接続され、第３トランジスタのコレクタが前記第２演
算増幅器の反転入力端に接続される第２トランンスタペ
アと、前記第２、第４トランジスタのコレクタ出力信号
の差を取って出力する減算回路と、前記第２、第４トラ
ンジスタのベースに印加される制御電圧の指数関数に比
例する値の定電流を前記第１、第２演算増幅器の各反転
人ツノ端に各々供給するバイアス電流制御回路とで構成
している。
「作用」
バイアス電流制御回路が出力する定電流の値が、制御電
圧の指数関数に比例して変化するため、第２、第４トラ
ンジスタの出力信号のバイアスが制御電圧によらず一定
化される。
圧の指数関数に比例して変化するため、第２、第４トラ
ンジスタの出力信号のバイアスが制御電圧によらず一定
化される。
「実施例」
以下、図面を参照してこの発明の実施例について説明す
る。
る。
第１図は、この発明の一実施例の構成を示す回路図であ
る。なお、この図において前述した第５図の各部と対応
する部分については同一の符号を付しその説明を省略す
る。
る。なお、この図において前述した第５図の各部と対応
する部分については同一の符号を付しその説明を省略す
る。
３５は可変定電流源であり、制御電圧Ｖｃの対数特性に
応じて出力電流値Ｉｂｂを変化させるものである。この
可変定電流源３５は、エミッタが共通接続されたＮＰＮ
トランジスタ３６ａ、３６ｂと定電流源３７（電流値Ｉ
Ｅ）とからなっており、トランジスタ３６ａのベース
は接地され、また、トランジスタ３６ｂのベースには制
御電圧Ｖｃが供給されるようになっている。次に、４０
はカレントミラー回路であり、電流制御側となるダイオ
ード接続トランジスタ４１、被制御側となるトランジス
タ４２．４３およびこれら各トランジスタのエミッタ抵
抗４４．４５．４６（値は各々ｒ）とからなっている。
応じて出力電流値Ｉｂｂを変化させるものである。この
可変定電流源３５は、エミッタが共通接続されたＮＰＮ
トランジスタ３６ａ、３６ｂと定電流源３７（電流値Ｉ
Ｅ）とからなっており、トランジスタ３６ａのベース
は接地され、また、トランジスタ３６ｂのベースには制
御電圧Ｖｃが供給されるようになっている。次に、４０
はカレントミラー回路であり、電流制御側となるダイオ
ード接続トランジスタ４１、被制御側となるトランジス
タ４２．４３およびこれら各トランジスタのエミッタ抵
抗４４．４５．４６（値は各々ｒ）とからなっている。
そして、ダイオード接続されたトランジスタ４１のコレ
クタがトランジスタ３６ａのコレクタに接続されている
。この場合、トランジスタ４２．４３の各出力電流Ｉｂ
は、図から明らかなように、電流ｒｂｂに等しい。また
、第１図に示す１６’ は制御電圧Ｖｃの極性を反転す
る時に用いられる可変電圧源で、５る。
クタがトランジスタ３６ａのコレクタに接続されている
。この場合、トランジスタ４２．４３の各出力電流Ｉｂ
は、図から明らかなように、電流ｒｂｂに等しい。また
、第１図に示す１６’ は制御電圧Ｖｃの極性を反転す
る時に用いられる可変電圧源で、５る。
次に、上記構成によるこの実施例の動作を説明する。
まず、この実施例における電圧利得を、回路の接続状態
とトランジスタのＰＮ接合特性から求めると、前述した
第５図の場合と全く同様になり、（７）式に示す通りと
なる。したがって、この実施例における電圧利得と制御
電圧との関係は、第５図に示す回路と同様である。
とトランジスタのＰＮ接合特性から求めると、前述した
第５図の場合と全く同様になり、（７）式に示す通りと
なる。したがって、この実施例における電圧利得と制御
電圧との関係は、第５図に示す回路と同様である。
次に、この実施例におけるａ点のバイアスについて説明
する。始めに、トランジスタ３６ｂのコレクターエミッ
タ間を流れる電流をｉａとすると、この電流ｉａと電流
ｒｂｂとの間には以下に示す関係が成り立つ。
する。始めに、トランジスタ３６ｂのコレクターエミッ
タ間を流れる電流をｉａとすると、この電流ｉａと電流
ｒｂｂとの間には以下に示す関係が成り立つ。
１ａ−１ｂｂ−ｅｘｐ（Ｋ ・Ｖ ｃ） −−（１０
ａ）ｉａ＝ Ｉ Ｅ−ｒ ｂｂ −−（Ｉ Ｏ
ｂ）そして、上記（１０ａ）、（１０ｂ）式からＩ ｂ
ｂ＝ Ｉ Ｅ／ Ｎ ＋ｅｘｐ（Ｋ−Ｖｃ））−（１１
）なる関係が導かれ、さらに上記（１１）式において、
Ｋ−Ｖｃ＞Ｉであるから、上記（１１）式はＩ ｂｂ−
Ｉ Ｅ／ｅｘｐ（Ｋ −Ｖ ｃ） −（１２）と表す
ことができる。また一方、電流１２はｉ２＝ Ｉ ｂ−
ｅｘｐ（Ｋ−Ｖｃ） 、、、−・（１３）と表され、
さらに、Ｉ ｂｂ−１ｂであるから、ａ点における電圧
Ｖａは、 Ｖ ａ＝ ＲＬ−Ｌ ＝ ＲＬ−Ｉ ｂ−ｅｘｐ（Ｋ −Ｖ ｃ）＝ ＲＬ・
（Ｉ Ｅ／ ｅｘｐ（Ｋ −Ｖ ｃ）） ・ｅｘｐ（Ｋ
−Ｖ ｃ）＝ＲＬ・ＩＥ ・・・・・
・・・・・・・（Ｉ４）と表される。この（１４）式の
右辺におけるＲＬおよびＩＥは共に定数であるから、こ
の実施例におけるａ点のバイアスは、制御電圧Ｖｃによ
らず一定となる。また、ｂ点のバイアスも上述の場合と
全く同様にして、制御電圧Ｖｃによらず一定であること
が導かれる。
ａ）ｉａ＝ Ｉ Ｅ−ｒ ｂｂ −−（Ｉ Ｏ
ｂ）そして、上記（１０ａ）、（１０ｂ）式からＩ ｂ
ｂ＝ Ｉ Ｅ／ Ｎ ＋ｅｘｐ（Ｋ−Ｖｃ））−（１１
）なる関係が導かれ、さらに上記（１１）式において、
Ｋ−Ｖｃ＞Ｉであるから、上記（１１）式はＩ ｂｂ−
Ｉ Ｅ／ｅｘｐ（Ｋ −Ｖ ｃ） −（１２）と表す
ことができる。また一方、電流１２はｉ２＝ Ｉ ｂ−
ｅｘｐ（Ｋ−Ｖｃ） 、、、−・（１３）と表され、
さらに、Ｉ ｂｂ−１ｂであるから、ａ点における電圧
Ｖａは、 Ｖ ａ＝ ＲＬ−Ｌ ＝ ＲＬ−Ｉ ｂ−ｅｘｐ（Ｋ −Ｖ ｃ）＝ ＲＬ・
（Ｉ Ｅ／ ｅｘｐ（Ｋ −Ｖ ｃ）） ・ｅｘｐ（Ｋ
−Ｖ ｃ）＝ＲＬ・ＩＥ ・・・・・
・・・・・・・（Ｉ４）と表される。この（１４）式の
右辺におけるＲＬおよびＩＥは共に定数であるから、こ
の実施例におけるａ点のバイアスは、制御電圧Ｖｃによ
らず一定となる。また、ｂ点のバイアスも上述の場合と
全く同様にして、制御電圧Ｖｃによらず一定であること
が導かれる。
したがって、この実施例においては、ＲＬの値とＩＣの
値とを適切に選んでａ、ｂ点のバイアスを設定した後は
、制御電圧Ｖｃの値によらず前記バイアス値が保持され
る。この結果、制御電圧Ｖｃの値が大きい場合でも、こ
れによって演算増幅器１９．２２が飽和し易くなるとい
うことがなく、ダイナミックレンジは広いまま維持され
る。
値とを適切に選んでａ、ｂ点のバイアスを設定した後は
、制御電圧Ｖｃの値によらず前記バイアス値が保持され
る。この結果、制御電圧Ｖｃの値が大きい場合でも、こ
れによって演算増幅器１９．２２が飽和し易くなるとい
うことがなく、ダイナミックレンジは広いまま維持され
る。
ここで、第２図（イ）、（ロ）に各々第５図に示す回路
と、第１図に示すこの実施例との制御電圧−利得特性を
示す。この図から判るように、第５図に示す回路におい
ては、制御電圧Ｖｃを大きくしていくと演算増幅器１９
．２２の飽和により利得が頭打ちになってしてしまうが
、この実施例によれば制御電圧Ｖｃと演算増幅器Ｉ９．
２２の飽和とは関係がないから、制御電圧Ｖｃが大きい
場合でも利得が頭打ちになることなく、より高い値へと
延ばすことができる。
と、第１図に示すこの実施例との制御電圧−利得特性を
示す。この図から判るように、第５図に示す回路におい
ては、制御電圧Ｖｃを大きくしていくと演算増幅器１９
．２２の飽和により利得が頭打ちになってしてしまうが
、この実施例によれば制御電圧Ｖｃと演算増幅器Ｉ９．
２２の飽和とは関係がないから、制御電圧Ｖｃが大きい
場合でも利得が頭打ちになることなく、より高い値へと
延ばすことができる。
次に、第３図は、前述した実施例をより具体化した回路
例であり、第１図に示す各部に対応する部分には同一の
符号が付しである。
例であり、第１図に示す各部に対応する部分には同一の
符号が付しである。
この図に示す回路の動作は、第１図に示す回路と同様で
あるので、その説明を省略し、各部の対応関係のみを説
明する。まず、図に示す０点、ｄ点は各々第１図に示す
入力端子６．７に対応する人力点てあり、逆面性の入力
信号Ｖｉ、−ｖｉが入力される。次に、５０．５１は、
第１図の演算増幅器１０．ＩＩに対応する演算増幅器で
あり、Ｑｌ。
あるので、その説明を省略し、各部の対応関係のみを説
明する。まず、図に示す０点、ｄ点は各々第１図に示す
入力端子６．７に対応する人力点てあり、逆面性の入力
信号Ｖｉ、−ｖｉが入力される。次に、５０．５１は、
第１図の演算増幅器１０．ＩＩに対応する演算増幅器で
あり、Ｑｌ。
Ｑ ２ 、Ｑ ３ 、Ｑ ４は、各々トランジスタ１２
ａ、１２ｂ、１３ａ、１３ｂに対応するトランジスタで
ある。
ａ、１２ｂ、１３ａ、１３ｂに対応するトランジスタで
ある。
また、５２は第１図のカレントミラー回路・１０に対応
するカレントミラー回路であり、電流ｒｂｂとＩｂとは
所定の比例関係に設定されている。次いて、ベース接地
されたトランジスタペア５３は、第１図に示す電流電圧
変換回路［７，２０に対応するらので、電圧り、Ｌに対
応する電圧を発生する。この場合、第３図に示すような
ベース接地のトランジスタを用いて電流電圧変換を行う
と、動作速度が高速となる利点か得られる。演算増幅器
５４は、制御電流Ｉ ’ｌ＋ Ｉ Ｃ２を制御電圧ＶＣ
に変換するものであり、トランジスタペア５５は第１図
に示すトランジスタ３６ａ、３６ｂに対応するもので可
変定電流源を構成するものである。トランジスタ５６お
よびツェナーダイオード５７は、第１図における定電流
源３７に対応する定電流源であり、これらも可変定電流
源を構成している。また、５８は減算回路を構成する演
算増幅器であり、第１図に示す減算回路２５に対応する
。上述した第３図に示す回路においては、制御電圧Ｖｃ
の値に応じてトランジスタペア５３のベース電位をシフ
トさせ、これにより、ＶＣＢを０に保つようにしており
、理想的な対数特性が確保されるようになっている。
するカレントミラー回路であり、電流ｒｂｂとＩｂとは
所定の比例関係に設定されている。次いて、ベース接地
されたトランジスタペア５３は、第１図に示す電流電圧
変換回路［７，２０に対応するらので、電圧り、Ｌに対
応する電圧を発生する。この場合、第３図に示すような
ベース接地のトランジスタを用いて電流電圧変換を行う
と、動作速度が高速となる利点か得られる。演算増幅器
５４は、制御電流Ｉ ’ｌ＋ Ｉ Ｃ２を制御電圧ＶＣ
に変換するものであり、トランジスタペア５５は第１図
に示すトランジスタ３６ａ、３６ｂに対応するもので可
変定電流源を構成するものである。トランジスタ５６お
よびツェナーダイオード５７は、第１図における定電流
源３７に対応する定電流源であり、これらも可変定電流
源を構成している。また、５８は減算回路を構成する演
算増幅器であり、第１図に示す減算回路２５に対応する
。上述した第３図に示す回路においては、制御電圧Ｖｃ
の値に応じてトランジスタペア５３のベース電位をシフ
トさせ、これにより、ＶＣＢを０に保つようにしており
、理想的な対数特性が確保されるようになっている。
「発明の効果」
以上説明したように、この発明によれば、正相の入力信
号が反転入力端に供給され、非反転入力端が接地される
第１演算増幅器と、逆相の入力信号か反転入力端に供給
され、非反転入力端か接地される第２演算増幅器と、エ
ミッタが共通接続された同一導電性の第１．第２トラン
ジスタからなり、その共通エミッタが前記第１演算増幅
器の出力端に接続され、第１トランジスタのコレクタが
前記第１演算増幅器の反転入力端に接続される第１トラ
ンジスタペアと、前記第１、第２トランジスタと同一導
電性であってエミッタか共通接続された第３．第４トラ
ンジスタからなり、その共通エミッタが前記第２演算増
幅器の出力端に接続され、第３トランジスタのコレクタ
が前記第２演算増幅器の反転入力端に接続される第２ト
ランジスタヘアと、 前記第２、第４トランノスタのコ
レクタ出力信号の差を取って出力する減算回路と、前記
第２、第４トランジスタのベースに印加される制御電圧
の指数関数に比例する値の定電流を前記第１、第２演算
増幅器の各反転入力端に各々供給するバイアス電流制御
回路とを具備したので、同一導電性のトランジスタを用
いて低歪率の回路を構成することができるとともに、制
御電圧を大きくして＋１１得を犬とした場合においても
グイナミソクレンジが小さくならない利点を得ることが
できる。
号が反転入力端に供給され、非反転入力端が接地される
第１演算増幅器と、逆相の入力信号か反転入力端に供給
され、非反転入力端か接地される第２演算増幅器と、エ
ミッタが共通接続された同一導電性の第１．第２トラン
ジスタからなり、その共通エミッタが前記第１演算増幅
器の出力端に接続され、第１トランジスタのコレクタが
前記第１演算増幅器の反転入力端に接続される第１トラ
ンジスタペアと、前記第１、第２トランジスタと同一導
電性であってエミッタか共通接続された第３．第４トラ
ンジスタからなり、その共通エミッタが前記第２演算増
幅器の出力端に接続され、第３トランジスタのコレクタ
が前記第２演算増幅器の反転入力端に接続される第２ト
ランジスタヘアと、 前記第２、第４トランノスタのコ
レクタ出力信号の差を取って出力する減算回路と、前記
第２、第４トランジスタのベースに印加される制御電圧
の指数関数に比例する値の定電流を前記第１、第２演算
増幅器の各反転入力端に各々供給するバイアス電流制御
回路とを具備したので、同一導電性のトランジスタを用
いて低歪率の回路を構成することができるとともに、制
御電圧を大きくして＋１１得を犬とした場合においても
グイナミソクレンジが小さくならない利点を得ることが
できる。
【図面の簡単な説明】
第１図はこの発明の一実施例の構成を示す回路図、第２
図は同実施例と従来回路との利点制御特性とを比較する
ための特性図、第３図はこの発明のより具体的な実施例
の構成を示す回路図、第４図は導電性の異なるトランジ
スタを用いる従来のｆ１１得制御回路の回路図、第５図
は同一導電性のトランジスタを用いて構成される従来の
利得制御回路の構成を示す回路図である。 １０．１１ ・・・・演算増幅器（第１、第２演算増幅
器）、Ｉ ２．＋ ３・・・・・トランジスタペア（第
１１第２トランジスタペア）、２５・・・・・減算回路
、３５・・・・可変定電流源（バイアス電流制御回路）
、４０・・・・・カレントミラー回路（バイアス電流制
御回路）。
図は同実施例と従来回路との利点制御特性とを比較する
ための特性図、第３図はこの発明のより具体的な実施例
の構成を示す回路図、第４図は導電性の異なるトランジ
スタを用いる従来のｆ１１得制御回路の回路図、第５図
は同一導電性のトランジスタを用いて構成される従来の
利得制御回路の構成を示す回路図である。 １０．１１ ・・・・演算増幅器（第１、第２演算増幅
器）、Ｉ ２．＋ ３・・・・・トランジスタペア（第
１１第２トランジスタペア）、２５・・・・・減算回路
、３５・・・・可変定電流源（バイアス電流制御回路）
、４０・・・・・カレントミラー回路（バイアス電流制
御回路）。
Claims (1)
- 【特許請求の範囲】 正相の入力信号が反転入力端に供給され、非反転入力端
が接地される第１演算増幅器と、 逆相の入力信号が反転入力端に供給され、非反転入力端
が接地される第２演算増幅器と、 エミッタが共通接続された同一導電性の第１、第２トラ
ンジスタからなり、その共通エミッタが前記第１演算増
幅器の出力端に接続され、第１トランジスタのコレクタ
が前記第１演算増幅器の反転入力端に接続される第１ト
ランジスタペアと、前記第１、第２トランジスタと同一
導電性であってエミッタが共通接続された第３、第４ト
ランジスタからなり、その共通エミッタが前記第２演算
増幅器の出力端に接続され、第３トランジスタのコレク
タが前記第２演算増幅器の反転入力端に接続される第２
トランジスタペアと、 前記第２、第４トランジスタのコレクタ出力信号の差を
取って出力する減算回路と、 前記第２、第４トランジスタのベースに印加される制御
電圧の指数関数に比例する値の定電流を前記第１、第２
演算増幅器の各反転入力端に各々供給するバイアス電流
制御回路 とを具備することを特徴とする利得制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60241900A JPS62102612A (ja) | 1985-10-29 | 1985-10-29 | 利得制御回路 |
| US06/921,948 US4724398A (en) | 1985-10-29 | 1986-10-22 | Gain-controlled amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60241900A JPS62102612A (ja) | 1985-10-29 | 1985-10-29 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102612A true JPS62102612A (ja) | 1987-05-13 |
| JPH0462608B2 JPH0462608B2 (ja) | 1992-10-07 |
Family
ID=17081222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60241900A Granted JPS62102612A (ja) | 1985-10-29 | 1985-10-29 | 利得制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4724398A (ja) |
| JP (1) | JPS62102612A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3811947A1 (de) * | 1988-04-11 | 1989-10-19 | Telefunken Electronic Gmbh | Steuerbare verstaerkerschaltung |
| JPH01314431A (ja) * | 1988-06-15 | 1989-12-19 | Mitsubishi Electric Corp | 送信電力制御回路 |
| US5804969A (en) * | 1995-07-28 | 1998-09-08 | Advanced Mammography Systems, Inc. | MRI RF coil |
| US5838807A (en) * | 1995-10-19 | 1998-11-17 | Mitel Semiconductor, Inc. | Trimmable variable compression amplifier for hearing aid |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3007715A1 (de) * | 1980-02-29 | 1981-09-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verstaerkerschaltung mit durch eine steuerspannung steuerbarer gesamtverstaerkung |
-
1985
- 1985-10-29 JP JP60241900A patent/JPS62102612A/ja active Granted
-
1986
- 1986-10-22 US US06/921,948 patent/US4724398A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462608B2 (ja) | 1992-10-07 |
| US4724398A (en) | 1988-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JPH0152783B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0265514A (ja) | 差動増幅回路 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JPH0548352A (ja) | シグナル電圧及び参照電圧間の差異に比例し温度に依存しない電流を発生させる集積回路 | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| US4804927A (en) | Current amplifier circuit | |
| JPH0257372B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JPS643371B2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JPH0232644B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS6223164Y2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JP2807700B2 (ja) | 電流制限回路を有する出力回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| SU1401559A1 (ru) | Широкополосный усилитель тока | |
| JP3258202B2 (ja) | 差動回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS6216015Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |