JP2887993B2 - 周波数ミキサ回路 - Google Patents
周波数ミキサ回路Info
- Publication number
- JP2887993B2 JP2887993B2 JP3307036A JP30703691A JP2887993B2 JP 2887993 B2 JP2887993 B2 JP 2887993B2 JP 3307036 A JP3307036 A JP 3307036A JP 30703691 A JP30703691 A JP 30703691A JP 2887993 B2 JP2887993 B2 JP 2887993B2
- Authority
- JP
- Japan
- Prior art keywords
- equation
- signal
- transistors
- voltage
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0019—Gilbert multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、周波数ミキサ回路に係
り、特にバイポーラ集積回路上に形成される周波数ミキ
サ回路に関する。
り、特にバイポーラ集積回路上に形成される周波数ミキ
サ回路に関する。
【０００２】
【従来の技術】従来の周波数ミキサ回路は、図２に示す
ように、差動増幅器（Ｑ１１、Ｑ１２）のカレントソー
ス（Ｑ１３）の基準電圧ＶF に第１の周波数信号（電圧
ＶIN）を重畳させ、差動増幅器の対入力に第２の周波数
信号（電圧ＶLO）を印加する構成か、或は、図３に示す
ように、ギルバートマルチプライヤなどのアナログ乗算
器３１の第１の入力対に第１の周波数信号（電圧ＶIN）
を印加し、第２の入力対に第２の周波数信号（電圧
ＶLO）を印加する構成である。以下、各回路について順
に説明する。
ように、差動増幅器（Ｑ１１、Ｑ１２）のカレントソー
ス（Ｑ１３）の基準電圧ＶF に第１の周波数信号（電圧
ＶIN）を重畳させ、差動増幅器の対入力に第２の周波数
信号（電圧ＶLO）を印加する構成か、或は、図３に示す
ように、ギルバートマルチプライヤなどのアナログ乗算
器３１の第１の入力対に第１の周波数信号（電圧ＶIN）
を印加し、第２の入力対に第２の周波数信号（電圧
ＶLO）を印加する構成である。以下、各回路について順
に説明する。
【０００３】図２において、トランジスタを構成する接
合ダイオードの電流特性は、数式１で表される。なお、
数式１において、ＩE はエミッタ電流、ＩS は飽和電
流、ｑは単位電子電荷、ＶBEはベース・エミッタ間電
圧、ｋはボルツマン定数、Ｔは絶対温度である。
合ダイオードの電流特性は、数式１で表される。なお、
数式１において、ＩE はエミッタ電流、ＩS は飽和電
流、ｑは単位電子電荷、ＶBEはベース・エミッタ間電
圧、ｋはボルツマン定数、Ｔは絶対温度である。
【０００４】
【数１】
【０００５】ここで、ＶT ＝ｋＴ／ｑとすると、ＶBE≫
ＶT である。従って、数式１において、ｅｘｐ（ＶBE／
ＶT ）≫１とすると、エミッタ電流ＩE は数式２のよう
に近似できる。
ＶT である。従って、数式１において、ｅｘｐ（ＶBE／
ＶT ）≫１とすると、エミッタ電流ＩE は数式２のよう
に近似できる。
【０００６】
【数２】
【０００７】このとき、トランジスタＱ１３のコレクタ
電流ＩC13 は数式３のようになる。
電流ＩC13 は数式３のようになる。
【０００８】
【数３】
【０００９】そして、定電流源Ｉ0 を数式４のようにお
くと、コレクタ電流ＩC13 は、数式５のようになる。
くと、コレクタ電流ＩC13 は、数式５のようになる。
【００１０】
【数４】
【００１１】
【数５】
【００１２】また、入力電圧ＶLOは、数式６に示すよう
に、トランジスタＱ１１のベース・エミッタ間電圧Ｖ
BE11とトランジスタＱ１２のベース・エミッタ間電圧Ｖ
BE12の差である。
に、トランジスタＱ１１のベース・エミッタ間電圧Ｖ
BE11とトランジスタＱ１２のベース・エミッタ間電圧Ｖ
BE12の差である。
【００１３】
【数６】
【００１４】そこで、ＶBE11とＶBE12を数式７、同８の
ように仮定し、また数式７と同８におけるＩS11 とＩ
S12 は数式９に示すように等しいと仮定すると、数式６
の入力電圧ＶLOは数式１０のように表せる。
ように仮定し、また数式７と同８におけるＩS11 とＩ
S12 は数式９に示すように等しいと仮定すると、数式６
の入力電圧ＶLOは数式１０のように表せる。
【００１５】
【数７】
【００１６】
【数８】
【００１７】
【数９】
【００１８】
【数１０】
【００１９】また、αF を電流増幅率とすると、コレク
タ電流ＩC11 と同ＩC12 の和は数式１１となる。
タ電流ＩC11 と同ＩC12 の和は数式１１となる。
【００２０】
【数１１】
【００２１】その結果、数式１０と同１１とから、コレ
クタ電流ＩC11、同ＩC12 は、数式１２、同１３と求ま
る。
クタ電流ＩC11、同ＩC12 は、数式１２、同１３と求ま
る。
【００２２】
【数１２】
【００２３】
【数１３】
【００２４】従って、両コレクタ電流の差電流ΔＩ3 は
数式１４で表せる。
数式１４で表せる。
【００２５】
【数１４】
【００２６】ここで、tanhｘは数式１５のように表さ
れ、exp ｘは数式１６のように表されるので、これを用
いて数式１４を展開すると、数式１７が得られ、差電流
ΔＩ3には入力電圧ＶINと同ＶLOの積ＶIN・ＶLOの項が
含まれる。
れ、exp ｘは数式１６のように表されるので、これを用
いて数式１４を展開すると、数式１７が得られ、差電流
ΔＩ3には入力電圧ＶINと同ＶLOの積ＶIN・ＶLOの項が
含まれる。
【００２７】
【数１５】
【００２８】
【数１６】
【００２９】
【数１７】
【００３０】そこで、入力電圧ＶINを数式１８、入力電
圧ＶLOを数式１９のようにおくと、積ＶIN・ＶLOは数式
２０となり、２周波（ｆIN、ｆL0）の和と差の成分が得
られる。そして、数式２０から明らかなように、周波数
特性を規定する因子は、専ら使用するトランジスタの周
波数特性（ｆT)である。即ち、高周波特性の良好な周波
数ミキサ回路となっている。
圧ＶLOを数式１９のようにおくと、積ＶIN・ＶLOは数式
２０となり、２周波（ｆIN、ｆL0）の和と差の成分が得
られる。そして、数式２０から明らかなように、周波数
特性を規定する因子は、専ら使用するトランジスタの周
波数特性（ｆT)である。即ち、高周波特性の良好な周波
数ミキサ回路となっている。
【００３１】
【数１８】
【００３２】
【数１９】
【００３３】
【数２０】
【００３４】ここで、ＩC11、ＩC12 は差動電流であるな
ら、これらは数式２１、同２２と表され、それぞれ±
（１／２）ΔＩ3を含んでいる。つまり、ＩC11 やＩC12
を電圧変換すれば良いのである。図２ではＩC12 が負
荷抵抗ＲL によって電圧変換される。
ら、これらは数式２１、同２２と表され、それぞれ±
（１／２）ΔＩ3を含んでいる。つまり、ＩC11 やＩC12
を電圧変換すれば良いのである。図２ではＩC12 が負
荷抵抗ＲL によって電圧変換される。
【００３５】
【数２１】
【００３６】
【数２２】
【００３７】次に、図３において、出力電圧ＶO は数式
２３で表される。なお、数式２３において、Ａはユニテ
ィゲインである。
２３で表される。なお、数式２３において、Ａはユニテ
ィゲインである。
【００３８】
【数２３】
【００３９】これに数式１８、同１９を代入すると、数
式２０と同様の数式２４が得られ、このアナログ乗算器
３１を用いるものも同様に周波数ミキサ回路となってい
るのである。
式２０と同様の数式２４が得られ、このアナログ乗算器
３１を用いるものも同様に周波数ミキサ回路となってい
るのである。
【００４０】
【数２４】
【００４１】
【発明が解決しようとする課題】上述した従来の周波数
ミキサ回路には、次のような問題がある。まず、図２に
示す回路では、定電流源に信号を重畳させることが困難
である。また、図３に示す回路では、乗算器の回路構成
はトランジスタ数が多いので、ＮＦが劣化し、回路電流
を増加させないと良好な高周波特性が得られない。
ミキサ回路には、次のような問題がある。まず、図２に
示す回路では、定電流源に信号を重畳させることが困難
である。また、図３に示す回路では、乗算器の回路構成
はトランジスタ数が多いので、ＮＦが劣化し、回路電流
を増加させないと良好な高周波特性が得られない。
【００４２】本発明の目的は、ＮＦの劣化の低減が図
れ、少ない消費電流で良好な高周波特性が得られる周波
数ミキサ回路を提供することにある。
れ、少ない消費電流で良好な高周波特性が得られる周波
数ミキサ回路を提供することにある。
【００４３】
【課題を解決するための手段】前記目的を達成するため
に、本発明の周波数ミキサ回路は次の如き構成を有す
る。即ち、本発明の周波数ミキサ回路は、エミッタサイ
ズがそれぞれ異なる２つのトランジスタからなる差動対
の２組と； 前記２組の差動対それぞれを駆動する第１
及び第２の定電流源と； を備え、前記２組の差動対
は、相互間において、エミッタサイズの大きい方のトラ
ンジスタのコレクタ同士及びエミッタサイズの小さい方
のトランジスタのコレクタ同士がそれぞれ共通接続さ
れ、且つ、エミッタサイズの大きい方のトランジスタと
エミッタサイズの小さい方のトランジスタとのベース同
士がそれぞれ共通接続されてなり； 一方のベース同士
に第１の交流信号が印加され、他方のベース同士に第２
の交流信号が印加され、前記第１の交流信号と前記第２
の交流信号との差電圧を差動入力信号とし、前記エミッ
タサイズの小さい方のトランジスタのコレクタ同士の共
通接続箇所に前記第１の交流信号の周波数と前記第２の
交流信号の周波数との和及び差の周波数成分を含む差動
出力を生成する； ことを特徴とするものである。
に、本発明の周波数ミキサ回路は次の如き構成を有す
る。即ち、本発明の周波数ミキサ回路は、エミッタサイ
ズがそれぞれ異なる２つのトランジスタからなる差動対
の２組と； 前記２組の差動対それぞれを駆動する第１
及び第２の定電流源と； を備え、前記２組の差動対
は、相互間において、エミッタサイズの大きい方のトラ
ンジスタのコレクタ同士及びエミッタサイズの小さい方
のトランジスタのコレクタ同士がそれぞれ共通接続さ
れ、且つ、エミッタサイズの大きい方のトランジスタと
エミッタサイズの小さい方のトランジスタとのベース同
士がそれぞれ共通接続されてなり； 一方のベース同士
に第１の交流信号が印加され、他方のベース同士に第２
の交流信号が印加され、前記第１の交流信号と前記第２
の交流信号との差電圧を差動入力信号とし、前記エミッ
タサイズの小さい方のトランジスタのコレクタ同士の共
通接続箇所に前記第１の交流信号の周波数と前記第２の
交流信号の周波数との和及び差の周波数成分を含む差動
出力を生成する； ことを特徴とするものである。
【００４４】
【作用】次に、前記の如く構成される本発明の周波数ミ
キサ回路の作用を説明する。本発明では、エミッタサイ
ズがそれぞれ異なる２つのトランジスタからなる差動対
トランジスタの２組、即ち、所謂不平衡差動対トランジ
スタの２組を主体に、それらを横一列に配置する構成と
してある。従って、回路素子数の低減が図れ、ＮＦの劣
化が少なくなる。また、低電圧で動作可能であるので、
少ない消費電流で良好な高周波特性が得られる。
キサ回路の作用を説明する。本発明では、エミッタサイ
ズがそれぞれ異なる２つのトランジスタからなる差動対
トランジスタの２組、即ち、所謂不平衡差動対トランジ
スタの２組を主体に、それらを横一列に配置する構成と
してある。従って、回路素子数の低減が図れ、ＮＦの劣
化が少なくなる。また、低電圧で動作可能であるので、
少ない消費電流で良好な高周波特性が得られる。
【００４５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る周波数ミキサ回
路を示す。この周波数ミキサ回路は、２組の差動対トラ
ンジスタ｛（Ｑ１、Ｑ２）、（Ｑ３、Ｑ４）｝と、この
２組の差動対トランジスタそれぞれを駆動する２つの定
電流源Ｉ0 とを基本的に備える。
する。図１は、本発明の一実施例に係る周波数ミキサ回
路を示す。この周波数ミキサ回路は、２組の差動対トラ
ンジスタ｛（Ｑ１、Ｑ２）、（Ｑ３、Ｑ４）｝と、この
２組の差動対トランジスタそれぞれを駆動する２つの定
電流源Ｉ0 とを基本的に備える。
【００４６】ここに、２組の差動対トランジスタ｛（Ｑ
１、Ｑ２）、（Ｑ３、Ｑ４）｝は、それぞれ、エミッタ
のサイズ（面積）の異なるトランジスタで構成される所
謂不平衡差動対トランジスタであり、本実施例ではエミ
ッタサイズ比を、Ｑ１：Ｑ２＝Ｑ４：Ｑ３＝Ｋ：１とし
てある。但し、ＫはＫ＞１である。従って、２つの定電
流源は等しくＩ0 となっている。
１、Ｑ２）、（Ｑ３、Ｑ４）｝は、それぞれ、エミッタ
のサイズ（面積）の異なるトランジスタで構成される所
謂不平衡差動対トランジスタであり、本実施例ではエミ
ッタサイズ比を、Ｑ１：Ｑ２＝Ｑ４：Ｑ３＝Ｋ：１とし
てある。但し、ＫはＫ＞１である。従って、２つの定電
流源は等しくＩ0 となっている。
【００４７】この２組の差動対トランジスタ｛（Ｑ１、
Ｑ２）、（Ｑ３、Ｑ４）｝は、相互間において、エミッ
タサイズの大きい方のトランジスタ（Ｑ１、Ｑ４）のコ
レクタ同士及びエミッタサイズの小さい方のトランジス
タ（Ｑ２、Ｑ３）のコレクタ同士がそれぞれ共通接続さ
れ、共通の電源（電圧ＶＣＣ）に接続される。図示例で
は、エミッタサイズの大きい方のトランジスタ（Ｑ１、
Ｑ４）のコレクタ同士が直接共通電源に接続され、エミ
ッタサイズの小さい方のトランジスタ（Ｑ２、Ｑ３）の
コレクタ同士が負荷抵抗ＲL を介して共通電源に接続さ
れ、ここから出力（電圧ＶO)を取り出すようになってい
る。
Ｑ２）、（Ｑ３、Ｑ４）｝は、相互間において、エミッ
タサイズの大きい方のトランジスタ（Ｑ１、Ｑ４）のコ
レクタ同士及びエミッタサイズの小さい方のトランジス
タ（Ｑ２、Ｑ３）のコレクタ同士がそれぞれ共通接続さ
れ、共通の電源（電圧ＶＣＣ）に接続される。図示例で
は、エミッタサイズの大きい方のトランジスタ（Ｑ１、
Ｑ４）のコレクタ同士が直接共通電源に接続され、エミ
ッタサイズの小さい方のトランジスタ（Ｑ２、Ｑ３）の
コレクタ同士が負荷抵抗ＲL を介して共通電源に接続さ
れ、ここから出力（電圧ＶO)を取り出すようになってい
る。
【００４８】また、エミッタサイズの大きい方のトラン
ジスタＱ１とエミッタサイズの小さい方のトランジスタ
Ｑ３とのベース同士及びエミッタサイズの大きい方のト
ランジスタＱ４とエミッタサイズの小さい方のトランジ
スタＱ２とのベース同士がそれぞれ共通接続され、一方
のベース同士に（第１の）交流信号（電圧ＶIN）が印加
され、他方のベース同士に（第２の）交流信号（電圧Ｖ
LO）が印加される。
ジスタＱ１とエミッタサイズの小さい方のトランジスタ
Ｑ３とのベース同士及びエミッタサイズの大きい方のト
ランジスタＱ４とエミッタサイズの小さい方のトランジ
スタＱ２とのベース同士がそれぞれ共通接続され、一方
のベース同士に（第１の）交流信号（電圧ＶIN）が印加
され、他方のベース同士に（第２の）交流信号（電圧Ｖ
LO）が印加される。
【００４９】さて、トランジスタＱ１、同Ｑ２からなる
不平衡差動対では、電圧Ｖ1 を数式２５のように入力電
圧ＶINと同ＶLOの差電圧とすると、この差電圧Ｖ1 は数
式２６のように両トランジスタのベース・エミッタ間電
圧の差である。
不平衡差動対では、電圧Ｖ1 を数式２５のように入力電
圧ＶINと同ＶLOの差電圧とすると、この差電圧Ｖ1 は数
式２６のように両トランジスタのベース・エミッタ間電
圧の差である。
【００５０】
【数２５】
【００５１】
【数２６】
【００５２】ここで、両トランジスタのベース・エミッ
タ間電圧は、前記数式７、同８と同様の数式２７、同２
８で表せる。
タ間電圧は、前記数式７、同８と同様の数式２７、同２
８で表せる。
【００５３】
【数２７】
【００５４】
【数２８】
【００５５】そして、飽和電流ＩS1、同ＩS2について
は、エミッタサイズ比がＫであるから、数式２９のよう
に関係付けられる。
は、エミッタサイズ比がＫであるから、数式２９のよう
に関係付けられる。
【００５６】
【数２９】
【００５７】従って、両トランジスタのコレクタ電流Ｉ
C1、同ＩC2の比は数式３０となる。
C1、同ＩC2の比は数式３０となる。
【００５８】
【数３０】
【００５９】また、αF を電流増幅率とすると、定電流
源Ｉ0と両トランジスタのコレクタ電流ＩC1、同ＩC2と
の間には数式３１の関係がある。
源Ｉ0と両トランジスタのコレクタ電流ＩC1、同ＩC2と
の間には数式３１の関係がある。
【００６０】
【数３１】
【００６１】従って、両トランジスタのコレクタ電流Ｉ
C1、同ＩC2は数式３２、同３３と求まる。
C1、同ＩC2は数式３２、同３３と求まる。
【００６２】
【数３２】
【００６３】
【数３３】
【００６４】ここで、ＫをＶT と本発明に係るＶK とを
用いて数式３４のように定義すると、本発明に係るＶK
は数式３５のように表せる。
用いて数式３４のように定義すると、本発明に係るＶK
は数式３５のように表せる。
【００６５】
【数３４】
【００６６】
【数３５】
【００６７】すると、数式３２、同３３は、それぞれ数
式３６、同３７と書き換えることができる。
式３６、同３７と書き換えることができる。
【００６８】
【数３６】
【００６９】
【数３７】
【００７０】従って、両コレクタ電流の差電流ΔＩ1 は
数式３８と表せる。
数式３８と表せる。
【００７１】
【数３８】
【００７２】以上のことはトランジスタＱ３、同Ｑ４か
らなる不平衡差動対についても同様であって、両コレク
タ電流の差電流ΔＩ2 は数式３９と表せる。
らなる不平衡差動対についても同様であって、両コレク
タ電流の差電流ΔＩ2 は数式３９と表せる。
【００７３】
【数３９】
【００７４】従って、２組の不平衡差動対の両コレクタ
電流（Ｉ1、Ｉ2)の差電流ΔＩは、数式４０となるが、こ
れに数式１５の関係を適用すると、数式４１となり、差
電圧Ｖ1 の２乗に比例する差動出力が得られる。
電流（Ｉ1、Ｉ2)の差電流ΔＩは、数式４０となるが、こ
れに数式１５の関係を適用すると、数式４１となり、差
電圧Ｖ1 の２乗に比例する差動出力が得られる。
【００７５】
【数４０】
【００７６】
【数４１】
【００７７】ここに、差電圧Ｖ1 は前記数式２５で与え
られる。そこで、入力電圧ＶIN、同ＶLOを前記数式１
８、同１９のように定義すると、差電圧Ｖ1 の２乗は数
式４２と求まる。
られる。そこで、入力電圧ＶIN、同ＶLOを前記数式１
８、同１９のように定義すると、差電圧Ｖ1 の２乗は数
式４２と求まる。
【００７８】
【数４２】
【００７９】即ち、差電流ΔＩには、２周波（ｆIN、ｆ
LO）の和と差の成分が含まれる。そして、コレクタ電流
Ｉ1(Ｉ1 ＝ＩC1＋ＩC4）、同Ｉ2(Ｉ2 ＝ＩC2＋ＩC3）
は、差動電流であるから、それぞれ数式４３、同４４と
表せる。
LO）の和と差の成分が含まれる。そして、コレクタ電流
Ｉ1(Ｉ1 ＝ＩC1＋ＩC4）、同Ｉ2(Ｉ2 ＝ＩC2＋ＩC3）
は、差動電流であるから、それぞれ数式４３、同４４と
表せる。
【００８０】
【数４３】
【００８１】
【数４４】
【００８２】従って、出力電圧ＶO は、数式４５と求ま
り、２周波（ｆIN、ｆLO）の和と差の成分が負荷抵抗Ｒ
L によって電圧に変換される。
り、２周波（ｆIN、ｆLO）の和と差の成分が負荷抵抗Ｒ
L によって電圧に変換される。
【００８３】
【数４５】
【００８４】なお、差電流ΔＩやコレクタ電流Ｉ1 を電
圧に変換しても同様であり、何れの場合にも、消費電流
が少なく、しかも周波数特性の良好な周波数ミキサ回路
が得られる。
圧に変換しても同様であり、何れの場合にも、消費電流
が少なく、しかも周波数特性の良好な周波数ミキサ回路
が得られる。
【００８５】
【発明の効果】以上説明したように、本発明の周波数ミ
キサ回路によれば、エミッタサイズがそれぞれ異なる２
つのトランジスタからなる所謂不平衡差動対トランジス
タの２組を主体に、これらを横一列に配置する構成とし
たので、回路素子数の低減が図れ、低電圧で動作可能と
なる。その結果、ＮＦの劣化が少なくなり、また、少な
い消費電流で良好な高周波特性が得られる周波数ミキサ
回路を提供できる効果がある。
キサ回路によれば、エミッタサイズがそれぞれ異なる２
つのトランジスタからなる所謂不平衡差動対トランジス
タの２組を主体に、これらを横一列に配置する構成とし
たので、回路素子数の低減が図れ、低電圧で動作可能と
なる。その結果、ＮＦの劣化が少なくなり、また、少な
い消費電流で良好な高周波特性が得られる周波数ミキサ
回路を提供できる効果がある。
【図１】本発明の一実施例に係る周波数ミキサ回路の回
路図である。
路図である。
【図２】従来の周波数ミキサ回路の回路図である。
【図３】従来の周波数ミキサ回路の回路図である。
Ｑ１ トランジスタ Ｑ２ トランジスタ Ｑ３ トランジスタ Ｑ４ トランジスタ Ｉ0 定電流源 ＶIN 入力電圧 ＶLO 入力電圧 ＶO 出力電圧 ＶＣＣ 電源電圧
Claims (1)
- 【請求項１】 エミッタサイズがそれぞれ異なる２つの
トランジスタからなる差動対の２組と； 前記２組の差
動対それぞれを駆動する第１及び第２の定電流源と；
を備え、前記２組の差動対は、相互間において、エミッ
タサイズの大きい方のトランジスタのコレクタ同士及び
エミッタサイズの小さい方のトランジスタのコレクタ同
士がそれぞれ共通接続され、且つ、エミッタサイズの大
きい方のトランジスタとエミッタサイズの小さい方のト
ランジスタとのベース同士がそれぞれ共通接続されてな
り； 一方のベース同士に第１の交流信号が印加され、
他方のベース同士に第２の交流信号が印加され、前記第
１の交流信号と前記第２の交流信号との差電圧を差動入
力信号とし、前記エミッタサイズの小さい方のトランジ
スタのコレクタ同士の共通接続箇所に前記第１の交流信
号の周波数と前記第２の交流信号の周波数との和及び差
の周波数成分を含む差動出力を生成する； ことを特徴
とする周波数ミキサ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307036A JP2887993B2 (ja) | 1991-10-25 | 1991-10-25 | 周波数ミキサ回路 |
| US07/965,426 US5252866A (en) | 1991-10-25 | 1992-10-23 | Frequency mixing circuit |
| GB9222343A GB2260870B (en) | 1991-10-25 | 1992-10-23 | Frequency mixing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307036A JP2887993B2 (ja) | 1991-10-25 | 1991-10-25 | 周波数ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121950A JPH05121950A (ja) | 1993-05-18 |
| JP2887993B2 true JP2887993B2 (ja) | 1999-05-10 |
Family
ID=17964273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3307036A Expired - Fee Related JP2887993B2 (ja) | 1991-10-25 | 1991-10-25 | 周波数ミキサ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5252866A (ja) |
| JP (1) | JP2887993B2 (ja) |
| GB (1) | GB2260870B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06162229A (ja) * | 1992-11-18 | 1994-06-10 | Nec Corp | マルチプライヤ |
| DE4316027A1 (de) * | 1993-05-13 | 1994-11-17 | Telefunken Microelectron | Schaltungsanordnung zum Gleichrichten von Wechselspannungssignalen |
| US5809410A (en) * | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| US5552734A (en) * | 1993-10-27 | 1996-09-03 | Nec Corporation | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
| US5483151A (en) * | 1994-09-27 | 1996-01-09 | Mitsubishi Denki Kabushiki Kaisha | Variable current source for variably controlling an output current in accordance with a control voltage |
| US5659263A (en) * | 1996-03-25 | 1997-08-19 | Motorola, Inc. | Circuit and method for correcting phase error in a multiplier circuit |
| US5901350A (en) * | 1996-09-30 | 1999-05-04 | Fairchild Semiconductor Corporation | Low distortion large swing frequency down coverter filter amplifier circuit |
| EP0859461A1 (en) * | 1997-02-18 | 1998-08-19 | Nec Corporation | Mixer circuit with wide dynamic range |
| US6230118B1 (en) | 1997-06-30 | 2001-05-08 | Cirrus Logic, Inc. | DOS based application supports for a controllerless modem |
| GB2351404B (en) * | 1999-06-24 | 2003-11-12 | Nokia Mobile Phones Ltd | A transmitter and a modulator therefor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3710149A (en) * | 1971-06-21 | 1973-01-09 | Electronics Corp America | Electrical circuitry |
| JPS54160155A (en) * | 1978-06-09 | 1979-12-18 | Toshiba Corp | Multiplying circuit |
| JPS5585111A (en) * | 1978-12-22 | 1980-06-26 | Toshiba Corp | Oscillation circuit |
| JPS5674776A (en) * | 1979-11-22 | 1981-06-20 | Nippon Kogaku Kk <Nikon> | Absolute-value circuit |
| US4324990A (en) * | 1980-05-09 | 1982-04-13 | Motorola, Inc. | Comparison circuit adaptable for utilization in a television receiver or the like |
| US4463271A (en) * | 1981-12-28 | 1984-07-31 | Raytheon Company | Transistor switching circuitry having hysteresis |
| JPH07105662B2 (ja) * | 1986-02-21 | 1995-11-13 | 株式会社東芝 | 多機能差動増幅器 |
| JP2569497B2 (ja) * | 1986-08-28 | 1997-01-08 | ソニー株式会社 | 掛算器 |
| US4795916A (en) * | 1987-01-23 | 1989-01-03 | The Grass Valley Group, Inc. | Low power differential ECL line driver |
| JP2946522B2 (ja) * | 1989-04-05 | 1999-09-06 | 日本電気株式会社 | 両波整流器 |
| DE3927381A1 (de) * | 1989-08-19 | 1991-02-21 | Philips Patentverwaltung | Phasenvergleichsschaltung |
| US5319267A (en) * | 1991-01-24 | 1994-06-07 | Nec Corporation | Frequency doubling and mixing circuit |
-
1991
- 1991-10-25 JP JP3307036A patent/JP2887993B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-23 GB GB9222343A patent/GB2260870B/en not_active Expired - Fee Related
- 1992-10-23 US US07/965,426 patent/US5252866A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2260870B (en) | 1995-05-31 |
| GB2260870A (en) | 1993-04-28 |
| JPH05121950A (ja) | 1993-05-18 |
| GB9222343D0 (en) | 1992-12-09 |
| US5252866A (en) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037004B2 (ja) | マルチプライヤ | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2887993B2 (ja) | 周波数ミキサ回路 | |
| JP2874616B2 (ja) | Ｏｔａ及びマルチプライヤ | |
| JP2884869B2 (ja) | 周波数ミキサ回路 | |
| JPH05114823A (ja) | 周波数ミキサ回路 | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| JP3000698B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JP2737430B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JPH0328581Y2 (ja) | ||
| JP4128283B2 (ja) | 差動増幅回路 | |
| JPH0462608B2 (ja) | ||
| JPH0478044B2 (ja) | ||
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2900879B2 (ja) | バイポーラ・マルチプライヤ | |
| JPS60163512A (ja) | 差動増巾回路 | |
| JP2738205B2 (ja) | ２乗回路 | |
| JPH0418251Y2 (ja) | ||
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPH0884029A (ja) | バイポーラｏｔａおよびマルチプライヤ | |
| JPH04215315A (ja) | レベルシフト回路 | |
| JPH057126A (ja) | 積分回路 | |
| JPH06187471A (ja) | マルチプライヤ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |