JPH03145309A - 増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分！ｆ 本発明は、直線性の良好な増幅器に関するらのである。

（ロ）従来の技術 第２図は、従来の増幅器を示す回路図である。

第２図において、（１）（２）は、差動トランジスタで
あり、前記トランジスタ（１）のベースには入力信号Ｖ
が印加され、前記トランジスタ（２）のベースには定電
圧ＶＩｌが印加されている。また、前記トランジスタ（
１）（２）のエミッタは、各々電流１．を流すことが可
能な定電流源（３）（４）を介してアースされ、且つ、
抵抗（５）を介して接続されている。（６）（７）は、
各々ｔＬ源ＶＣＣと前記トランジスタ（１）（２）のコ
レクタとの間に接続されたダイオードである。（８）（
９）は、差動トランジスタであり、前記トランジスタ（
８）（９）のベースは、各々前記トランジスタ（２）（
１）のコレクタと接続され、前記トランジスタ（８）（
９）のエミッタは、可変電流■。を流すことが可能な可
変電流源（ｌＯ）を介してアースされている。（１１）
（１２）は、電流ミラー回路を構成するトランジスタで
あり、ダイオード接続された前記トランジスタ（１１）
のエミッタ・コレクタ路は、前記を源Ｖｃｃと前記前記
トランジスタ（８）のコレクタとの間に接続され、前記
トランジスタ（１２）のエミッタ・コレクタ路は、前記
電源Ｖ（（と前記前記トランジスタ（９）のコレクタと
の間に接続されている。

まず、入力信号Ｖがトランジスタ（１）のベースに印加
されると、該入力信号Ｖは、トランジスタ（１）（２）
によって電流変換され、ダイオード（６）（７）によっ
て対数変換される。そして、この対数変換されたダイオ
ード（６）（７）出力が、各々トランジスタ（９）（８
）のベースに印加されると、該トランジスタ（８）（９
）のベース間電圧と電流Ｉ。どの積に基づく出力電流Ｉ
。が、トランジスタ（９）のコレクタから出力される様
になっていた。

（ハ）発明が解決しようとする課題 しかしながら、前記従来の技術の場合、トランジスタ（
１）（２）のエミッタが抵抗（５）を介して接続されて
いる為、入力信号Ｖを電流変換する場合、トランジスタ
（］）（２）の非直線性のエミッタ内部抵抗を無視でき
なくなる。具体的には、トランジスタ（１）のエミッタ
電流を■８、トランジスタ（１）（２）のエミッタ内部
抵抗をｒｌ、抵抗（５）の抵抗値をＲとすると、 ＩＥ＝（Ｖ−ＶＢ）／（Ｒ＋２　ｒ、）−＝・（１）と
なる。

そこで、電流変換の直線性を良好にするには、（１）式
の２ｒ、を無視できるほど小としなければならず、その
為には、Ｒ＞２ｒ、とするか、または、エミッタ電流Ｉ
、を増大させてエミッタ内部抵抗ｒ、を減少させなけれ
ばならない。ところが、前番の場合、第２図回路の利得
が減少してしまい、また、後者の場合、消費電流が増大
してしまう問題点があった。

従って、第２図は、直線性の良好な回路とは言えず、広
いダイナミックレンジを必要とする目的には使用できな
い問題点があった。

（ニ）課題を解決するための手段 本発明は、前記問題点を解決する為になされたらのであ
り、直線性の良好な増幅器を提供することを目的とし、
入力信号を電流変換する抵抗と、電流変換された電流が
一方の入力に供給され、方の出力を前記一方の入力に負
帰還する第一の差動増幅回路と、入力及び動作電流源側
が前記第１の差動増幅回路の入力及び動作電流源側と共
通接続された第２の差動増幅回路と、を備えたことを特
徴とする。

（ホ）作用 本発明によれば、入力信号は、第１の差動増幅回路のエ
ミッタ内部抵抗を考慮することなく、抵抗のみで電流変
換される。また、前記第１の差動増幅回路の一方の出力
は一方の入力に負帰還され、前記第１の差動増幅回路の
一方の入力は仮、忠接地点に近ずけられる。これによっ
て、直線性の良好な増幅器が得られる。

（へ）実施例 本発明の詳細を図面を用いて具体的に説明する。

第１図は、本発明の増幅器を示す回路図である。

第１図において、　（１３）（１４）は、電流ミラー回
路を構成するトランジスタであり、ダイオード接続され
た前記トランジスタ（１３）のコレクタは、電流■。を
流すことが可能な定電流源（１５）を介して電源〜ｃｃ
と接続され、前記トランジスタ（１３）（１４）のエミ
ッタはアースされている。（１６）（１７）は、電流ミ
ラー回路を構成するトランジスタであり、ダイオード接
続された前記トランジスタ（１６）のコレクタは前記ト
ランジスタ（１４）のコレクタと接続され、前記トラン
ジスタ（１６）（１７）のエミッタはｔ′ｒＡＶＣｃと
接続されている。つまり、前記トランジスタ（１７）の
コレクタには、電流■。が流れることになる。

（１８）（１９）は差動トランジスタであり、前記トラ
ンジスタ（１８）のコレクタは前記トランジスタ（１７
）のコレクタと接続され、前記トランジスタ（１９）の
コレクタは電ｉ１ｔ！Ｖｃｃと接続されている。更に、
前記トランジスタ（１８）のコレクタはそれ自身のベー
スと接続されており、コレクタ出力がベースに全帰還さ
れるようになっている。（２０）（２１）は差動トラン
ジスタであり、前記トランジスタ（２０）（２１）ノベ
ースは、各々前記トランジスタ（１８）（１９）のベー
スと接続されており、前記トランジスタ（２０）（２１
）のエミフタは前記トランジスタ（１８）（１９）のエ
ミッタと共通接続されている。（２２）は、前記トラン
ジスタ（１４）の４倍のサイズを持つ定電流源としての
トランジスタであり、ベースは前記トランジスタ（１４
）と接続され、コレクタ・エミツタ路は前記トランジス
タ（１８）（１９）（２０）（２１）のエミッタとアー
スとの間に接続されている。尚、前記トランジスタ（１
８）（１９）（２２）より第１の差動増幅回路が構成さ
れ、（２ｒｌ）（２１）（２２）より第２の差動増幅回
路が構成される。（２３）は、入力信号Ｖを電流変換す
るための抵抗であり、電流変換出力は前記トランジスタ
（１８）のベースに供給される。（２４）（２５）は差
動トランジスタであり、前記トランジスタ（２４）のベ
ースは前記トランジスタ（１８）のコレクタと接続され
、前記トランジスタ（２５）のベースは定電圧ＶＢと接
続されている。（２８）は、定電流源としてのトランジ
スタであり、ベースは前記トランジスタ（１４）のベー
スと接続され、コレクタ・エミツタ路は前記トランジス
タ（２４）（２５）のエミッタとアースとに間に接続さ
れる。尚、前記トランジスタ（２４）（２５）（２８）
より第３の差動増幅回路が構成される。（２６）（２７
）は、電流ミラー回路を構成するトランジスタであり、
前記トランジスタ（２６）（２７）のエミッタは電源ｖ
Ｃｃと接続され、前記トランジスタ（２６）（２７）の
コレクタは各々前記トランジスタ（２４）（２５）のコ
レクタと接続される。（２９）は、負帰還回路としての
トランジスタであり、ベースは前記トランジスタ（２５
）のコレクタと接続され、エミッタは電源Ｖ（（と接続
され、コレクタは前記トランジスタ（１９）のベースと
接続されている。また、トランジスタ（３０）は、ベー
スが前記トランジスタ（１４）のベースと接続され、コ
レクタ・エミツタ路が前記トランジスタ（２９）のコレ
クタとアースとの間に接続される。

ここで、トランジスタ（１８）のベース入力が増大する
と、トランジスタ（２４）のベース入力が増大する為、
トランジスタ（２６）（２７）により多くのコレクタ電
流が流れ、トランジスタ（２９）のベース入カモ増大す
る。従って、トランジスタ（１９）のベース入力が減少
し、トランジスタ（１８）のベース入力＋１減少するこ
とになる。反対に、トランジスタ（１８）のベース入力
が減少すると、トランジスタ（２４）のベース入力が減
少する為、トランジスタ（２６）（２７）により少ない
コレクタ電流が流れ、トランジスタ（２９）のベース入
力も減少する。従って、トランジスタ（１９）のベース
入力が増大し、トランジスタ（１８）のベース入力は増
大することになる。両者より、第１の差動増幅回路には
、常に負帰還がかけられることになる。更に、トランジ
スタ（１８）に注目すると、該トランジスタ（１８）は
、それ自身による全帰還のみならず、常に負帰還をも受
けるろ。

該トランジスタ（１８）のベースは、仮想接地点に近ず
けられることになる。つまり、該トランジスタ（１８）
のベース入力には、交流成分は含まれなくなる。

以上より、入力信号Ｖは、トランジスタ（１８）（１９
）（２０）（２１）の非直線性のエミッタ内部抵抗を考
慮することなく抵抗（２３）のみで電流変換される為、
第１図回路の直線性は従来に比べて良好となる。

（３１）（３２）は、各々電；原■。、と前記トランジ
スタ（２０）（２１）のコレクタとの間に接続されたダ
イオードであり、該ダイオード（３１）（３２）は、各
々前記トランジスタ（２０）（２１）のコレクタ出力を
対数変換する。該ダイオード（３１）（３２）の両端電
圧をΔｖ！ＩＥとすると、 ΔＶ　ＢＥ＝　２　Ｖ　ｔｌｏｇ（ｙ　Ｅｌ／’　Ｅ　
ｓｌ・・・（２）となる。これによって、入力信号Ｖの
ダイナミックレンジを広くとることが可能となる。

（３３）（３＝１）は差動トランジスタであり、前記差
動トランジスタ（３３）（３４）のベースは各々前記ダ
イオード（３１）（３２）の出力と接続され、前記差動
トランジスタ（３３）（３４）のコレクタは、電流Ｉ６
を可変できる可変電流源（３５）を介してアースされる
。尚、前記トランジスタ（３３）（３４）及び前記可変
電流源（３５）より第４の差動増幅回路が構成される　
（３６）（３７）は、電流ミラー回路を構成するトラン
ジスタであり、前記トランジスタ（３６）（３７）のエ
ミッタは電源■、。と接続され、前記トランジスタ（３
６）（３７）のコレクタは各々前記トランジスタ（３３
）（３４）のコレクタと接続されており、前記トランジ
スタ（３３）のコレクタ出力を指数変換する。前記トラ
ンジスタ（３６）の出力電流を■、とすると、 Ｉ　ｚｔ＝　Ｔ　５ｅＸｐ（ΔＶ　ＩＥ／　２　Ｖ　ｔ
ｌ＝・・（３）となる。ここで、（２）（３）式中のΔ
ＶＩＥが等しい為、（３）式中のΔ■口に（２）式を代
入すると、■■からは対数及び指数の項が消え、これよ
り、トランジスタ（３７）にも対数及び指数に関係のな
い出力電流Ｉ０が流れる。この出力電流１ｏは、夏　０
＝（Ｖ−ＶＢ）／Ｒ−ＩＣ／ＩＤ　・　・　・　・　・
（４）Ｒ：抵抗（２３）の抵抗値 となる。従って、可変′Ｉヒ流源（３５）を変えること
によって、トランジスタ（３３）（３４）の入力差と可
変電流１ａとの積（リニア掛算）に応じた出力電流Ｉ。

が得られることになる。

以トの如く構成された第１図回路によれば、入力信号■
はトランジスタ（１８）（１９）（２０）（２１）のエ
ミッタ内部抵抗を考慮することなく抵抗（２３）のみで
電流変換される為、直線性の良好な増幅器が得られる。

また、−Ｌ述の如く、入力信号Ｖの電流変換に際して、
トランジスタ（１８）（１９）（２０）（２１）のエミ
ッタ内部抵抗を考慮する必要がない為、抵抗（２３）の
抵抗値Ｒを大とする必要がなくなって利得の減少が防Ｉ
Ｅされ、更に、トランジスタ（１８）（１９）（２０）
（２１）のエミッタ内部抵抗を小とする必要がなくなっ
て消費電流の増大を防止できることになる。

また、第１図回路は、ＩＣ化することも可能である。

（ト）発明の効果 本発明によれば、電流変換のための抵抗の抵抗値を大と
することなく、且つ、第１の差動増幅回路のエミッタ内
部抵抗を小とすることなく、増幅器の直線性が良好とな
る。従って、利得の減少及び消費電流の増大を防止でき
る利点が得られる。

【図面の簡単な説明】

第１図は本発明回路を示す回路図、第２図は従来回路を
示す回路図である。 （１８）（１９）（２０’）　（２１）　（２２）　（
２４）　（２５）（２８）　（２９）　（３３）（３４
）・・・トランジスタ、（２３）・・・抵抗、（３５）
・・・可変電流源。

Claims (3)

【特許請求の範囲】
1. （１）入力信号を電流変換する抵抗と、 電流変換された電流が一方の入力に供給され、一方の出
   力を前記一方の入力に負帰還する第一の差動増幅回路と
   、 入力及び動作電流源側が前記第１の差動増幅回路の入力
   及び動作電流源側と共通接続された第２の差動増幅回路
   と、 を備えたことを特徴とする増幅器。
2. （２）入力信号を電流変換する抵抗と、 電流変換された電流が一方の入力に供給され、一方の出
   力を前記一方の入力に負帰還する第１の差動増幅回路と
   、 入力及び動作電流源側が前記第１の差動増幅回路の入力
   及び動作電流源側と共通接続された第２の差動増幅回路
   と、 電流変換された前記電流が一方の入力に供給される第３
   の差動増幅回路と、 前記第３の差動増幅回路の出力を前記第１の差動増幅回
   路の他方の入力に負帰還する負帰還回路と、 を備えたことを特徴とする増幅器。
3. （３）入力信号を電流変換する抵抗と、 電流変換された電流が一方の入力に供給され、一方の出
   力を前記一方の入力に負帰還する第１の差動増幅回路と
   、 入力及び動作電流源側が前記第１の差動増幅回路の入力
   及び動作電流源側と共通接続された第２の差動増幅回路
   と、 電流変換された前記電流が一方の入力に供給される第３
   の差動増幅回路と、 前記第３の差動増幅回路の出力を前記第１の差動増幅回
   路の他方の入力に負帰還する負帰還回路と、 前記第１の差動増幅回路の各出力が各入力に供給され、
   動作電流源が可変される第４の差動増幅回路とを備え、 前記第４の差動増幅回路の動作電流源を可変することに
   よって、該動作電流源の電流と前記入力信号との積に応
   じた出力を得ることを特徴とする増幅器。